JPH04180256A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH04180256A
JPH04180256A JP2307023A JP30702390A JPH04180256A JP H04180256 A JPH04180256 A JP H04180256A JP 2307023 A JP2307023 A JP 2307023A JP 30702390 A JP30702390 A JP 30702390A JP H04180256 A JPH04180256 A JP H04180256A
Authority
JP
Japan
Prior art keywords
lead
chip
potential
resin
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2307023A
Other languages
English (en)
Other versions
JP2896223B2 (ja
Inventor
Kazuichi Yonenaka
米中　一市
Hisamitsu Ishikawa
石川　寿光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2307023A priority Critical patent/JP2896223B2/ja
Priority to EP91119460A priority patent/EP0486027B1/en
Priority to DE69124198T priority patent/DE69124198T2/de
Priority to KR1019910020239A priority patent/KR950014121B1/ko
Publication of JPH04180256A publication Critical patent/JPH04180256A/ja
Priority to US08/022,761 priority patent/US5276352A/en
Application granted granted Critical
Publication of JP2896223B2 publication Critical patent/JP2896223B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体素子内の電源配線の電位変動を小さく
した樹脂封止型半導体装置の配線構造に関するものであ
る。
（従来の技術） ＩＣ，ＬＳＩなどの多端子もしくは多ピンを有する半導
体装置において、半導体素子（以下、チップという）と
外部リード間を電気的に接続する手段としては、ワイヤ
ボンディング法とワイヤレスボンディング法が知られて
いる。ボンディングワイヤは、チップ上のボンディング
パッドと外部リードとの間を２０〜３０μｍ径の、たと
えば、金。
アルミなどの金属細線により結線する方法であり、接合
手段としては、たとえば、熱圧着法、超音波ボンディン
グ法およびその併用法などがある。ワイヤレスボンディ
ング法では、チップ上の金パツドを特定のバンプや金属
−リードによって外部リードに一度に接続する方法であ
り、テープキャリア方式、フリップチップ方式、−ビー
ムリード方式などが知られている。そして、チップを外
周雰囲気からの汚染や破損から保護するためにチップお
よびその周辺を樹脂で取り囲む樹脂封止する方式が一般
的に行われている封止技術である。
一般に知られている樹脂封止型半導体装置であるＺ　Ｉ
　Ｐ　（ｘｉｇｘａｇ　１ｎ−ｌｉｎｅ　ｐａｃｋａｇ
ｅ）に用いるチツブの平面図を第４図に示す。図におい
てチップ１の周辺部には、ＺＩＰのリードレイアウトに
合せてボンディングパッド２、Ｖｓｓ電位ボンディング
パッド３およびＶｃｃ電位ボンディングパッド４が形成
されている。Ｖｓｓ電位ボンディングパッド３には、チ
ップ１の周辺に形成されたクローズされたＶｓｓ電位配
線２０が接続している。Ｖｃｃ電位配線もこのＶｓｓ電
位配線に沿って形成されているのであるが、本発明を説
明するには直接関係はないので省略する。このように、
チップには、入出力信号や電源を供給する電極（ボンデ
ィングパッド）が混在している。とくに、電源の配線は
、配線部分の大きな面積を占めており、半導体装置の高
集積化の障害の一つになっている。
第５図に、第４図に示した従来のチップを載置するリー
ドフレームの平面図を示す。中央部に半導体装置部５（
以下、ベツドという）、その周辺にリードが形成されて
いる。リードは、ボンディングパッドと直接接続される
インナーリード９とこれにつながるアウターリード８か
らなっている。
インナーリード９の一部は、■ＳＳ電位リード１０およ
びＶｃｃ電位リード１３として利用される。このベツド
５は、リードフレーム外側のフレーム枠７とつりぴん６
によって接続され、フレーム枠に支えられている。ベツ
ドおよびリードのボンディングワイヤが接続される周辺
には、金や銀などのメツキ層が形成されている。
第６図は、第４図のチップ１を搭載して樹脂封止した状
態を示す、樹脂封止部分を透視した平面図である。チッ
プ１は、ベツド５上にマウントペーストで接着される。
次に、チップ１上のボンディングパッド２、Ｖｓｓ電位
ボンディングパッド３、Ｖｃｃ電位ボンディングパッド
４と各リード９、　１０．　１３とをボンディングワイ
ヤ１１で接続する。
その後、エポキシ樹脂などのモールド樹脂１２で樹脂封
止し、リードの切離し、曲げ加工を施すことによってフ
レーム枠７から分離させた状態の樹脂封止型半導体装置
を形成する。
第７図は、従来の他の例であるＴ　Ｓ　ＯＰ　（ｔｈｉ
ｎｓｆｆｌａｌｌ　ｏｕｔ−ｌｉｎｅｐａｃｋａｇｅ　
）タイプの樹脂封止型半導体装置のモールド樹脂１２を
透視した平面図を示す。リードが対向する二辺から導出
されており、つりピン６がリードの導出されない辺に形
成されているのが第５図、第６図に示すものと異なると
ころである。
ところが、近年、ＩＣやＬＳＩなどの半導体装置の高集
積化が進むにつれて、入出力信号や電源を供給するため
のチップ上のパッド数は益々増え、さらに、チップサイ
ズの縮小化によって設計ルールの微細化が進められた結
果、配線抵抗が高くなり、信号のノイズ問題が発生する
ようになった。
とくに、チップの電源配線は、チップの配線部分の大部
分を占めているため微細化が著しく、電源配線が原因と
なるノイズの発生が顕著になっている。例をあげると、
第４図のチップ１には、■ｓｓ電位ボンディングパッド
３がＡ側にあり、これがＶｓｓ電位（グランド電位）に
導通されていると、斜線で示されたＶｓｓ電位配線２０
はもちろんＶｓｓ電位を与えられるが、実際には、半導
体装置の高集積化に伴ってＶｓｓ電位配線も微細化して
いるのでＶｓｓ電位配線２０の抵抗は大きくなり、Ａ側
と反対に位置するＢ側の電位はＶｓｓ電位より高くなる
傾向にある。具体的には、配線幅が約１００μｍ以下に
なると、Ｖｓｓ電位はＯ■から０．１Ｖ程度に上がる。
そのため、チップ内の入出力信号にノイズが発生し、動
作スピードを上げることができないという問題が発生す
る。
上記の問題に対しては、チップの両端、たとえばＡとＢ
付近にＶｓｓ電位を供給すれば解決可能であるが、各々
のパッケージのフレーム設計上ＶＳＳ電位リードのみを
増やすことは不可能である。
（発明が解決しようとする課題） 以上のように、半導体装置の高集積化が進むにつれて設
計ルールの微細化が著しくなり、その結果配線抵抗が高
くなり、信号ノイズが発生するという問題が認められる
ようになった。
本発明は、上記事情によってなされたものであり、電源
電位の変動が少な（、したがってノイズ発生のない配線
構造を有する半導体装置を提供することを目的をしてい
る。
［発明の構成］ （課題を解決するための手段） 本発明は、半導体素子と、前記半導体素子の周辺に配置
され、素子の内部回路と電気的に接続されるリードと、
前記半導体素子に形成されたボンディングパッドとこの
リードを電気的に接続する手段とを備えた樹脂封止型半
導体装置に関するものであり、半導体素子周辺に、素子
内の電源配線の電位を迂回させるバイパスリードを形成
したことを特徴としている。
（作　用） バイパスリードを設けることによってチップ内の電位変
動を効果的に押さえることができるのでノイズの発生を
著しく減少させることができる。
（実施例） 以下、本発明の一実施例を図面を参照して説明する。
実施例１ 第１図は、本発明に係るＺＩＰ用リードフレームの部分
平面図、第２図（ａ）は、第１図のＩＪ−ドフレームに
チップを搭載して樹脂封止した例を示すモールド樹脂を
透視した平面図であり、第２図（ｂ）は、第２図（ａ）
のモールド樹脂を透視した側面図である。
第１図のリードフレームは、第５図に示す従来のものと
同様に、フレーム枠７の内側にベツド５゜リードが形成
され、これらはつりピン６によってフレーム枠７に支持
されている。リードは、べ、。
ド５に近いインナーリード９と外側のアウタリード８か
らなっている。インナーリードのうち、−部は、ＶＳＳ
電位リード１０およびＶｃｃ電位り−ド１３として利用
される。フレーム枠７は、リードフレームの長手方向の
両側に配置されており、−定間隔に円または角形の貫通
孔が形成されており、リードフレームを搬送する送り孔
として用いられる。ベツド５およびその周辺のリードな
どには、たとえば、金や銀などからなるメツキ層が形成
されており、ボンディングワイヤによる接続を容易にし
ている。
図の上方には、本発明の特徴であるバイパスリード１０
０が形成されている。バイパスリードにも中央部分にメ
ツキ層が形成されており、二つの接続部分は幅広になっ
ている。このリードの幅は、およそ０．２■である。通
常的０．１〜２胚の幅のリードを用いる。
このリードフレームにチップを搭載し、樹脂封止を行う
。まず、チップ１を、たとえばエポキシ樹脂に銀を混合
した導電性接着剤＋５０でベツド１にマウントする。接
着剤は導電性である必要はなく、たとえば、エポキシ樹
脂のみのような絶縁性のものでもよい。搭載するチップ
１は、従来のものとは若干異なり、Ｖｓｓ電位配線２０
上にバイパスリードと接続されるボンディングパッド９
０．　９１を設けている。リードとチップ１との電気的
接続には、金やアルミなどのボンディングワイヤ１１を
用いる。すなわち、バイパスリード１００とＶｓｓ電位
配線２０のボンディングパッド９０．９１間、チップ１
上のボンディングパッド２とインナーリード９間、■Ｓ
Ｓ電位ボンディングパッド３とＶｓｓ電位リーす間、Ｖ
ｃｃ電位ボンディングパッド４とＶｃｃ電位リード１３
間は、それぞれ前記金もしくはアルミなどからなるボン
ディングワイヤ１１で接続される。ボンディング技術に
は、超音波や熱圧着など任意の周知の手段を用いる。そ
の後は、エポキシ樹脂など通常のモールド樹脂１２など
で樹脂封止する。さらに、リード切り離し、曲げ加工な
どを施すことによってフレーム枠７から分離した状態の
樹脂封止型半導体装置をつくることができる。
このように、ベツド５の上方に平行してバイパスリード
ｌＱＱを設けることによって、Ｖｓｓ電位リード１０か
らボンディングワイヤ１１を介してＶｓＳ電位ボンディ
ングパッド３に供給されたＶｓｓ電位は、Ｖｓｓ電位配
線２０．Ｖｓｓ電位配線２０上のボンディングパッド９
０、ボンディングワイヤＩＬバイパスリード１００、再
びボンディングワイヤ１１、Ｖｓｓ電位配線２０上のボ
ンディングパッド９１を介して、Ｖｓｓ電位ボンディン
グパッド３の反対側、すなわち、第４図に示すＢ側にも
配線抵抗の問題を考慮する必要もなく供給することがで
きる。したがって、従来問題になったようなチップ内の
電位変動は発生しない。また、バイパスリード１００は
、リードフレームのマージン部に形成すればよいので、
このリートの存在によって微細化傾向が妨げられるよう
なおそれはない。
実施例２ 第３図（ａ）は、ＴＳＯＰ　（ｔｈｉｎ　ｓｍａｌｌ　
ｏｕｔ−１ｉｎｅ　ｐａｃｋａｇｅ）タイプの樹脂封止
型半導体装置のチップを搭載し、樹脂封止を施した透視
平面図、第３図（ｂ）は、前回の側面から見た透視側面
図である。このタイプのリードフレームは、図に示すよ
うにリードは両側面に形成されているので、つりピン６
は、上下方向に一対ずつ形成されている。この例ではバ
イパスリードは、つりピン６の間に二本形成されている
。Ｖｓｓ電位リード１Ｇから供給されるＶｓｓ電位の供
給経路は、前実施例と同じである。このように、バイパ
スリードはとくにその数が限定されるものではなく必要
な本数用いることができる。
リードフレームは、実施例ではＦ　ｅ　−４２Ｎ　ｉ合
金（４２７０イ）を用いるか、他に、たとえば、銅を用
いることもでき、特定の材料に限定されるべきではない
。
チップに用いる半導体もシリコン（Ｓｌ）以外に、Ｇｅ
’ＰＧａＡｓ、ＩｎＰなどの化合物半導体も利用できる
。
バイパスリードの幅および長さも任意であり、発明の効
果などを考慮しながら利用することかできる。たとえば
、実施例１では、バイパスリートは、半導体装置とほぼ
同じ長さである（この装置の大きさは、およそ５ＸＩ５
ｍｍである）。
実施例１．２においては、インナーリードとチップ内の
ボンディングパッドを電気的に接続する手段としてボン
ディングワイヤを用いたリードフレームを利用したが、
この例に限るものではなく、たとえばフィルムキャリア
方式のようにインナーリードを直接チップのボンディン
グパッドに接続する手段も当然本発明に含まれる。
本発明によれば、チップの設計段階から電源配線の微細
化が図れるためにチップサイズの縮小化に有効である。
チップのタイプもＴＳＯＰ、ＺＩＰに限らず、たとえば
、ＤＩＰタイプやＳＯＪタイプなど他のものを利用する
ことは可能である。
［発明の効果Ｊ 本発明は、チップ外部に電源配線の電位を迂回させるリ
ードを設けることにより、チップ内の電源配線の微細化
に伴って発生する配線抵抗によるチップ内の電位変動を
押さえノイズ発生の問題を解消し、チップ本来の性能を
引き出すことを可能にする。
【図面の簡単な説明】
第１図は、本発明における実施例１のリードフレーム平
面図、第２図（ａ）は、実施例１における樹脂封止型半
導体装置のモールド樹脂を透視した平面図、第２図（ｂ
）は、同図（ａ）の側面図、第３図Ｃａ）は、実施例２
のリードフレーム平面図、第３図（ｂ）は、同図（ａ）
の側面図、第４図は、従来のＺＩＰタイプのチップの平
面図、第５図は、従来のＺＩＰタイプの半導体装置に用
いるリードフレーム平面図、第６図は、従来のＺＩＰタ
イプの樹脂封止型半導体装置のモールド樹脂を透視した
平面図、第７図は、従来のＴＳＯＰタイプの樹脂型半導
体装置のモールド樹脂を透視した平面図である。 １・・・チップ、 ２・・・ボンディングパッド、 ３・・・Ｖｓｓ電位ボンディングパッド、４・・・Ｖｃ
ｃ電位ボンディングパッド、５・・・ベツド、 ６・・・つりピン、 ７・・・フレーム枠、 ８・・・アウターリード、 ９・・・インナーリード、 １０・・・Ｖｓｓ電位リード、 １１・・・ポンディングワイヤ、 １２・・・モールド樹脂、 １３・・・Ｖｃｃ電位リード、 ２０・・・Ｖｓｓ電位配線、 ９０、９１・・・Ｖｓｓ電位配線上のホンディングパッ
ド、＋００　・・・バイパスリート、 １５０・・・接着剤。 （８７３３）代理人　弁理士　猪　股　祥　晃（ほか　
１名） （ｂ） 第３図 第４図 Ｄ　ＣＤ 第５図 第６図 第７図

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子と、前記半導体素子の周辺に配置され、素
    子の内部回路と電気的に接続されるリードと、前記半導
    体素子に形成されたボンディングパッドとこのリードを
    電気的に接続する手段とを備えた樹脂封止型半導体装置
    において、前記半導体素子周辺に、前記手段によって前
    記ボンディングパッドに接続された半導体素子内の電源
    配線の電位を迂回させるバイパスリードを形成したこと
    を特徴とする樹脂封止型半導体装置。
JP2307023A 1990-11-15 1990-11-15 樹脂封止型半導体装置 Expired - Fee Related JP2896223B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2307023A JP2896223B2 (ja) 1990-11-15 1990-11-15 樹脂封止型半導体装置
EP91119460A EP0486027B1 (en) 1990-11-15 1991-11-14 Resin sealed semiconductor device
DE69124198T DE69124198T2 (de) 1990-11-15 1991-11-14 In Harz versiegelte Halbleitervorrichtung
KR1019910020239A KR950014121B1 (ko) 1990-11-15 1991-11-14 반도체 장치
US08/022,761 US5276352A (en) 1990-11-15 1993-02-22 Resin sealed semiconductor device having power source by-pass connecting line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2307023A JP2896223B2 (ja) 1990-11-15 1990-11-15 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH04180256A true JPH04180256A (ja) 1992-06-26
JP2896223B2 JP2896223B2 (ja) 1999-05-31

Family

ID=17964099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2307023A Expired - Fee Related JP2896223B2 (ja) 1990-11-15 1990-11-15 樹脂封止型半導体装置

Country Status (4)

Country Link
EP (1) EP0486027B1 (ja)
JP (1) JP2896223B2 (ja)
KR (1) KR950014121B1 (ja)
DE (1) DE69124198T2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3048496B2 (ja) * 1993-04-16 2000-06-05 株式会社東芝 半導体装置
US5592020A (en) * 1993-04-16 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor device with smaller package having leads with alternating offset projections

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100550A (ja) * 1982-11-30 1984-06-09 Mitsubishi Electric Corp 半導体装置
JPS61248456A (ja) * 1985-04-25 1986-11-05 Nec Corp 混成集積回路装置及びそれに使用するリ−ドフレ−ム
JPS6352457A (ja) * 1986-08-22 1988-03-05 Hitachi Ltd 半導体装置
JPS63253635A (ja) * 1987-04-10 1988-10-20 Nec Ic Microcomput Syst Ltd 半導体装置
JPH0754841B2 (ja) * 1987-04-13 1995-06-07 サンケン電気株式会社 絶縁物封止型回路装置
JPH077816B2 (ja) * 1988-11-24 1995-01-30 株式会社東芝 半導体封止容器

Also Published As

Publication number Publication date
DE69124198D1 (de) 1997-02-27
EP0486027A2 (en) 1992-05-20
DE69124198T2 (de) 1997-05-28
KR920010863A (ko) 1992-06-27
KR950014121B1 (ko) 1995-11-21
EP0486027A3 (en) 1993-02-24
JP2896223B2 (ja) 1999-05-31
EP0486027B1 (en) 1997-01-15

Similar Documents

Publication Publication Date Title
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
US8866283B2 (en) Chip package structure and method of making the same
US6650008B2 (en) Stacked semiconductor packaging device
US7482699B2 (en) Semiconductor device
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7247944B2 (en) Connector assembly
JPH1092972A (ja) 集積回路用パッケージ
JPH0445981B2 (ja)
JPH1012769A (ja) 半導体装置およびその製造方法
JP2004363458A (ja) 半導体装置
US5276352A (en) Resin sealed semiconductor device having power source by-pass connecting line
JP2001156251A (ja) 半導体装置
US7678618B2 (en) Methods using die attach paddle for mounting integrated circuit die
JP2983620B2 (ja) 半導体装置及びその製造方法
TWI446503B (zh) 接線上晶片
US7511364B2 (en) Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same
JP2006510201A (ja) 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法
JPH04180256A (ja) 樹脂封止型半導体装置
JPH0322544A (ja) 半導体装置
JPH03231450A (ja) 半導体集積回路装置
JPH05121632A (ja) 半導体装置
JPH10173087A (ja) 半導体集積回路装置
JPH0382066A (ja) 半導体装置
US9252115B1 (en) Method for forming semiconductor layout
KR20000074004A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees