TWI446503B - 接線上晶片 - Google Patents

接線上晶片 Download PDF

Info

Publication number
TWI446503B
TWI446503B TW096145395A TW96145395A TWI446503B TW I446503 B TWI446503 B TW I446503B TW 096145395 A TW096145395 A TW 096145395A TW 96145395 A TW96145395 A TW 96145395A TW I446503 B TWI446503 B TW I446503B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
bonding
wafer
microelectronic package
finger
Prior art date
Application number
TW096145395A
Other languages
English (en)
Other versions
TW200832660A (en
Inventor
Liu Chenglin
Liou Shiann-Ming
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200832660A publication Critical patent/TW200832660A/zh
Application granted granted Critical
Publication of TWI446503B publication Critical patent/TWI446503B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

接線上晶片
本發明的實施例涉及積體電路領域，且更尤其涉及微電子封裝。
在積體電路技術的目前狀態中，積體電路裝置通常為晶片的形式。有時將這種晶片安裝到引線框架上形成封裝。將晶片與引線框架及封裝外部的零件互連，有時可能涉及將晶片的接合墊與圍繞引線框架周圍的接合指(bonding finger)相互連接，這些接合指然後可形成接腳輸出(pin－out)。這些接腳可以是例如外部引線或接合墊的形式，並且可以將封裝與外部零件像是例如另一封裝電性互連。
封裝的接腳輸出可能取決於封裝內部的晶片的信號、電源、以及接地須求。在將封裝與另一封裝互連的過程中，可能需要某些接腳，並且其他封裝亦可能需要某些接腳用以互連。因此，此種型式的互連會影響用於每個封裝最終的接腳輸出之數目。
除增加的接腳輸出數之外，系統平面板上的多個封裝可能消耗非期望數量的所謂“不動產”。結果，包括其上安裝有這些封裝的板的裝置的尺寸可能受到影響。為了平衡尺寸的要求，可能需要犧牲某些功能。
有人已致力改善這些問題。例如，已設計出多晶片引線框架，這些引線框架包括多個晶片座(die paddle)，用以將晶片安裝在其上。不幸的是，製造這些引線框架可能由於必須特別地設計這些引線框架而增加有關於時間和金錢的成本。因此，有時將完全放棄多晶片封裝，且替代使用標準的單晶片封裝。然而，這種解決方案既不能減小系統平面板上的間距影響(和相關的成本)，又不能減小封裝操作的複雜性。
由於現有技術狀況中所面臨挑戰，本發明的實施例有關於包括複數個接合指和多個積體電路晶片的微電子封裝，所述接合指上安裝有至少一個積體電路晶片。根據本發明的各種實施例，將積體電路晶片安裝到接合指 上可以藉由允許將多個積體電路晶片互連於相同微電子封裝中，而減少接腳輸出數目。
根據本發明的各種實施例，微電子封裝可以包括具有複數個接合指的引線框架，所述複個接合指形成表面；並且更包括第一積體電路晶片，其被安裝到由接合指所形成表面的至少第一部份上。在各種實施例中，可以使用黏合劑將第一積體電路晶片可以安裝到所述表面上。在一些實施例中，黏合劑是晶片裝附膜。
在各種實施例中，可以將第一接合指的至少一部份熔合到第二接合指的至少一部份，而在一些實施例中，第一和第二接合指上可以具有安裝於其上之第一積體電路晶片。
根據各種實施例，微電子封裝可以更包括安裝至引線框架上的第二積體電路晶片。在一些實施例中，可以將第二積體電路晶片安裝到由接合指所形成表面的第二部份上。在其他實施例中，可以將第二積體電路晶片安裝到晶片座上。在還有其他的實施例中，可以將第二積體電路晶片安裝到第一積體電路晶片上。根據各種實施例，可以將第一和第二積體電路晶片電性互連。
在一些實施例中，可以將引線框架的一個或更多個部份下置(down－set)。在一些實施例中，此具有第一積體電路晶片安裝於其上之接合指之至少一部份可以相對於接合指的其他部份而下置。在具有包括晶片座的引線框架的一些實施例中，可以將晶片座下置，並且第二積體電路晶片可以安裝於其上。
本發明各種實施例的任一或更多個特徵可以被結合到任何基於引線框架的封裝中。此種基於引線框架的封裝可以包括但不限於：四邊扁平封裝、無接線四邊扁平封裝、薄型四邊扁平封裝、四邊扁平無接線封裝、以及薄小外型封裝。
根據各種實施例，微電子封裝可以包括在本技術已知的裝置型式中。例如，在各個實施例中，微電子封裝可以包括於由以下所形成組所選出之裝置中：行動電話、膝上型電腦、個人數位助理、遊戲裝置、音樂播放器、以及視頻播放器。
本發明其他特性被認為是本發明各種實施例之特徵，而在所附申請專利範圍中說明。
本發明之第此等實施例藉由以下詳細說明與所附圖式而可以更容易瞭解。為了方便說明，類似參考號碼指類似結構元件。本發明的實施例藉由舉例而說明，而並非藉由附圖中所附圖式而說明。
在下面的詳細描述中，參照構成本說明書一部份的附圖而說明，其中類似的數位始終代表類似的部份，並且其中顯示可以實施本發明的實施例。應當瞭解的是，可以使用其他實施例且可以作結構或邏輯上的改變而不偏離本發明的範圍。因此，以下詳細說明不應被認為有限制性的意義，且本發明的實施例的範圍由申請專利範圍與其等同物所界定。
描述可以使用片語“在一實施例中”、“在多個實施例中”或“在各種實施例中”，其各指一個或更多個相同或不同實施例。此外，相對於本發明實施例所使用的術語“包括”、“包含”、“具有”等為同義詞。
片語“A/B”意指A或B。對於本發明，片語“A及/或B”意指“(A)、(B)或(A和B)”。為了本發明之目的，片語“A、B和C的至少一個”意指“(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)”。對於本發明，片語“(A)B”意指“(B)或(AB)”，即A為可選的要素。
術語晶片、積體電路、單體式裝置、半導體裝置、以及微電子裝置，通常可互換地用於微電子領域中。本發明適用於所有上述這些，如同其頹在此領域中所通常瞭解者。
在此揭示一種新型微電子封裝的實施例。根據各種實施例並且如第1圖所說明，微電子封裝100可以包括：引線框架10、其包括複個接合指20(在本技術中經常被稱為“引線指”)；以及第一積體電路晶片30、其安裝在接合指20所形成表面的一部份上。微電子封裝100亦可包括：安裝在晶片座50上的第二積體電路晶片40。
接合指20可以直接或藉由例如外部引線或接合墊(未示出)來形成微電子封裝100的接腳輸出。如同於傳統封裝中可以將接腳組態，將微電子封裝100互連至信號、接地、以及電源中的一個或更多個。然而，由於第 一和第二積體電路晶片30、40兩者都被包括在微電子封裝100中，因此無需專用的接腳將第一和第二積體電路晶片30、40互連。而是，第一和第二積體電路晶片30、40可以藉由例如微電子封裝100內的引線直接互連。為清楚起見在第1圖中省略第一和第二積體電路晶片30、40之間的互連，而在第3圖－7中更詳細地說明。
雖然，第1圖中所圖示的實施例描述兩個積體電路晶片30、40，然而其他組態亦為可能。例如，一個或更多個另外的積體電路晶片可以位於：由接合指20所形成表面的另一部份上。在其他實施例中，引線框架10可以只包括接合指20而無晶片座50，並且可以將單一積體電路晶片安裝到其上任何地方。在還有另外的實施例中，一個或更多個積體電路晶片可以堆疊在另外一個或更多個積體電路晶片之上。
在各種實施例中，接合指20的寬度在朝著引線框架10中心的方向上可變得越來越窄，如同在第1圖一般地看出。因此，在任何一個或更多個各種封裝操作期間、包括例如積體電路晶片的安裝、引線接合、或包封期間，存在個別接合指20移動的風險。這種移動可能增加個別接合指20接觸其他個別接合指20的可能性，這在這種接觸不是有意的情況下可能導致短路。因此，令人想要暫時或永久地固定接合指20以避免這種接觸或者將其最小化。
根據各種實施例，引線框架10的兩個或更多個個別接合指20可以相互熔合或以其他方式相互耦接，如第2圖中針對封裝200所示。類似地，一個或更多個個別接合指20可以在想要時熔合到晶片座50。將接合指20的至少內部部份熔合或以其他方式耦接，可以有利地提供增強的機械強度，用以支持晶片30或40。此外，將接合指20的至少內部部份熔合或以其他方式耦接，可以有利地提供至晶片30或40的更可靠電壓連接。在此所使用的“內部部份”一般指在空間上最靠近引線框架中心(例如相對於外部引線)的接合指的(一個或更多個)部份，並且在一些實施例中可以包括接合指的實質部份。
如同所說明，使用接合材料25將一些接合指20熔合在一起。在一些實施例中，所耦接的接合指20一旦熔合，則其接腳輸入/輸出接在一起。例 如，如果所耦接的接合指20之一是電源、並且被使用導電接合材料25耦接到另外的一個或更多個接合指20，則其他的(一個或多個)接合指20亦可以為電源。在各種實施例中，焊料(solder)可以是適合的導電接合材料25。然而，在各種實施例中，如果想要，可以使用非導電接合材料25，以便避免這樣的接在一起，同時減少所耦接的接合指20的移動。各種黏合劑中的任一種都可適合於提供不導電接合材料25。例如，諸如晶片黏附材料之類的材料、或諸如環氧樹脂之類聚合化合物可以是適合的。
在一些實施例中，可以在製造操作期間將引線框架10的一個或更多個個別接合指20的內部部份會熔合在一起，以形成一個或更多個單式(unitary)接合指20。額外地或替代地，可以將一個或多個個別接合指20熔合到晶片座50。對於熔合操作，可使用專門的引線框架加工工具來製造引線框架10。
在各種實施例中，可能令人想要僅在某一個或者在多個封裝操作期間暫時固定接合指20。例如，在一些實施例中，在安裝一個或更多個積體電路30、40之前可以將接合指20鉗位(clamp)或捆綁(tape)。在將第一積體電路30安裝到這些接合指20上時，這種鉗位或捆綁可能令人想要固定接合指20中的至少一些。在各種實施例中，在安裝第一積體電路晶片30之後，接合指20可能由於安裝而足夠穩定，使得不需要進一步的穩定(例如先前所述的熔合)。這種穩定可能由於用於安裝第一積體電路晶片30的黏合材料，其提供與先前所述的熔合類似的效果。
現在回至第3圖，圖示的是第1圖的微電子封裝100的橫截面視圖，為了清楚起見，使用第3圖來描述第1圖中所未包括的特徵。
如圖所示，微電子封裝100包括引線框架10，引線框架10包括接合指20和晶片座50。在所示的實施例中，使用黏合材料60將第一和第二積體電路晶片30、40分別安裝到接合指20和晶片座50上。黏合材料60可以是適合於此目的的任何材料。在一些實施例中，黏合材料60可以包括任何非流動的材料，例如晶片黏附材料。在各種實施例中，用於將第一積體電路晶片30安裝到接合指20的黏合材料60、可以與用於將第二積體電路晶片40安裝到晶片座50的黏合材料60相同或者不同。例如，可能令人想要 使用不導電黏合劑將第一積體電路晶片30接合至接合指20，而使用導電黏合劑將第二積體電路晶片40安裝到晶片座50，反之亦然。
如前所述，接合指20可以形成微電子封裝100的接腳輸出，用以如傳統封裝中一樣，將微電子封裝100互連至信號、接地、以及電源中的一個或更多個。在微電子封裝100內，第一和第二積體電路晶片30、40可以與下列的一個或更多個物件電性互連：第一和第二積體電路晶片30、40中的另一個、接合指20、以及晶片座50。如同於第3圖中所示，例如，第一積體電路晶片30藉由接線70而電性互連接合指20、晶片座50、以及第二積體電路晶片40。類似地，第二積體電路晶片40藉由接線70電性互連至晶片座50、接合指20、以及第一積體電路晶片30。在各種其他實施例中，可以進行更多或更少的這種互連。例如，在一些實施例中，取決於應用可以在晶片內進行電性互連，即，積體電路晶片的一個位置可以與積體電路晶片的另一個位置互連。雖然並未特別說明，然而，熟習此技術人士將會瞭解到：積體電路晶片30、40、接合指20和晶片座50中的任何一個或更多個可以包括接合墊用於方便所述的電性互連。
根據各種實施例，微電子封裝100可以包括用於將各種零件包封在其中的模製材料80。如同所說明，模製材料80包封第一和第二積體電路晶片30、40、接線70、晶片座50、以及接合指20。取決於應用，可以使用更多或更少的模製材料80，或者可以如此包封更多或更少的微電子封裝100的元件。例如，在一些實施例中，包括第一和第二積體電路晶片30、40的頂部部份可以被包封，而晶片座50及/或接合指20之下的區域可以不被包封。如在此更完整說明，這樣的組態例如對於散熱目的及/或對於第一和第二積體電路晶片30、40電性接達而言是令人所欲的。
本發明範圍內的微電子封裝包括：含有先前提到的堆疊積體電路晶片的微電子封裝。第4圖說明這種組態的一個例子。在所示的實施例中，微電子封裝400包括：被模製材料80包封的引線框架10，引線框架10包括接合指20和晶片座50。安裝在接合指20形成的表面上的是兩個堆疊組態的積體電路晶片30a、30b，使用黏合材料60將它們分別安裝到接合指20和積體電路晶片30a上。亦說明，安裝在晶片座50上的是兩個堆疊組態的 積體電路晶片40a、40b，使用黏合材料60將它們分別安裝到晶片座50和積體電路晶片40a上。
雖然，在所示實施例描述了堆疊在接合指20和晶片座50的每一個上的兩個積體電路晶片，然而可以在微電子封裝400中包括更多或更少的積體電路晶片。例如，在各種其他實施例中，可以將兩個或更多個積體電路晶片堆疊在接合指20上，而在晶片座50上堆疊一個或者不堆疊積體電路晶片，反之亦然。
在微電子封裝400中，積體電路晶片30a、30b可以藉由接線70與下列中的一個或更多個電性互連：積體電路晶片30a、30b中的另一個、積體電路晶片40a、積體電路晶片40b、接合指20、以及晶片座50。如第4圖所示，例如，積體電路晶片30b藉由接線70與積體電路晶片30a電性互連。積體電路晶片30a藉由接線70與接合指20、晶片座50、以及積體電路晶片40a電性互連。類似地，積體電路晶片40b藉由接線70與積體電路晶片40a電性互連。積體電路晶片40a藉由接線70與晶片座50、接合指20、以及積體電路晶片30a電性互連。在各種其他實施例中，可以取決於應用進行更多或更少的這種互連，並且/或者可以進行晶片內互連。
根據各種實施例，可以將引線框架的一個或更多個部份相對於引線框架的其他部份下置。在此所揭示“下置”可以指：相對於引線框架的其他部份的垂直位移，此將如同以下討論將變得更明顯。第5圖、第6圖、以及第7圖中說明下置引線框架的典範實施例。
現在參照第5圖，其說明包括引線框架10的微電子封裝500，引線框架10包括接合指20和晶片座50，接合指20具有使用黏合材料60安裝在其一部份上的第一積體電路晶片30，晶片座50具有使用黏合材料60安裝在其上的第二積體電路晶片40。藉由接線70進行電性互連，並使用模製材料80包封微電子封裝500的各個零件。在此典範實施例中，晶片座50被相對於接合指20下置。此種組態可以例如用於此等實施例中，其中，第二積體電路晶片40相當厚、及/或其中多個積體電路晶片堆疊在晶片座50上。
雖然，第5圖的晶片座50被下置，然而晶片座50仍處在模製材料80中。在各種其他實施例中，晶片座50可以被進一步下置，例如第6圖的實 施例。第6圖說明包括引線框架10的微電子封裝600，引線框架10包括接合指20和晶片座50。接合指20包括使用黏合材料60安裝在其上的第一積體電路晶片30，晶片座50包括使用黏合材料60安裝在其上的第二積體電路晶片40。藉由接線70進行電性互連，並使用模製材料80包封微電子封裝的各種零件。在該實施例中，晶片座50被下置以使得晶片座50的底表面從模製材料80而曝露。
雖然，此種典範組態在此等實施例中是令人所欲的，其中，第二積體電路晶片40相當厚及/或其中多個積體電路晶片堆疊在晶片座50上，然而，其對於散熱目的亦為令人所欲的。晶片座50的底表面55的曝露可允許：藉由曝露表面55從微電子封裝500散熱。在一些情形中，底表面55的曝露可允許對晶片座50的電性接達，這即是，從微電子封裝500提供及/或接收信號、電力、或接地。
替代地或者除晶片座以外，引線框架的其他部份可以被下置，例如第7圖所示的實施例。第7圖說明包括引線框架10的微電子封裝700，引線框架10包括接合指20和晶片座50。接合指20包括使用黏合材料60安裝在其上的第一積體電路30，晶片座50包括使用黏合材料60安裝在其上的第二積體電路晶片40。可以藉由接線70進行電性互連，並使用模製材料80包封微電子封裝的各個零件。接合指20的其上安裝有第一積體電路30的部份被相對於接合指20的其他部份以及晶片座50下置。
與第5圖和第6圖中所描述的實施例類似，第7圖說明典範組態是令人所欲的，其中第一積體電路30相當厚及/或其中多個積體電路晶片堆疊在接合指20上。在包括安裝於接合指20的(一個或更多個)其他部份上的一個或更多個其他積體電路的實施例中，取決於應用，該(一個或更多個)其他部份可以被類似地下置。
可以將本發明各種實施例的任何一個或更多個特徵結合到任何基於引線框架的封裝中。這樣的基於引線框架的封裝可以包括但不限於：四邊扁平封裝、無接線四邊扁平封裝、薄型四邊扁平封裝、四邊扁平無接線封裝和薄小外型封裝。
此外，本發明的各種實施例可用於使用包含引線框架的電子封裝的所 有型式的系統。例如，在典範實施例中，依照各種實施例的引線框架可用於可攜式電子裝置，例如行動電話、膝上型電腦、個人數位助理、遊戲裝置、音樂播放器、以及視頻播放器。在各種其他典範實施例中，引線框架可用於固定電子裝置中，例如印表機(如數位印表機)、機頂盒、桌上計算裝置、以及娛樂控制單元。
雖然，在此已經說明且描述某些實施例、其目的為說明本發明較佳實施例，然而，熟習此技術人士瞭解，可以設計廣泛種類替代及/或等同實施例或執行方式，以達成相同目的，以替代所顯示與說明之實施例，而不會偏離本發明之範圍。熟習此技術人士瞭解，此等根據本發明之實施例可以非常廣泛方式實施。本發明之應用之用意在於包括在此所討論實施例之任何調整或變化。因此，其明顯之用意為，此等根據本發明之實施例僅受限於申請專利範圍與其等同物。
10‧‧‧引線框架
20‧‧‧接合指
25‧‧‧導電接合材料
30‧‧‧積體電路
30a、30b‧‧‧積體電路晶片
40‧‧‧積體電路
40a、40b‧‧‧積體電路晶片
50‧‧‧晶片座
55‧‧‧底表面
60‧‧‧黏合材料
70‧‧‧接線
80‧‧‧模製材料
200‧‧‧封裝
100、400、500、600、700‧‧‧微電子封裝
第1圖為根據本發明各種實施例的微電子封裝的剖面頂視圖；第2圖為根據本發明各種實施例的另一微電子封裝的剖面頂視圖；第3圖為根據本發明各種實施例的第1圖微電子封裝的橫截面圖；第4圖為根據本發明各種實施例的另一微電子封裝的橫截面圖；第5圖為根據本發明各種實施例的另一微電子封裝的橫截面圖；第6圖為根據本發明各種實施例的另一微電子封裝的橫截面圖；以及第7圖為根據本發明各種實施例的另一微電子封裝的橫截面圖。
10‧‧‧引線框架
20‧‧‧接合指
30‧‧‧積體電路
40‧‧‧積體電路
50‧‧‧晶片座
100‧‧‧微電子封裝

Claims (31)

  1. 一種微電子封裝，其包括：引線框架，其包括晶片座和複數個接合指，該複數個接合指設置在該晶片座上且形成表面，其中該晶片座具有一底表面，其曝露於該微電子封裝的外部；以及第一積體電路晶片，其安裝到由該等接合指所形成的該表面的至少一第一部份上，其中該等接合指的一第一接合指利用一接合材料接合至該等接合指的一第二接合指。
  2. 如申請專利範圍第1項所述之微電子封裝，其中使用黏合劑，將該第一積體電路晶片安裝到該表面上。
  3. 如申請專利範圍第2項所述之微電子封裝，其中該黏合劑是晶片黏附膜。
  4. 如申請專利範圍第1項所述之微電子封裝，其中第一接合指的至少一部份被耦接至第二接合指的至少一部份。
  5. 如申請專利範圍第4項所述之微電子封裝，其中該第一接合指與該第二接合指具有安裝其上之該第一積體電路晶片。
  6. 如申請專利範圍第1項所述之微電子封裝，其中該具有該第一積體電路晶片安裝其上之表面之第一部份、相對於該表面的第二部份而下置。
  7. 如申請專利範圍第1項所述之微電子封裝，更包括：被安裝到該引線框架上的第二積體電路晶片。
  8. 如申請專利範圍第7項所述之微電子封裝，其中該第二積體電路晶片被安裝至：由該接合指所形成的該表面的第二部份上。
  9. 如申請專利範圍第7項所述之微電子封裝，其中該第二積體電路晶片被安裝到該第一積體電路晶片之上。
  10. 如申請專利範圍第7項所述之微電子封裝，其中該第二積體電路晶片與該第一積體電路晶片電性互連。
  11. 如申請專利範圍第7項所述之微電子封裝，其中該第二積體電路晶片與該接合指中的一個或更多個電性互連。
  12. 一種微電子封裝，包括：引線框架，其包括晶片座和複數個接合指，該複數個接合指設置在該晶片座上，其中該晶片座具有一底表面，其曝露於該微電子封裝的外部；第一積體電路晶片，其安裝到一個或更多個接合指上；以及第二積體電路晶片，其安裝到所述晶片座上，其中該等接合指的一第一接合指利用一接合材料接合至該等接合指的一第二接合指。
  13. 如申請專利範圍第12項所述之微電子封裝，其中使用黏合劑，將該第一積體電路晶片安裝到該一個或更多個接合指上。
  14. 如申請專利範圍第12項所述之微電子封裝，其中第一接合指的至少一部份被耦接至第二接合指的至少一部份。
  15. 如申請專利範圍第14項所述之微電子封裝，其中 該第一接合指和該第二接合指具有安裝於其上之該第一積體電路晶片。
  16. 如申請專利範圍第12項所述之微電子封裝，其中該第一積體電路晶片被安裝至接合指的被下置部份上。
  17. 如申請專利範圍第12項所述之微電子封裝，其中該晶片座相對於該接合指而下置。
  18. 如申請專利範圍第12項所述之微電子封裝，更包括：第三積體電路晶片，其安裝在該第一積體電路晶片和該第二積體電路晶片之一上。
  19. 如申請專利範圍第12項所述之微電子封裝，其中該第一積體電路晶片與該晶片座電性互連。
  20. 如申請專利範圍第12項所述之微電子封裝，其中該第二積體電路晶片與該第一積體電路晶片電性互連。
  21. 如申請專利範圍第12項所述之微電子封裝，其中該引線框架選自包括以下各項的組中：無接線四邊扁平封裝、無引線小外型積體電路、無接線TSOP、帶接線SOIC、帶接線四邊扁平封裝、以及帶接線TSOP。
  22. 如申請專利範圍第21項所述之微電子封裝，其中該引線框架是四邊扁平封裝。
  23. 一種製造微電子封裝之方法，包括：提供包括晶片座和複數個接合指的引線框架，該複數個接合指設置在該 晶片座上，其中該晶片座具有一底表面，其曝露於該微電子封裝的外部，該複數個接合指形成表面；以及將積體電路晶片安裝到由該等接合指所形成的該表面的至少一部份上，其中該等接合指的一第一接合指利用一接合材料接合至該等接合指的一第二接合指。
  24. 如申請專利範圍第23項所述之方法，更包括：在該安裝之前，將該接合指固定以實質上固定該接合指。
  25. 如申請專利範圍第24項所述之方法，其中藉由將該接合指鉗位，以固定該接合指。
  26. 如申請專利範圍第24項所述之方法，其中藉由將該接合指捆綁，以固定該接合指。
  27. 如申請專利範圍第23項所述之方法，更包括：將第一接合指耦接至第二接合指。
  28. 如申請專利範圍第23項所述之方法，其中將該積體電路晶片安裝至：該接合指的被下置部份上。
  29. 如申請專利範圍第23項所述之方法，其中該引線框架更包括晶片座。
  30. 如申請專利範圍第29項所述之方法，更包括：將另一個積體電路晶片安裝到該晶片座上。
  31. 如申請專利範圍第29項所述之方法，更包括：將該晶片座相對於該接合指而下置。
TW096145395A 2006-11-30 2007-11-29 接線上晶片 TWI446503B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86796906P 2006-11-30 2006-11-30
US11/943,793 US8294248B2 (en) 2006-11-30 2007-11-21 Chip on leads

Publications (2)

Publication Number Publication Date
TW200832660A TW200832660A (en) 2008-08-01
TWI446503B true TWI446503B (zh) 2014-07-21

Family

ID=39273106

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096145395A TWI446503B (zh) 2006-11-30 2007-11-29 接線上晶片

Country Status (4)

Country Link
US (2) US8294248B2 (zh)
CN (1) CN101601134B (zh)
TW (1) TWI446503B (zh)
WO (1) WO2008067249A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US20090189261A1 (en) * 2008-01-25 2009-07-30 Lay Yeap Lim Ultra-Thin Semiconductor Package
CN102753662B (zh) 2009-08-18 2016-04-06 路博润公司 含抗磨剂的润滑组合物
US10211134B2 (en) * 2011-09-30 2019-02-19 Mediatek Inc. Semiconductor package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828463B2 (ja) 1991-06-11 1996-03-21 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06151685A (ja) 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
KR100269281B1 (ko) * 1992-12-17 2000-10-16 윤종용 반도체장치
JPH08162599A (ja) 1994-12-07 1996-06-21 Fujitsu Ltd 半導体装置の製造方法
US6121674A (en) * 1998-02-23 2000-09-19 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
US6261865B1 (en) * 1998-10-06 2001-07-17 Micron Technology, Inc. Multi chip semiconductor package and method of construction
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US6265763B1 (en) * 2000-03-14 2001-07-24 Siliconware Precision Industries Co., Ltd. Multi-chip integrated circuit package structure for central pad chip
TW488045B (en) 2001-04-12 2002-05-21 Siliconware Precision Industries Co Ltd Semiconductor package with dislocated multi-chips
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
JP4364066B2 (ja) * 2004-06-11 2009-11-11 株式会社東芝 非水電解質電池

Also Published As

Publication number Publication date
US20080128876A1 (en) 2008-06-05
CN101601134B (zh) 2012-12-12
US8294248B2 (en) 2012-10-23
US8809118B2 (en) 2014-08-19
TW200832660A (en) 2008-08-01
CN101601134A (zh) 2009-12-09
WO2008067249A2 (en) 2008-06-05
US20130045573A1 (en) 2013-02-21
WO2008067249A3 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
TW516194B (en) Wiring substrate, semiconductor device and package stack semiconductor device
TWI356482B (en) Semiconductor package and manufacturing method the
JP4705784B2 (ja) イメージセンサデバイスの製造方法
US8097495B2 (en) Die package with asymmetric leadframe connection
US6501183B2 (en) Semiconductor device and a method of manufacturing the same and an electronic device
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
KR20090065434A (ko) 플립 칩을 갖춘 집적회로 패키지 시스템
TWI495080B (zh) 具有無黏性封裝件固接之積體電路封裝件內封裝件系統及其形成方法
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
US7202554B1 (en) Semiconductor package and its manufacturing method
US7728411B2 (en) COL-TSOP with nonconductive material for reducing package capacitance
JP2005209882A (ja) 半導体パッケージ及び半導体装置
TWI446503B (zh) 接線上晶片
JP2003318360A (ja) 半導体装置およびその製造方法
JPH0322544A (ja) 半導体装置
KR100891649B1 (ko) 반도체 패키지 제조방법
JP2003347504A (ja) 半導体装置及びその製造方法
JP3250992B2 (ja) 積層チップパッケージ
TW432561B (en) Multi-chip module packaging structure
JPH04180256A (ja) 樹脂封止型半導体装置
TW200845334A (en) Chip stacked package structure and applications thereof
KR20030057201A (ko) 볼그리드 어레이 적층칩 패키지