KR20090065434A - 플립 칩을 갖춘 집적회로 패키지 시스템 - Google Patents

플립 칩을 갖춘 집적회로 패키지 시스템 Download PDF

Info

Publication number
KR20090065434A
KR20090065434A KR1020080113639A KR20080113639A KR20090065434A KR 20090065434 A KR20090065434 A KR 20090065434A KR 1020080113639 A KR1020080113639 A KR 1020080113639A KR 20080113639 A KR20080113639 A KR 20080113639A KR 20090065434 A KR20090065434 A KR 20090065434A
Authority
KR
South Korea
Prior art keywords
flip chip
carrier
integrated circuit
substrate
over
Prior art date
Application number
KR1020080113639A
Other languages
English (en)
Inventor
수산 박
범준 홍
상호 이
종우 하
대식 최
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20090065434A publication Critical patent/KR20090065434A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

집적회로 패키지 방법은, 플립 칩의 비활성 사이드가 캐리어를 향하게, 캐리어 위에 플립 칩을 실장하는 단계와; 플립 칩 위에 기판을 실장하는 단계와; 내부 상호접속부가 플립 칩과 캐리어를 연결하는 단계와; 기판이 노출되도록 하면서 캐리어 위에 내부 상호접속부와 플립 칩을 봉지하는 단계를 포함한다.
집적회로 패키지 시스템, 플립 칩, 캐리어

Description

플립 칩을 갖춘 집적회로 패키지 시스템{INTEGRATED CIRCUIT PACKAGE SYSTEM WITH FLIP CHIP}
본 발명은 일반적으로 집적회로 패키지 시스템에 관한 것으로, 특히 플립 칩을 갖춘 집적회로 패키지 시스템에 관한 것이다.
부품의 소형화가 증가하면서, 집적회로들("IC")의 고밀도화, 고성능화 및 저가격이 컴퓨터 산업의 당면 목표이다. 반도체 패키지로 제조되는 제품 크기는 작아지고 있으며, 그 안에 패키지되는 부품의 밀도를 증가시키기 위해, 반도체 패키지 구조는 지속적으로 소형화를 지향하고 있다. 이것은 성능은 지속적으로 향상시키면서도 크기, 두께 및 가격이 지속적으로 감소된 정보 및 통신 제품에 대한 증가하는 요구에 대한 응답이다.
소형화에 대해 증가하는 이들 요구 사항들은 예를 들면, 휴대폰, 핸드 프리 휴대폰 헤드셋, PDA, 캠코더, 노트북 컴퓨터 등과 같은 휴대형 정보통신 기기에 특히 두드러진다. 이들 모든 기기들은 휴대성을 향상시키기 위해 계속적으로 소형화 및 박육화되고 있다. 이에 따라, 이들 기기 내에 통합되는 대규모 IC("LSI") 패키지들은 더욱 소형 및 박육 형태로 제작될 것이 요구된다. LSI를 격납하고 보호하는 패키지 장치도 역시 더욱 소형 및 박육 형태로 제작될 것이 요구된다.
많은 종래의 반도체(또는 "칩") 패키지는 반도체 다이가 에폭시 몰딩 화합물과 같은 수지로 패키지 내에 몰딩되는 형태이다. 상기 패키지는 상기 다이와 외부 기기 간에 신호 전달 경로를 제공하기 위해, 리드가 패키지 본체로부터 돌출되어 있는 리드프레임을 구비하고 있다. 다른 종래의 패키지 구성은 패키지 표면 바로 위에 직접 형성되어 있는 콘택 단자 또는 패드를 구비하고 있다. 상기 종래의 반도체 패키지는, 다이-본딩 공정(반도체 다이를 리드프레임 패들 위에 실장하는 단계), 와이어-본딩 공정(리드프레임 와이어를 사용하여 패들 위의 반도체 다이를 내부 리드에 전기적으로 연결하는 단계), 몰딩 공정(다이, 내부 리드 및 리드프레임 와이어를 포함하고 있는 어셈블리의 소정의 부분을 에폭시 수지로 봉지하여 패키지 본체를 형성하는 봉지 단계), 및 트리밍 공정(각 어셈블리를 독립적인 패키지로 완성하는 단계)을 통해 제조된다.
이와 같이 제조된 반도체 패키지는 외부 리드 또는 콘택 패드를 회로 기판 위의 매칭 패턴에 매칭 및 솔더링으로 장착되어서, 패키지 내의 반도체 기기와 회로 기판 사이에서 파워 및 신호 입/출력("I/O") 동작이 이루어지게 된다.
개선된 패키지에 대한 수요에 대응하여, 많은 혁신적인 패키지 디자인들이 고안되고 시장에 출시되었다. 다중-칩 모듈이 현대의 전자 장치에 의해 사용되는 기판 공간을 줄이는 데에 큰 공헌을 했다. 그러나, 모듈들이 수직 방향으로 또는 수평 방향으로 배치되는 다중-칩 모듈들은, 모듈들이 부품 칩들과 칩 연결부들이 시험되기 전에 조립되어야 하기 때문에, 많은 문제점을 야기한다. 이는, 다이 위의 전기 본드 패드들이 매우 작기 때문에, 기판 위에서 조립하기 전에 다이를 시험하는 것이 매우 어렵다. 따라서, 다이가 실장되고 각각 연결될 때에, 다이와 연결부들이 각각 시험될 수 있어야 하고, 결함이 없는 공지-우량-다이("KGB")만이 큰 회로로 어셈블된다. KGD를 사용하는 제조 공정이 보다 신뢰성이 있으며, 불량 다이에 의해 도입되는 조립 흠결들이 줄게 된다. 그러나, 종래의 다중 칩 모듈들을 사용할 때에, 각 다이들이 최종 조립 전에 KGD로 판결될 수 없어서, KGD 비효율성과 조립 공정 수율 문제들을 야기한다.
많은 패키지 방법들은 복수의 집적회로 다이들 또는 패키지 인 패키지(PIP) 또는 이들 조합물을 스택한다. 다른 방법들은 패키지 레벨 스태킹 또는 패키지 온 패키지(POP)를 포함한다. 양 방법들은 2개 또는 그 이상의 패키지들을 적층하는 것을 포함한다. 각 패키지가 조립 전에 시험되어서 KGD가 스택을 조립하는 데에 사용되게 하므로, KGD와 조립 공정 수율은 문제가 아니다. 모든 방법들 중에서, 플립 칩이 좁은 공간과 적은 공정 단계를 필요로 하기 때문에, 산업계에서 플립 칩이 중요한 과제가 되고 있다. 그러나, 현재의 모든 패키지 방법들은 아직도 하나 또는 그 이상의 플립 칩들을 포함하는 전술한 적층 옵션과 다양한 집적을 지지하는 유연성을 제공하지 못하고 있다.
따라서, 낮은 제조 비용, 향상된 수율, 집적회로 패키지 크기의 감소 및 노이즈에 야기되는 문제점 해결을 제공하는 집적회로 패키지 시스템에 대한 수요는 여전히 남아 있다. 비용 절감 및 효율성 향상에 대한 지속적으로 증가하는 수요의 관점에서, 이들 문제점에 대한 해법을 찾는 것이 매우 중요하다.
이들 문제점들에 대한 솔루션은 오랜 기간동안 탐구되어 왔지만, 본 발명 이전에는 이러한 솔루션에 대한 암시 내지는 솔루션을 제공하지 못했으며, 이에 따라 당 업계에서는 이들 문제점에 대한 솔루션이 도출되지 못했다.
본 발명은, 플립 칩의 비활성 사이드가 캐리어를 향하게, 캐리어 위에 플립 칩을 실장하는 단계와; 플립 칩 위에 기판을 실장하는 단계와; 내부 상호접속부가 플립 칩과 캐리어를 연결하는 단계와; 기판이 노출되도록 하면서 캐리어 위에 내부 상호접속부와 플립 칩을 봉지하는 단계를 포함하는 집적회로 패키지 방법을 제공한다.
본 발명의 특정 실시예들은 상술한 구성을 대체하는 구성을 포함하거나, 상술한 구성 외에도 추가적인 다른 구성을 포함한다. 이하의 발명의 상세한 설명과, 첨부된 도면을 참고로 하면, 이들 본 발명의 교시들이 당업자에게 명확해질 것이다.
이하에서 당업자들이 본 발명을 사용, 실시할 수 있도록 실시예들을 충분히 상세하게 기재하였다. 본 기계를 기초로 하여 다른 실시예가 있을 수도 있으며, 본 발명의 범위를 일탈하지 않으면서도 공정 또는 기구적 변경이 이루어질 수 있다는 것을 이해해야 한다.
이하에서, 본 발명에 대한 완전한 이해를 제공하기 위해 많은 특정의 상세 사항들을 기재하였다. 그러나, 이러한 상세한 특정 기재 사항이 없더라도 본 발명이 실시될 수 있다는 점은 명백하다. 본 발명이 불명료해지는 것을 방지하기 위해, 일부 공지되어 있는 시스템 구성 및 공정 단계들을 상세하게 기재하지 않았다. 이와 마찬가지로, 본 시스템의 실시예들을 나타내는 도면들은 개략적으로 도시되어 있으며, 축척에 따라 도시된 것이 아니며, 특히 표현을 명료하게 할 목적으로 일부 치수들이 도면 내에서 과장되게 표현되어 있다. 일반적으로 본 발명은 임의의 방향에서 수행될 수 있다.
또한, 표현의 용이함과 명료함을 위해, 공통되는 일부 기술적 특징을 갖는 복수의 실시예들에서 유사하거나 동일한 구성에 대해서는 동일한 도면부호를 사용할 것이다. 실시예들에는 제1 실시예, 제2 실시예 등과 같이 번호가 매겨져 있지만, 이는 본 발명의 한정을 제공하거나 도는 기타 중요도를 부여하기 위한 것은 아니다.
설명을 목적으로, 본 명세서에서는 그 방향과는 무관하게, "수평"이라는 용어를 사용하여 통상적인 집적회로의 표면과 평행한 평면을 규정한다. "수직"이란 용어는 위와 같이 규정된 수평과 직교하는 방향을 나타낸다. "위에"(above), "아래에"(below), "하단"(bottom), "상단"(top), "사이드"(side)("측벽"으로도 사용), " 높은"(higher), "낮은"(lower), "위"(upper), "위에"(over) 및 "아래"(under)와 같은 용어들은 수평면과 관련되어 규정된다. "바로 위에"(on)란 용어는 구성요소들 간에 직접 접촉하고 있음을 의미한다. 본 명세서에 사용되고 있는 "공정"(processing)이란 용어는 재료의 적층, 패터닝, 노출, 현상, 에칭, 세척, 몰딩 및/또는 소재의 제거 또는 기재된 구조물을 형성하는 데에 필요로 하는 것을 포함한다. 본 명세서에 사용되고 있는 "시스템"이란 용어는 그 용어가 사용되는 문맥에 따라서 본 발명의 장치나 방법을 지칭하는 것으로 사용된다.
본 발명의 다른 중요한 교시는 성능 향상, 시스템 간소화 및 비용 절감이라는 역사적인 트렌드를 가치있게 지지한다는 것이다.
본 발명의 상기 및 다른 가치있는 교시들은 결과적으로 기술의 상태를 적어도 다음 레벨로 향상시킨다.
이에 따라서, 본 발명의 장치 및 방법은 중요하면서도 지금까지 알려지지 않은 솔루션, 능력 및 개선된 수율을 위한 기능적 태양을 제공한다. 결과적인 공정 및 구성은 간단하고, 비용 효율적이고, 간단하고, 융통성이 많고, 정밀하고, 예민하고 효과적이며, 공지되어 있는 구성요소들을 용이하고, 효율적이고 경제적인 제조, 응용 및 활용하여 구현할 수 있다.
도 1을 참조하면, 도 1에는 본 발명의 제1 실시예인 집적회로 패키지 시스템(100)의 평면이 도시되어 있다. 상기 평면도는 에폭시 몰딩 화합물과 같은 패키 지 봉지재(encapsulant)(102)와 상기 패키지 봉지재(102)로부터 노출되어 있는 콘택 패드들(106)을 구비하고 있는, 라미네이트 기판과 같은 기판(104)을 도시하고 있다.
설명을 목적으로, 집적회로 패키지 시스템(100)은, 균등한 간격으로 이격되어 있는 콘택 패드들(106)을 구비하고 있는 것으로 도시되어 있다. 그렇지만, 집적회로 패키지 시스템(100)은 콘택 패드들(106)이 균등하게 이격되어 있지 않도록 일부 사이트에는 콘택 패드가 형성되어 있지 않을 수도 있다는 것을 이해해야 한다.
도 2를 참조하면, 도 2에는 도 1에서 라인 2-2를 따르는 집적회로 패키지 시스템(100)의 단면이 도시되어 있다. 상기 단면도는 다이-부착 접착제와 같은 접착제(214)에 의해, 라미네이트 기판과 같은 캐리어(212) 위에 실장되어 있는 플립 칩(210)과, 상기 플립 칩(210) 위에 실장되어 있는 기판(104)을 도시하고 있다. 패키지 봉지재(102)는 기판(104)이 노출되도록 하면서, 캐리어(212) 위의 플립 칩(210)을 덮고 있다.
기판(104)은, 기판(104)의 상단부(216)와 기판(104)의 바닥부(218) 양 쪽에 콘택 패드들(106)을 포함하고 있다. 기판(104)의 상단부(216)에 있는 콘택 패드들(106)은 패키지 봉지재(102)로부터 노출되어 있다. 패키지 봉지재(102)는 기판(104)의 상단부(216)와 동일 평면상에 있다. 플립 칩(210)은 비활성 사이드(220)와 활성 사이드(222)를 갖고 있는데, 활성 사이드(222)의 위에는 활성 회로가 형성되어 있다. 본 실시예에서, 비활성 사이드(220)는 캐리어(212)를 향하는 것이 바람직하다. 제1 전도성 범프들(224)은 기판(104)의 바닥부(218)에 있는 콘택 패드 들(106)과 플립 칩(210)의 활성 사이드(222)를 연결한다. 접착제와 같은 언더필(226)은 기판(104)과 활성 사이드(222) 사이에서, 제1 전도성 범프들(224)을 둘러쌀 수 있다.
본드 와이어들 또는 리본 본드 와이어들과 같은 내부 상호접속부들(228)이 캐리어(212)와 플립 칩(210)의 활성 사이드(222) 바로 위의 본드 패드들(228) 사이를 연결할 수 있다. 패키지 봉지재(102)가 내부 상호접속부들(228)도 덮을 수 있다. 인쇄 회로 기판 또는 다른 집적회로 패키지 시스템과 같은 인접 시스템 레벨과 연결하기 위해, 솔더 볼들과 같은 외부 상호접속부들(232)이 캐리어(212)의 아래에서 캐리어(212)에 부착될 수 있다.
본 발명이 패키지 봉지재로부터 노출되어 있으며, 상기 패키지 봉지재 내에서 플립 칩과 연결되는 기판에 듀얼 접속을 제공한다는 것을 알 수 있었다. 저 비용과 신뢰성을 가지고서 기판 위에 다른 집적회로 디바이스와 전자 요소들을 실장하는 방법을 제공하면서도, 플립 칩은 전도성 범프들에 의해, 기판에 연결되며, 내부 상호접속부들에 의해 캐리어와 연결된다.
본 발명에 있어서, 집적회로 패키지 시스템의 후속 제조 공정 전에 기판과 플립 칩이 패키지로 조립되어 시험될 수 있다는 것을 알 수 있었다. 이러한 특징은 제조 비용을 추가로 감소시키고 신뢰성을 증가시킬 수 있다.
도 3을 참조하면, 도 3에는 본 발명의 제2 실시예로서, 도 1에서 라인 2-2를 따르는 집적회로 패키지 시스템(300)의 단면이 도시되어 있다. 도 1의 집적회로 패키지 시스템(100)의 평면도는 집적회로 패키지 시스템(300)의 평면을 나타낸다. 상 기 단면도는 라미네이트 기판과 같은 캐리어(312) 위에 실장되어 있는 제1 플립 칩(310)과 상기 제1 플립 칩(310) 위에 실장되어 있는, 라미네이트 기판과 같은 기판(304)을 도시하고 있다. 에폭시 몰딩 화합물과 같은 패키지 봉지재(302)가 기판(304)이 노출되도록 하면서, 캐리어(312) 위의 제1 플립 칩(310)을 덮고 있다.
기판(304)은, 기판(304)의 상단부(316)와 기판(304)의 바닥부(318) 양 쪽에 콘택 패드들(306)을 포함하고 있다. 기판(304)의 상단부(316)에 있는 콘택 패드들(306)은 패키지 봉지재(302)로부터 노출되어 있다. 패키지 봉지재(302)는 기판(304)의 상단부(316)와 동일 평면상에 있다. 제1 플립 칩(310)은 제1 비활성 사이드(320)와 제1 활성 사이드(322)를 갖고 있는데, 제1 활성 사이드(322)의 위에는 활성 회로(active circuitry)가 형성되어 있다. 본 실시예에서, 제1 비활성 사이드(320)는 캐리어(312)를 향하는 것이 바람직하다. 제1 전도성 범프들(324)은 기판(304)의 바닥부(318)에 있는 콘택 패드들(306)과 제1 플립 칩(310)의 제1 활성 사이드(322)를 연결할 수 있다. 접착제와 같은 언더필(326)은 기판(304)과 제1 활성 사이드(322) 사이에 위치해서, 제1 전도성 범프들(324)을 둘러쌀 수 있다.
제1 플립 칩(310)과 캐리어(312) 사이에서, 캐리어(312) 위에는 제2 플립 칩(334)이 실장된다. 제2 플립 칩(334)은 제2 비활성 사이드(336)와 제2 활성 사이드(338)를 구비하고 있는데, 제2 활성 사이드(338) 위에는 활성 회로가 형성되어 있다. 본 실시예에서, 제2 활성 사이드(338)는 캐리어(312)를 향하는 것이 바람직하다. 제2 전도성 범프들(340)이 캐리어(312)와 제2 플립 칩(334)의 제2 활성 사이드(338)를 연결할 수 있다.
본드 와이어들 또는 리본 본드 와이어들과 같은 내부 상호접속부들(328)이 캐리어(312)와 제1 플립 칩(310)의 제1 활성 사이드(322)에 있는 본드 패드들(330) 사이를 연결할 수 있다. 인쇄 회로 기판 또는 다른 집적회로 패키지 시스템과 같은 인접 시스템 레벨(미도시)과 연결하기 위해, 솔더 볼들과 같은 외부 상호접속부들(332)이 캐리어(312)의 아래에서 캐리어(312)에 부착될 수 있다.
도 4를 참조하면, 도 4에는 본 발명의 제3 실시예로서, 도 1에서 라인 2-2를 따르는 집적회로 패키지 시스템(400)의 단면이 도시되어 있다. 도 1의 집적회로 패키지 시스템(100)의 평면도는 집적회로 패키지 시스템(400)의 평면을 나타낸다. 상기 단면도는 라미네이트 기판과 같은 캐리어(412) 위에 실장되어 있는 플립 칩(410)과 상기 플립 칩(410) 위에 실장되어 있는, 라미네이트 기판과 같은 기판(404)을 도시하고 있다. 에폭시 몰딩 화합물과 같은 패키지 봉지재(402)가 기판(404)이 노출되도록 하면서, 캐리어(412) 위의 플립 칩(410)을 덮고 있다.
기판(404)은, 기판(404)의 상단부(416)와 기판(404)의 바닥부(418) 양 쪽에 콘택 패드들(406)을 포함하고 있다. 기판(404)의 상단부(416)에 있는 콘택 패드들(406)은 패키지 봉지재(402)로부터 노출되어 있다. 패키지 봉지재(402)는 기판(404)의 상단부(416)와 동일 평면상에 있다. 플립 칩(410)은 제1 비활성 사이드(420)와 제1 활성 사이드(422)를 갖고 있는데, 제1 활성 사이드(422)의 위에는 활성 회로가 형성되어 있다. 본 실시예에서, 제1 비활성 사이드(420)는 캐리어(412)를 향하는 것이 바람직하다. 제1 전도성 범프들(424)은 기판(404)의 바닥부(418)에 있는 콘택 패드들(406)과 플립 칩(410)의 제1 활성 사이드(422)를 연결 할 수 있다.
플립 칩(410)과 캐리어(412) 사이에서, 캐리어(412) 위에는 집적회로 다이와 같은 집적회로 디바이스(442)가 실장될 수 있다. 집적회로 디바이스(442)는 제2 비활성 사이드(436)와 제2 활성 사이드(438)를 구비하고 있는데, 제2 활성 사이드(438) 위에는 활성 회로와 본딩 패드(444)가 형성되어 있다. 본 실시예에서, 제2 비활성 사이드(436)는 캐리어(412)를 향하는 것이 바람직하다.
본드 와이어들 또는 리본 본드 와이어들과 같은 내부 상호접속부들(428)이 캐리어(412)와 집적회로 디바이스(442)의 본딩 패드들(444) 사이를 연결한다. 내부 상호접속부들(428)은 또한 캐리어(412)와, 플립 칩(410)의 제1 활성 사이드(422)에 있는 본드 패드들(430) 사이를 연결한다. 인쇄 회로 기판 또는 다른 집적회로 패키지 시스템과 같은 인접 시스템 레벨(미도시)과 연결하기 위해, 솔더 볼들과 같은 외부 상호접속부들(432)이 캐리어(412)의 아래에서 캐리어(412)에 부착될 수 있다.
도 5를 참조하면, 도 5에는 본 발명의 제4 실시예로서, 도 1에서 라인 2-2를 따르는 집적회로 패키지 시스템(500)의 단면이 도시되어 있다. 도 1의 집적회로 패키지 시스템(100)의 평면도는 집적회로 패키지 시스템(500)의 평면을 나타낸다. 상기 단면도는 라미네이트 기판과 같은 캐리어(512) 위에 실장되어 있는 플립 칩(510)과 상기 플립 칩(510) 위에 실장되어 있는, 라미네이트 기판과 같은 기판(504)을 도시하고 있다. 에폭시 몰딩 화합물과 같은 패키지 봉지재(502)가 기판(504)이 노출되도록 하면서, 캐리어(512) 위의 플립 칩(510)을 덮고 있다.
기판(504)은, 기판(504)의 상단부(516)와 기판(504)의 바닥부(518) 양 쪽에 콘택 패드들(506)을 포함하고 있다. 기판(504)의 상단부(516)에 있는 콘택 패드들(506)은 패키지 봉지재(502)로부터 노출되어 있다. 패키지 봉지재(502)는 기판(504)의 상단부(516)와 동일 평면상에 있다. 플립 칩(510)은 비활성 사이드(520)와 활성 사이드(522)를 갖고 있는데, 활성 사이드(522)의 위에는 활성 회로가 형성되어 있다. 본 실시예에서, 비활성 사이드(520)는 캐리어(512)를 향하는 것이 바람직하다. 제1 전도성 범프들(524)은 기판(504)의 바닥부(518)에 있는 콘택 패드들(506)과 플립 칩(510)의 활성 사이드(522)를 연결한다.
플립 칩(510)과 캐리어(512) 사이에서, 캐리어(512) 위에는 전자파 장애(EMI) 실드와 같은 전도성 실드(558)가 장착될 수 있다. 전도성 실드(558)는 캐리어(512)를 통해 그라운드 소스에 연결될 수 있다. 전도성 실드(558)는, 그 전도성 실드(558) 내에 그리고 캐리어(512) 위에 실장될 수 있는 회로 요소들(미도시)과 플립 칩(510) 사이에서 EMI를 차폐한다. 전도성 실드(558)는, 전도성 실드(558)가 몰드 고정물로도 기능할 수 있도록 하기 위해 그 전도성 실드(558) 내로 패키지 봉지재(502)가 유입되는 틈(aperture)(560)을 포함한다.
본드 와이어들 또는 리본 본드 와이어들과 같은 내부 상호접속부들(528)이 캐리어(512)와 플립 칩(510)의 활성 사이드(522)에 있는 본드 패드들(530) 사이를 연결한다. 인쇄 회로 기판 또는 다른 집적회로 패키지 시스템과 같은 인접 시스템 레벨(미도시)과 연결하기 위해, 솔더 볼들과 같은 외부 상호접속부들(532)이 캐리어(512)의 아래에서 캐리어(512)에 부착될 수 있다.
도 6을 참조하면, 도 6에는 본 발명의 제5 실시예인 집적회로 패키지 시스 템(600)의 평면이 도시되어 있다. 집적회로 패키지 시스템(600)은 집적회로 패키지 시스템(100)과 함께 활용되는, 집적회로 패키지-온-패키지 시스템이다. 상기 평면도는 그 위에 패키지 집적회로와 같은 디바이스(608)가 실장되어 있는 집적회로 패키지 시스템(100)의 패키지 봉지재(102)를 도시하고 있다.
도 7을 참조하면, 도 7에는 도 6에서 라인 7-7을 따르는 집적회로 패키지 시스템(600)의 단면이 도시되어 있다. 상기 단면도는 집적회로 패키지 시스템(100)의 기판(104) 위에 실장되어 있는 디바이스(608)를 도시하고 있다. 예를 들면, 솔더 볼들(706)들이 디바이스(608)와 기판(104)을 연결할 수 있다. 듀얼 접속점을 구비하는 기판(104)이 디바이스(608)와, 플립 칩(210), 캐리어(212) 및 인접 시스템 레벨(미도시) 사이에서 재분배 기능재(redistribution function)로서 기능할 수 있다.
도 8을 참조하면, 도 8에는 플립 칩(210) 형성 단계에 있는, 도 2의 집적회로 패키지 시스템(100)의 단면이 도시되어 있다. 상기 단면도는 제1 전도성 범프들(224)들을 갖추고 있는 플립 칩(210)과, 활성 사이드(222) 위에 형성되어 있는 본드 패드들(230)을 도시하고 있다. 제1 전도성 범프들(224)은 솔더 범핑과 같은 여러 공정들에 의해 형성될 수 있다. 활성 사이드(222)의 가장자리에 있는 본드 패드들(230)은 범프되지 않는다. 설명의 목적으로, 플립 칩(210)이 개별의 디바이스인 것으로 도시되어 있지만, 상기 공정은 다수의 플립 칩들을 포함하는 웨이퍼 레벨에서도 수행될 수 있다는 것을 이해해야 한다.
도 9를 참조하면, 도 9에는 기판(104) 실장 단계에 있는 도 8의 구조물이 도 시되어 있다. 상기 단면도는 제1 전도성 범프들(224)과 본드 패드들(230)을 구비하고 있는 플립 칩(210)과 기판(104)을 도시하고 있다. 플립 칩은 비활성 사이드(220)와 활성 사이드(222)를 구비하고 있다. 제1 전도성 범프들(224)과 본드 패드들(230)이 플립 칩(210)의 활성 사이드(222) 바로 위에 있다. 기판(104)은 플립 칩(210)의 활성 사이드(222) 위에 실장된다.
기판(104)은 기판(104)의 상단부(216)와 기판(104)의 바닥부(218) 양 쪽에 콘택 패드들(106)을 구비하고 있다. 기판(104)의 바닥부(218)에 있는 콘택 패드들(106)은 제1 전도성 범프들(224)과 정렬되어 있다. 리플로우 공정으로 기판(104)과 플립 칩(210) 사이에 전기 접점들을 형성할 수 있다.
도 10을 참조하면, 도 10에는 언더필 형성 단계에 있는 도 9의 구조물이 도시되어 있다. 상기 단면도는 제1 전도성 범프들(224)과 본드 패드들(230)을 구비하고 있는 플립 칩(210)과 기판(104)을 도시하고 있다. 본 발명의 집적회로 패키지 시스템 제조 공정의 중간 단계로서, 언더필(226)이 기판(104)과 플립 칩(210) 사이에 도포, 경화되어 제1 전도성 범프들(224)을 둘러싸고 있다. 언더필(226)은 기판(104)과 플립 칩(210) 사이에서 기구적으로 지지할 수 있다.
도 11을 참조하면, 도 11에는 접착제 형성 단계에 있는 도 10의 구조물이 도시되어 있다. 상기 단면도는 기판(104)을 플립 칩(210)에 연결하는 제1 전도성 범프들(224)을 구비하고 있는 플립 칩(210) 위에 실장되어 있는 기판(104)을 도시하고 있다. 플립 칩(210)은 또한 본드 패드들(230)을 포함하고 있다. 언더필(226)이 기판(104)과 플립 칩(210) 사이에 있다. 플립 칩(210)은 비활성 사이드(220)와 활 성 사이드(222)를 구비하고 있다.
에폭시 또는 다층 접착제와 같은 접착제(214)가 플립 칩(210)의 비활성 사이드(220)에 도포될 수 있다. 점선으로 표시한 바와 같이, 본 단계가 선택적 단계가 되도록 하기 위해, 접착제(214)가 웨이퍼 배면 라미네이트 필름에 도포될 수 있다.
도 12를 참조하면, 도 12에는 캐리어 부착 단계에 있는 도 11의 구조물이 도시되어 있다. 상기 단면도는 기판(104), 캐리어(212) 및 제1 전도성 범프들(224)과 본드 패드들(230)을 구비하고 있는 플립 칩(210)을 도시하고 있다. 플립 칩(210)은 비활성 사이드(220)와 활성 사이드(222)를 구비하고 있다. 내부 상호접속부들(228)은 캐리어(212)와, 플립 칩(210)의 활성 사이드(222) 바로 위의 본드 패드들(230)을 연결한다. 인접 시스템 레벨(미도시)에 연결시키기 위해, 외부 상호접속부들(232)이 캐리어(212) 아래에서 캐리어(212)에 부착된다. 도 2의 패키지 봉지재(102)가 플립 칩(210), 내부 상호접속부들(228) 및 도 2의 집적회로 패키지 시스템(100)을 형성하기 위해 노출되어 있는 기판(104)의 상단부(216)를 구비하는 캐리어(212) 위에 형성될 수 있다.
도 13을 참조하면, 도 13에는 본 발명의 일 실시예인, 집적회로 패키지 시스템(100)의 제조를 위한 집적회로 패키지 방법(1300)의 흐름도가 도시되어 있다. 상기 방법(1300)은, 블록(1302)에서, 플립 칩의 비활성 사이드가 캐리어를 향하게, 캐리어 위에 플립 칩을 실장하는 단계와; 블록(1304)에서, 플립 칩 위에 기판을 실장하는 단계와; 블록(1306)에서, 내부 상호접속부가 플립 칩과 캐리어를 연결하는 단계와; 블록(1308)에서, 기판이 노출되도록 하면서 캐리어 위에 내부 상호접속부 와 플립 칩을 봉지하는 단계를 포함한다.
본 발명을 특정의 최적의 실시예와 연계하여 기재하였지만, 전술한 기재에 비추어서 당업자라면 많은 변형, 변조 및 변경될 수 있다는 점을 이해해야 한다. 이에 따라서, 첨부된 청구범위 내에 속하는 그러한 변형 실시, 변조 및 변경 실시를 포함하는 것으로 이해되어야 한다. 본 명세서에 기재된 모든 사항과 첨부된 도면에 도시된 모든 사항은 예시적인 것으로 이에 한정되는 것으로 해석되어서는 안 된다.
도 1은 본 발명의 제1 실시예인 집적회로 패키지 시스템의 평면도이다.
도 2는 도 1에서 라인 2-2를 따르는 집적회로 패키지 시스템의 단면도이다.
도 3은 본 발명의 제2 실시예로서, 도 1에서 라인 2-2를 따르는 집적회로 패키지 시스템의 단면도이다.
도 4는 본 발명의 제3 실시예로서, 도 1에서 라인 2-2를 따르는 집적회로 패키지 시스템의 단면도이다.
도 5는 본 발명의 제4 실시예로서, 도 1에서 라인 2-2를 따르는 집적회로 패키지 시스템의 단면도이다.
도 6은 본 발명의 제5 실시예인 집적회로 패키지 시스템의 평면도이다.
도 7은 도 6에서 라인 7-7을 따르는 집적회로 패키지 시스템의 단면도이다.
도 8은 플립 칩 형성 단계에 있는, 도 2의 집적회로 패키지 시스템의 단면도이다.
도 9는 기판 실장 단계에 있는 도 8의 구조물이다.
도 10은 언더필 형성 단계에 있는 도 9의 구조물이다.
도 11은 접착제 형성 단계에 있는 도 10의 구조물이다.
도 12는 캐리어 부착 단계에 있는 도 11의 구조물이다.
도 13은 본 발명의 일 실시예인, 집적회로 패키지 시스템의 제조를 위한 집적회로 패키지 방법의 흐름도이다.

Claims (10)

  1. 집적회로 패키지 방법으로서,
    플립 칩의 비활성 사이드가 캐리어를 향하도록, 캐리어 위에 플립 칩을 실장하는 단계와;
    플립 칩 위에 기판을 실장하는 단계와;
    내부 상호접속부가 플립 칩과 캐리어를 연결하는 단계와;
    기판이 노출되도록 하면서 캐리어 위에 내부 상호접속부와 플립 칩을 봉지하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지 방법.
  2. 제1항에 있어서, 상기 캐리어 위에 집적회로 디바이스를 실장하는 단계를 추가로 포함하며, 상기 캐리어 위에 플립 칩을 실장하는 단계는 상기 집적회로 디바이스 위에 플립 칩을 실장하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지 방법.
  3. 제1항에 있어서, 상기 캐리어 위에 전도성 실드를 장착하는 단계를 추가로 포함하며, 상기 캐리어 위에 플립 칩을 실장하는 단계는 상기 전도성 실드 위에 플립 칩을 실장하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지 방법.
  4. 제1항에 있어서, 상기 캐리어 위에 플립 칩을 실장하는 단계는 상기 비활성 사이드에 부착되어 있는 적층물 배면이 상기 캐리어를 향하도록 하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지 방법.
  5. 제1항에 있어서, 상기 플립 칩 위에 기판을 실장하는 단계는 플립 칩의 활성 사이드에 부착되어 있는 전도성 범프로 기판을 연결하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지 방법.
  6. 집적회로 패키지 시스템으로서,
    캐리어와;
    플립 칩의 비활성 사이드가 캐리어를 향하도록, 캐리어 위에 있는 플립 칩과;
    플립 칩 위의 기판과;
    플립 칩과 캐리어 사이의 내부 상호접속부와;
    기판이 노출되도록 하면서 캐리어, 내부 상호접속부, 플립 칩 위에 있는 봉지재를 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  7. 제6항에 있어서, 캐리어 위에 집적회로 디바이스를 추가로 포함하며, 상기 플립 칩이 상기 집적회로 디바이스 위에 위치하는 것을 특징으로 하는 집적회로 패키지 시스템.
  8. 제6항에 있어서, 캐리어 위에 전도성 실드를 추가로 포함하며, 상기 플립 칩이 상기 전도성 실드 위에 위치하는 것을 특징으로 하는 집적회로 패키지 시스템.
  9. 제6항에 있어서, 캐리어 위의 플립 칩은 캐리어를 향하는 비활성 사이드에 부착되어 있는 적층물 배면을 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  10. 제6항에 있어서, 기판이 플립 칩의 활성 사이드에 부착되어 있는 전도성 범프에 연결되어 있는 것을 특징으로 하는 집적회로 패키지 시스템.
KR1020080113639A 2007-12-17 2008-11-14 플립 칩을 갖춘 집적회로 패키지 시스템 KR20090065434A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/957,862 2007-12-17
US11/957,862 US20090152740A1 (en) 2007-12-17 2007-12-17 Integrated circuit package system with flip chip

Publications (1)

Publication Number Publication Date
KR20090065434A true KR20090065434A (ko) 2009-06-22

Family

ID=40752143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113639A KR20090065434A (ko) 2007-12-17 2008-11-14 플립 칩을 갖춘 집적회로 패키지 시스템

Country Status (3)

Country Link
US (1) US20090152740A1 (ko)
KR (1) KR20090065434A (ko)
TW (1) TWI464812B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919871B2 (en) * 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US9559046B2 (en) * 2008-09-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
US7859094B2 (en) * 2008-09-25 2010-12-28 Stats Chippac Ltd. Integrated circuit package system for stackable devices
JP5543094B2 (ja) * 2008-10-10 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 低ノイズ半導体パッケージ
US9293350B2 (en) * 2008-10-28 2016-03-22 Stats Chippac Ltd. Semiconductor package system with cavity substrate and manufacturing method therefor
US7863109B2 (en) * 2008-12-05 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with a protrusion on an inner stacking module and method of manufacture thereof
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
US8035235B2 (en) * 2009-09-15 2011-10-11 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9093391B2 (en) * 2009-09-17 2015-07-28 Stats Chippac Ltd. Integrated circuit packaging system with fan-in package and method of manufacture thereof
US8225252B2 (en) 2010-06-25 2012-07-17 Intel Corporation Systems, methods, apparatus and computer readable mediums for use in association with systems having interference
US8080445B1 (en) * 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US20120061789A1 (en) * 2010-09-13 2012-03-15 Omnivision Technologies, Inc. Image sensor with improved noise shielding
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9059160B1 (en) 2010-12-23 2015-06-16 Marvell International Ltd. Semiconductor package assembly
US9324659B2 (en) 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US9219029B2 (en) * 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8623711B2 (en) 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
TWI517343B (zh) * 2014-03-25 2016-01-11 恆勁科技股份有限公司 覆晶堆疊封裝結構及其製作方法
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
JP7089999B2 (ja) * 2018-09-25 2022-06-23 新光電気工業株式会社 電子部品内蔵基板

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284661A (ja) * 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6507114B2 (en) * 2001-01-30 2003-01-14 Micron Technology, Inc. BOC semiconductor package including a semiconductor die and a substrate bonded circuit side down to the die
KR100369907B1 (ko) * 2001-02-12 2003-01-30 삼성전자 주식회사 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
TW544901B (en) * 2001-06-13 2003-08-01 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
TWI268581B (en) * 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
KR20050074961A (ko) * 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
TW556961U (en) * 2002-12-31 2003-10-01 Advanced Semiconductor Eng Multi-chip stack flip-chip package
US6815254B2 (en) * 2003-03-10 2004-11-09 Freescale Semiconductor, Inc. Semiconductor package with multiple sides having package contacts
TWI311353B (en) * 2003-04-18 2009-06-21 Advanced Semiconductor Eng Stacked chip package structure
KR100604821B1 (ko) * 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
KR100546374B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7279783B1 (en) * 2003-10-29 2007-10-09 Silicon Pipe, Inc. Partitioned integrated circuit package with central clock driver
US7084487B1 (en) * 2003-12-09 2006-08-01 Xilinx, Inc. Shielded platform for die-bonding an analog die to an FPGA
DE10360708B4 (de) * 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
KR100573302B1 (ko) * 2004-10-07 2006-04-24 삼성전자주식회사 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
KR100626618B1 (ko) * 2004-12-10 2006-09-25 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US8120156B2 (en) * 2006-02-17 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with die on base package
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
TWI309079B (en) * 2006-04-21 2009-04-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI298198B (en) * 2006-05-30 2008-06-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
TWI312569B (en) * 2006-10-12 2009-07-21 Siliconware Precision Industries Co Ltd Semiconductor package on which a semiconductor device is stacked and production method thereof
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package

Also Published As

Publication number Publication date
TWI464812B (zh) 2014-12-11
TW200933766A (en) 2009-08-01
US20090152740A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
KR20090065434A (ko) 플립 칩을 갖춘 집적회로 패키지 시스템
US6861288B2 (en) Stacked semiconductor packages and method for the fabrication thereof
US8143098B2 (en) Integrated circuit packaging system with interposer and method of manufacture thereof
US8421210B2 (en) Integrated circuit packaging system with dual side connection and method of manufacture thereof
US7986043B2 (en) Integrated circuit package on package system
US7868471B2 (en) Integrated circuit package-in-package system with leads
KR101370016B1 (ko) 베이스 패키지 상에 다이를 갖는 집적 회로 패키지 시스템
TWI517333B (zh) 具雙重連接性之積體電路封裝系統
US20100133534A1 (en) Integrated circuit packaging system with interposer and flip chip and method of manufacture thereof
US8513542B2 (en) Integrated circuit leaded stacked package system
US20070257348A1 (en) Multiple chip package module and method of fabricating the same
KR20080081125A (ko) 인터포저를 구비한 집적 회로 패키지 시스템
SG189741A1 (en) Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
KR20090031315A (ko) 휨 발생이 없는 칩을 구비한 집적회로 패키지 시스템
US8334171B2 (en) Package system with a shielded inverted internal stacking module and method of manufacture thereof
US7750451B2 (en) Multi-chip package system with multiple substrates
KR20080029904A (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
US9059074B2 (en) Integrated circuit package system with planar interconnect
US7855444B2 (en) Mountable integrated circuit package system with substrate
US9202776B2 (en) Stackable multi-chip package system
US7977779B2 (en) Mountable integrated circuit package-in-package system
US7968995B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
US7977782B2 (en) Integrated circuit package system with dual connectivity
KR20090018949A (ko) 오프셋 적층형 다이를 구비한 집적회로 패키지 시스템
US8766428B2 (en) Integrated circuit packaging system with flip chip and method of manufacture thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid