KR20030057201A - 볼그리드 어레이 적층칩 패키지 - Google Patents

볼그리드 어레이 적층칩 패키지 Download PDF

Info

Publication number
KR20030057201A
KR20030057201A KR1020010087590A KR20010087590A KR20030057201A KR 20030057201 A KR20030057201 A KR 20030057201A KR 1020010087590 A KR1020010087590 A KR 1020010087590A KR 20010087590 A KR20010087590 A KR 20010087590A KR 20030057201 A KR20030057201 A KR 20030057201A
Authority
KR
South Korea
Prior art keywords
circuit board
semiconductor chip
semiconductor
ball grid
grid array
Prior art date
Application number
KR1020010087590A
Other languages
English (en)
Other versions
KR100444175B1 (ko
Inventor
임강환
박계찬
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0087590A priority Critical patent/KR100444175B1/ko
Publication of KR20030057201A publication Critical patent/KR20030057201A/ko
Application granted granted Critical
Publication of KR100444175B1 publication Critical patent/KR100444175B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 크기가 같거나 서로 다른 크기를 갖는 하나 이상의 반도체 칩을 하나의 회로기판 상에 탑재할 수 있도록 회로기판의 중앙에 계단형태를 갖는 요철부를 두어 탑재하고 이 탑재된 반도체 칩의 전기적인 신호가 회로기판의 외부와 상호 전달될 수 있도록 솔더볼을 서로 다른 위치에서 본딩될 수 있도록 함으로서, 크기가 다른 반도체 칩이라 하더라도 하나의 회로기판에 탑재할 수 있게 되므로 원가 절감 및 작업시간을 단축시킬 수 있는 효과가 있는 볼그리드 어레이 적층칩 패키지에 관한 것이다.

Description

볼그리드 어레이 적층칩 패키지{ball grid array of stack chip package}
본 발명은 볼그리드 어레이 적층칩 패키지에 관한 것으로서, 더 자세하게는 크기가 같거나 서로 다른 크기를 갖는 하나 이상의 반도체 칩을 하나의 회로기판상에 탑재할 수 있도록 회로기판의 중앙에 계단형태를 갖는 요철부를 두어 탑재하고 이 탑재된 반도체 칩의 전기적인 신호가 회로기판의 외부와 상호 전달될 수 있도록 솔더볼을 서로 다른 위치에서 본딩될 수 있도록 함으로서, 크기가 다른 반도체 칩이라 하더라도 하나의 회로기판에 탑재할 수 있게 되므로 원가 절감 및 작업시간을 단축시킬 수 있는 볼그리드 어레이 적층칩 패키지에 관한 것이다.
일반적인 볼그리드어레이(ball grid array) 또는 핀그리드어레이(pin grid array) 등의 반도체 패키지 제조 과정은 웨이퍼(wafer)상에 다수 형성되어 있는 반도체 칩을 낱개로 자르고 검사하는 소잉(sawing) 단계와, 접착제를 이용하여 인쇄회로기판 등에 상기 반도체 칩을 접착하는 반도체 칩 부착 단계와, 상기의 자재를 히터 블록(heater block)상에 안치시킨 후 도전성 와이어(wire)를 이용하여 반도체 칩의 입/출력 패드와 인쇄회로기판의 본드핑거 끝단을 연결하는 와이어 본딩(wire bonding) 단계와, 상기 와이어 본딩이 끝난 반도체 칩, 도전성 와이어 등에 봉지재를 이용하여 외부 환경으로부터 보호하고, 전기적으로 절연하며, 반도체 칩의 작동시 발생되는 열을 효과적으로 방출하고, 마더보드(mother board)에 용이한 실장을 위하여 일정한 모양으로 성형하는 몰딩(molding) 단계 등으로 이루어진다.
여기서 상기 봉지재를 이용한 몰딩 방법은 반도체 패키지 제조 단계의 핵심이라고도 볼 수 있으며, 다른 어떠한 가공법보다 간편하고 생산성이 높아 오늘날 반도체 몰딩 공정에 가장 많이 사용되고 있는 방법이다. 상기 봉지재는 보통 에폭시 몰딩 컴파운드(epoxy molding compound)를 이용하는데 이는 세라믹(ceramic)과 비교해서 열안정성이나 신뢰성면에서는 열등하지만 가격이 저렴하고 생산성이 월등히 높기 때문에 오늘날 반도체 패키지에 사용되는 대부분의 봉지재는 상기 에폭시 몰딩 컴파운드이다.
이러한 비지에이(BGA)패키지의 종래 기술을 도면을 첨부하여 설명하면 도 1은 종래의 BGA 패키지의 단면도이다.
도 1에서 보듯이 통상적인 종래의 BGA 반도체 패키지는 먼저, 반도체 칩(4)을 중심으로, 상기 반도체 칩(4)의 상면에는 아래부분에 미세한 회로패턴이 형성된 회로기판(1)이 형성되어 있다. 상기 회로기판(1)의 회로패턴은 통상적인 구리(cu)박막이다.
상기 회로기판(1)은 미세한 회로패턴의 전기적인 신호를 외부와 상호 전달될 수 있도록 다수의 솔더볼(3)이 연결되어 있다.
또한, 상기 회로기판(1)은 회로패턴과 반도체 칩(4)간에 전기적인 신호를 상호 전달할 수 있도록 와이어(6)가 연결되어 있으며, 특히 회로기판(1)은 반도체 칩(4)이 원할하게 탑재될 수 있도록 반도체 칩(4)과 회로기판(1)간에는 얇은 막의 엑폭시(7)를 형성시키고 반도체 칩(4)이 외부에 들어나지 않도록 봉지재(5)를 충진시켜 덮어 씌워져 있다.
그러나, 이러한 종래의 BGA반도체 패키지는 크기가 다른 반도체 칩을 적층할 수 없으며 또한 솔더볼 역시 동일한 일방향에서만 제작가능하게 되므로 다양한 크기를 갖는 반도체 칩을 동시에 적층할 수 없는 등의 문제점을 가지고 있다.
본 발명은 이와 같은 종래의 제반 문제점을 해결하기 위기 위한 것으로서 그목적은 크기가 같거나 서로 다른 크기를 갖는 하나 이상의 반도체 칩을 하나의 회로기판 상에 탑재할 수 있도록 회로기판의 중앙에 계단형태를 갖는 요철부를 두어 탑재하고 이 탑재된 반도체 칩의 전기적인 신호가 회로기판의 외부와 상호 전달될 수 있도록 솔더볼을 서로 다른 위치에서 본딩될 수 있도록 함으로서, 크기가 다른 반도체 칩이라 하더라도 하나의 회로기판에 탑재할 수 있게 되므로 원가 절감 및 작업시간을 단축시킬 수 있도록 하는 데 있다.
도 1은 종래의 볼그리드 어레이 반도체 칩 패키지이다.
도 2a는 본 발명의 실시예에 따른 볼그리드 어레이 적층칩 패키지의 단면 구성도이다.
도 2b는 본 발명의 또 다른 실시예에 따른 볼그리드 어레이 적층칩 패키지의 단면 구성도이다.
도 2c는 본 발명의 실시예에 따른 볼그리드 어레이 적층칩 패키지의 저면도이다.
-도면의 주요부분에 대한 부호설명-
1,10;회로기판3,22,32;솔더볼
4,20,30;반도체 칩5,50;봉지재
6,31;와이어7;엑폭시
11;요철부21;범프
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.
참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.
본 발명은 다양한 크기의 반도체 칩을 동시에 탑재할 수 있는 반도체 패키지에 관한 것으로서, 도 2a 내지 도 2c에서 보는 바와 같이 미세한 회로 패턴이 형성되며 내측에 여러 계단형태로 하향 절곡되어 형성된 요철부(11)를 갖는회로기판(10)과, 상기 회로기판(10)의 요철부(11)에 탑재되어 전기적인 신호를 상호 전달할 수 있도록 크기가 서로 같거나 다른 반도체 칩(20)(30)과, 상기 회로기판(10)의 요철부(11) 아래에 적재되는 작은 크기의 반도체 칩(20)의 전기적인 신호가 외부와 연결될 수 있도록 상기 반도체 칩(20) 저면에 형성되는 범프(21)와, 상기 회로기판(10)의 요철부(11) 위래에 적재되는 크기가 큰 반도체 칩(30)의 전기적인 신호가 외부와 연결될 수 있도록 상기 반도체 칩(30)의 위에 본딩되는 와이어(31)와, 상기 반도체 칩(30)이 외부에 드러나지 않도록 충진하여 밀봉하는 수지봉지재(50)와, 상기 회로기판(10)의 저면에 형성되어 각각의 반도체 칩(20)(30)의 전기적인 신호가 외부와 상호 전달될 수 있도록 서로 다른 위치에 본딩되는 솔더볼(22)(32)이 연결되어 이루어진 구성을 갖는다.
이와 같이 구성되는 본 발명의 작용효과를 상세히 설명하면 다음과 같다.
본 발명은 다양한 크기의 반도체 칩을 동시에 탑재할 수 있는 반도체 패키지에 관한 것으로서, 도 2a 내지 도 2c에서 보는 바와 같이 서로 다른 크기의 반도체 칩을 회로기판(10)에 탑재할 수 있는 반도체 패키지이다.
회로기판(10)은 크기가 같거나 다른 반도체 칩(20)(30)을 탑재할 수 있도록 중앙에 계단형태로 하향 절곡 형성된 요철부(11)를 두고 있다.
이 요철부(11)는 아래에는 크기가 작은 반도체 칩(20)을 탑재하고 위에는 크기가 큰 반도체 칩(300을 탑재하게 된다.
먼저 요철부(11)는 크기가 작은 반도체 칩(20)을 탑재하게 되는데, 이때 반도체 칩(20)의 저면에 범프(21)를 연결하여 회로기판(10)의 솔더볼(22)과 연결될수 있도록 한다.
또한 요철부(11)는 크기가 작은 반도체 칩(20)을 탑재하고 다음에 큰 반도체 칩(30)을 탑재하기 위해 엑폭시를 몰딩시킨 후에 큰 반도체 칩(30)을 탑재하게 된다.
한편, 회로기판(10)의 요철부(11)는 큰 반도체 칩(30)을 이미 탑재된 작은 반도체 칩(20) 위에 올려 놓은 후 와이어(31)를 본딩하여 큰 반도체 칩(30)의 전기적인 신호와 회로기판(10) 간에 전기적인 신호가 상호 전달될 수 있도록 한다.
이때 회로기판(10)은 큰 반도체 칩(30)이 외부에 전달될 수 있도록 이미 본딩된 솔더볼(22)의 위치와 다른 위치에 솔더볼(32)을 본딩하여 큰 반도체 칩(30)과 솔더볼(32) 간에 전기적인 신호가 상호 전달될 수 있도록 하는 것이다.
이와 같이 작용하는 본 발명은 크기가 같거나 서로 다른 크기를 갖는 하나 이상의 반도체 칩을 하나의 회로기판 상에 탑재할 수 있도록 회로기판의 중앙에 계단형태를 갖는 요철부를 두어 탑재하고 이 탑재된 반도체 칩의 전기적인 신호가 회로기판의 외부와 상호 전달될 수 있도록 솔더볼을 서로 다른 위치에서 본딩될 수 있도록 함으로서, 크기가 다른 반도체 칩이라 하더라도 하나의 회로기판에 탑재할 수 있게 되므로 원가 절감 및 작업시간을 단축시킬 수 있는 효과를 갖는다.

Claims (3)

  1. 회로기판 상에 반도체 칩이 탑재되어 수지봉지재로 밀봉되어 있는 반도체 패키지에 있어서, 상기 회로기판(10)의 중앙에 내측으로 여러 계단형태로 하향 절곡되어 형성된 요철부(11)와, 상기 회로기판(10)의 요철부(11)에 탑재되어 전기적인 신호를 상호 전달할 수 있도록 크기가 서로 같거나 다른 크기를 갖으며 상하로 적재되는 하나 이상의 반도체 칩(20)(30)이 연결되어 이루어진 볼그리드 어레이 적층칩 패키지.
  2. 제 1항에 있어서,
    상기 회로기판(10)의 요철부(11) 아래에 적재된 반도체 칩(20)은 전기적인 신호가 외부와 연결될 수 있도록 상기 반도체 칩(20) 저면에 형성되는 범프(21)와, 상기 회로기판(10)의 저면에 형성되어 상기 반도체 칩(20)의 전기적인 신호가 외부와 상호 전달될 수 있도록 서로 다른 위치에 본딩되는 솔더볼(22)이 연결되어 이루어진 볼그리드 어레이 적층칩 패키지.
  3. 제 1항에 있어서, 상기 회로기판(10)의 요철부(11) 위에 적재되는 반도체 칩(30)의 전기적인 신호가 외부와 연결될 수 있도록 상기 반도체 칩(30)의 위에 본딩되는 와이어(31)와, 상기 회로기판(10)의 저면에 형성되어 상기 반도체 칩(30)의 전기적인 신호가 외부와 상호 전달될 수 있도록 본딩되는 솔더볼(32)이 연결되어 이루어진볼그리드 어레이 적층칩 패키지.
KR10-2001-0087590A 2001-12-28 2001-12-28 볼그리드 어레이 적층칩 패키지 KR100444175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087590A KR100444175B1 (ko) 2001-12-28 2001-12-28 볼그리드 어레이 적층칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087590A KR100444175B1 (ko) 2001-12-28 2001-12-28 볼그리드 어레이 적층칩 패키지

Publications (2)

Publication Number Publication Date
KR20030057201A true KR20030057201A (ko) 2003-07-04
KR100444175B1 KR100444175B1 (ko) 2004-08-11

Family

ID=32215317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0087590A KR100444175B1 (ko) 2001-12-28 2001-12-28 볼그리드 어레이 적층칩 패키지

Country Status (1)

Country Link
KR (1) KR100444175B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992450B1 (ko) * 2008-08-21 2010-11-08 엘지이노텍 주식회사 다층 칩 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
KR100331067B1 (ko) * 1995-12-30 2002-08-08 앰코 테크놀로지 코리아 주식회사 Bga반도체패키지
JPH1154648A (ja) * 1997-08-07 1999-02-26 Hitachi Ltd 半導体装置およびその製造方法
KR100351922B1 (ko) * 1999-09-28 2002-09-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
KR100444175B1 (ko) 2004-08-11

Similar Documents

Publication Publication Date Title
US6781242B1 (en) Thin ball grid array package
US7138706B2 (en) Semiconductor device and method for manufacturing the same
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US5684330A (en) Chip-sized package having metal circuit substrate
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
US20060073635A1 (en) Three dimensional package type stacking for thinner package application
US20040188818A1 (en) Multi-chips module package
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
US7868472B2 (en) Thermal dissipation in integrated circuit systems
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
KR20140045461A (ko) 집적회로 패키지
US20070281393A1 (en) Method of forming a trace embedded package
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
US20100140773A1 (en) Stacked chip, micro-layered lead frame semiconductor package
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
TWI838125B (zh) 半導體封裝及其製造方法
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
KR20090118438A (ko) 반도체 패키지 및 그 제조 방법
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR100788340B1 (ko) 반도체 패키지
KR20040013736A (ko) 반도체 패키지 제조방법
KR100478202B1 (ko) 초 경량 반도체 패키지
KR100668817B1 (ko) 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee