JP3068515B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3068515B2 JP3068515B2 JP19015097A JP19015097A JP3068515B2 JP 3068515 B2 JP3068515 B2 JP 3068515B2 JP 19015097 A JP19015097 A JP 19015097A JP 19015097 A JP19015097 A JP 19015097A JP 3068515 B2 JP3068515 B2 JP 3068515B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- island
- lead frame
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、半導体チップ内部で使用する
電源電位（ＶＣＣ）または接地電位（ＧＮＤ）を、ボン
ディングワイヤー及びパッドを介さずにリードフレーム
から供給する半導体装置及びその製造方法に関するもの
である。
の製造方法に係り、特に、半導体チップ内部で使用する
電源電位（ＶＣＣ）または接地電位（ＧＮＤ）を、ボン
ディングワイヤー及びパッドを介さずにリードフレーム
から供給する半導体装置及びその製造方法に関するもの
である。
【０００２】
【従来の技術】図６は、従来の通常のリードフレームを
用いた半導体装置の一例を示す平面図であり、半導体チ
ップ１はリードフレームのアイランド１０の上に搭載・
固定され、ボンディングパッド２はボンディング線３に
よりリード６に接続されている。このリードフレームで
は、パッケージ毎に規格化されたピンコネクション通り
にボンディングパッド２が半導体チップ１上に配置され
ている。なお、図中、Ｌ１はＶＣＣ１ピン、Ｌ２はＧＮ
Ｄ１ピン、Ｌ３は信号ピン、Ｌ４はＶＣＣ２ピン、Ｌ５
はＧＮＤ２ピンである。
用いた半導体装置の一例を示す平面図であり、半導体チ
ップ１はリードフレームのアイランド１０の上に搭載・
固定され、ボンディングパッド２はボンディング線３に
よりリード６に接続されている。このリードフレームで
は、パッケージ毎に規格化されたピンコネクション通り
にボンディングパッド２が半導体チップ１上に配置され
ている。なお、図中、Ｌ１はＶＣＣ１ピン、Ｌ２はＧＮ
Ｄ１ピン、Ｌ３は信号ピン、Ｌ４はＶＣＣ２ピン、Ｌ５
はＧＮＤ２ピンである。
【０００３】この半導体装置の製造方法は、図７に示す
ように、まず半導体チップ１のダイシングを行い、次
に、このダイシングされた半導体チップ１の裏面に銀ペ
ースト等の接着剤を塗布し、この半導体チップ１をリー
ドフレームのアイランド１０に乗せて接着剤で固定し、
次にボンディング線３により半導体チップ１のボンディ
ングパッド２とリードフレームのリード６とのボンディ
ングを行なう。
ように、まず半導体チップ１のダイシングを行い、次
に、このダイシングされた半導体チップ１の裏面に銀ペ
ースト等の接着剤を塗布し、この半導体チップ１をリー
ドフレームのアイランド１０に乗せて接着剤で固定し、
次にボンディング線３により半導体チップ１のボンディ
ングパッド２とリードフレームのリード６とのボンディ
ングを行なう。
【０００４】このリードフレームは、現在のように多ビ
ット、高密度化が進んでくると、リード間、リードピッ
チが小さくなってくるため、ボンディングが困難になっ
てきている。また、このリードフレームでは、半導体チ
ップ１内にＶＣＣあるいはＧＮＤを供給するために、１
本のリードピンから複数のパッドにボンディングを行な
うことにより、半導体チップ１内部で必要なＶＣＣある
いはＧＮＤを安定して供給するようにする場合がある
が、最近では、パッケージ毎に規格化されたピンコネク
ションでは、ＶＣＣあるいはＧＮＤのリードフレームの
ピンがそれぞれ１つしか無い製品もでてきている。
ット、高密度化が進んでくると、リード間、リードピッ
チが小さくなってくるため、ボンディングが困難になっ
てきている。また、このリードフレームでは、半導体チ
ップ１内にＶＣＣあるいはＧＮＤを供給するために、１
本のリードピンから複数のパッドにボンディングを行な
うことにより、半導体チップ１内部で必要なＶＣＣある
いはＧＮＤを安定して供給するようにする場合がある
が、最近では、パッケージ毎に規格化されたピンコネク
ションでは、ＶＣＣあるいはＧＮＤのリードフレームの
ピンがそれぞれ１つしか無い製品もでてきている。
【０００５】また、このリードフレームでは、ＶＣＣあ
るいはＧＮＤの強化のためには、１本のリードピンか
ら、複数のＶＣＣあるいはＧＮＤのパッドと接続を行な
うか、半導体チップ１内のＶＣＣあるいはＧＮＤの配線
幅を広く取るしかなく、いずれの方法も即チップ面積の
増加につながる。この問題を補うために、後述するＬＯ
Ｃ（リード・オン・チップ）タイプのリードフレームが
提案され、現在ではこのリードフレームが主流になって
いる。
るいはＧＮＤの強化のためには、１本のリードピンか
ら、複数のＶＣＣあるいはＧＮＤのパッドと接続を行な
うか、半導体チップ１内のＶＣＣあるいはＧＮＤの配線
幅を広く取るしかなく、いずれの方法も即チップ面積の
増加につながる。この問題を補うために、後述するＬＯ
Ｃ（リード・オン・チップ）タイプのリードフレームが
提案され、現在ではこのリードフレームが主流になって
いる。
【０００６】図８は従来のＬＯＣリードフレームを用い
た半導体装置の一例を示す平面図、図９は同断面図であ
り、半導体チップ１はステッチ部５の下に敷かれる粘着
テープ８によりＬＯＣリード４に固定され、ボンディン
グパッド２はボンディング線３によりステッチ部５に接
続されている。ステッチ部配置禁止領域７は、半導体チ
ップ１上を覆う保護膜９が開口された領域を示す。
た半導体装置の一例を示す平面図、図９は同断面図であ
り、半導体チップ１はステッチ部５の下に敷かれる粘着
テープ８によりＬＯＣリード４に固定され、ボンディン
グパッド２はボンディング線３によりステッチ部５に接
続されている。ステッチ部配置禁止領域７は、半導体チ
ップ１上を覆う保護膜９が開口された領域を示す。
【０００７】この半導体装置の製造方法は、図１０に示
すように、まず半導体チップ１のダイシングを行い、次
に、このダイシングされた半導体チップ１の表面に粘着
テープ８を貼り、粘着テープ８上にＬＯＣリード４のス
テッチ部５を乗せて固定し、次にボンディング線３によ
り半導体チップ１のボンディングパッド２とＬＯＣリー
ド４のステッチ部５とのボンディングを行なう。
すように、まず半導体チップ１のダイシングを行い、次
に、このダイシングされた半導体チップ１の表面に粘着
テープ８を貼り、粘着テープ８上にＬＯＣリード４のス
テッチ部５を乗せて固定し、次にボンディング線３によ
り半導体チップ１のボンディングパッド２とＬＯＣリー
ド４のステッチ部５とのボンディングを行なう。
【０００８】このＬＯＣリードフレームでは、ＶＣＣあ
るいはＧＮＤのゆれ及びノイズを低減する目的で、例え
ば、ＧＮＤ１ピンＬ２のように、ＬＯＣリード４を半導
体チップ１上に延在させることで、パッケージのピン配
置以上のＶＣＣあるいはＧＮＤパッドを複数個、任意の
位置に配置し、ＶＣＣあるいはＧＮＤの強化及び安定供
給を行っている。
るいはＧＮＤのゆれ及びノイズを低減する目的で、例え
ば、ＧＮＤ１ピンＬ２のように、ＬＯＣリード４を半導
体チップ１上に延在させることで、パッケージのピン配
置以上のＶＣＣあるいはＧＮＤパッドを複数個、任意の
位置に配置し、ＶＣＣあるいはＧＮＤの強化及び安定供
給を行っている。
【０００９】
【発明が解決しようとする課題】従来のＬＯＣリードフ
レームの第１の問題点は、ピン数の多い製品では、ステ
ッチ数が増加し、半導体チップ上にステッチ部が載りき
れず、ＶＣＣあるいはＧＮＤパッドを複数個、任意の位
置に配置することができないため、半導体チップの大き
さでステッチ数が制限され、充分なＶＣＣあるいはＧＮ
Ｄの強化ができないという点である。
レームの第１の問題点は、ピン数の多い製品では、ステ
ッチ数が増加し、半導体チップ上にステッチ部が載りき
れず、ＶＣＣあるいはＧＮＤパッドを複数個、任意の位
置に配置することができないため、半導体チップの大き
さでステッチ数が制限され、充分なＶＣＣあるいはＧＮ
Ｄの強化ができないという点である。
【００１０】第２の問題点は、信号ピンをＬＯＣリード
としたために、リード長が延びてしまい、信号ピンに余
分なインダクタンス（Ｌ）、容量（Ｃ）、抵抗（Ｒ）が
付いてピン〜パッド間の遅延時間が長くなり、アクセス
が遅くなるという点である。
としたために、リード長が延びてしまい、信号ピンに余
分なインダクタンス（Ｌ）、容量（Ｃ）、抵抗（Ｒ）が
付いてピン〜パッド間の遅延時間が長くなり、アクセス
が遅くなるという点である。
【００１１】第３の問題点は、全ピンをＬＯＣリードと
してボンディングパッド間を通し、半導体チップ上に延
在させた場合に、パッド〜リード間隔を考慮して設計し
なければならないために、レイアウト設計が不自由にな
り、半導体チップのサイズが大きくなるという点であ
る。
してボンディングパッド間を通し、半導体チップ上に延
在させた場合に、パッド〜リード間隔を考慮して設計し
なければならないために、レイアウト設計が不自由にな
り、半導体チップのサイズが大きくなるという点であ
る。
【００１２】本発明は上記の事情に鑑みてなされたもの
であって、充分な電源電位または接地電位の強化が可能
で、リード長が延びてアクセスが遅くなる虞がなく、し
かも、半導体チップのサイズの縮小を図ることが可能な
半導体装置及びその製造方法を提供することにある。
であって、充分な電源電位または接地電位の強化が可能
で、リード長が延びてアクセスが遅くなる虞がなく、し
かも、半導体チップのサイズの縮小を図ることが可能な
半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な半導体装置及びその製造方法を採
用した。すなわち、請求項１記載の半導体装置は、電源
電位または接地電位に接続されかつ半導体チップの裏面
が接続されたリードフレームのアイランドと、前記半導
体チップの外周部に設けられた配線部を、ボンディング
パッドの設けられていない辺で、シート状の導電体によ
り接続したものである。
に、本発明は次の様な半導体装置及びその製造方法を採
用した。すなわち、請求項１記載の半導体装置は、電源
電位または接地電位に接続されかつ半導体チップの裏面
が接続されたリードフレームのアイランドと、前記半導
体チップの外周部に設けられた配線部を、ボンディング
パッドの設けられていない辺で、シート状の導電体によ
り接続したものである。
【００１４】請求項４記載の半導体装置は、電源電位ま
たは接地電位に接続されたリードフレームのアイランド
に、導電性樹脂を介して半導体チップの裏面を接続し、
該半導体チップの外周部に設けられた配線部を、ボンデ
ィングパッドの設けられていない辺で、前記導電性樹脂
により前記アイランドに接続したものである。
たは接地電位に接続されたリードフレームのアイランド
に、導電性樹脂を介して半導体チップの裏面を接続し、
該半導体チップの外周部に設けられた配線部を、ボンデ
ィングパッドの設けられていない辺で、前記導電性樹脂
により前記アイランドに接続したものである。
【００１５】請求項５記載の半導体装置の製造方法は、
電源電位または接地電位に接続されたリードフレームの
アイランドに、半導体チップの裏面を接続し、次いで、
該半導体チップの外周部に設けられた配線部と前記アイ
ランドとを、ボンディングパッドの設けられていない辺
で、シート状の導電体により接続する方法である。
電源電位または接地電位に接続されたリードフレームの
アイランドに、半導体チップの裏面を接続し、次いで、
該半導体チップの外周部に設けられた配線部と前記アイ
ランドとを、ボンディングパッドの設けられていない辺
で、シート状の導電体により接続する方法である。
【００１６】請求項８記載の半導体装置の製造方法は、
半導体チップの裏面及び該半導体チップの外周部に設け
られた配線部に導電性樹脂を塗布し、次いで、前記半導
体チップを、ボンディングパッドの設けられていない辺
で、前記導電性樹脂を介して電源電位または接地電位に
接続されたリードフレームのアイランドに接続する方法
である。
半導体チップの裏面及び該半導体チップの外周部に設け
られた配線部に導電性樹脂を塗布し、次いで、前記半導
体チップを、ボンディングパッドの設けられていない辺
で、前記導電性樹脂を介して電源電位または接地電位に
接続されたリードフレームのアイランドに接続する方法
である。
【００１７】請求項１記載の半導体装置では、電源電位
または接地電位に接続されかつ半導体チップの裏面が接
続されたリードフレームのアイランドと、前記半導体チ
ップの外周部に設けられた配線部を、ボンディングパッ
ドの設けられていない辺で、シート状の導電体により接
続したことにより、半導体チップで必要な電源電位ある
いは接地電位は前記アイランドからシート状の導電体を
介して供給されることとなり、半導体チップ内部の回路
に対して安定した電力供給を行なうことが可能になる。
または接地電位に接続されかつ半導体チップの裏面が接
続されたリードフレームのアイランドと、前記半導体チ
ップの外周部に設けられた配線部を、ボンディングパッ
ドの設けられていない辺で、シート状の導電体により接
続したことにより、半導体チップで必要な電源電位ある
いは接地電位は前記アイランドからシート状の導電体を
介して供給されることとなり、半導体チップ内部の回路
に対して安定した電力供給を行なうことが可能になる。
【００１８】請求項４記載の半導体装置では、電源電位
または接地電位に接続されたリードフレームのアイラン
ドに、導電性樹脂を介して半導体チップの裏面を接続
し、該半導体チップの外周部に設けられた配線部を、ボ
ンディングパッドの設けられていない辺で、前記導電性
樹脂により前記アイランドに接続したことにより、半導
体チップで必要な電源電位あるいは接地電位は前記アイ
ランドからシート状の導電体を介して供給されることと
なり、半導体チップ内部の回路に対して安定した電力供
給を行なうことが可能になる。さらに、半導体チップの
固定と、該半導体チップの外周部に設けられた配線部の
前記アイランドへの接続が前記導電性樹脂により一体に
行われ、固定及び接続双方の確実性が増す。
または接地電位に接続されたリードフレームのアイラン
ドに、導電性樹脂を介して半導体チップの裏面を接続
し、該半導体チップの外周部に設けられた配線部を、ボ
ンディングパッドの設けられていない辺で、前記導電性
樹脂により前記アイランドに接続したことにより、半導
体チップで必要な電源電位あるいは接地電位は前記アイ
ランドからシート状の導電体を介して供給されることと
なり、半導体チップ内部の回路に対して安定した電力供
給を行なうことが可能になる。さらに、半導体チップの
固定と、該半導体チップの外周部に設けられた配線部の
前記アイランドへの接続が前記導電性樹脂により一体に
行われ、固定及び接続双方の確実性が増す。
【００１９】請求項５記載の半導体装置の製造方法で
は、電源電位または接地電位に接続されたリードフレー
ムのアイランドに、半導体チップの裏面を接続し、次い
で、該半導体チップの外周部に設けられた配線部と前記
アイランドとを、ボンディングパッドの設けられていな
い辺で、シート状の導電体により接続することにより、
充分な電源電位または接地電位の強化が可能になり、リ
ード長が半減しアクセスが速くなる。これにより、半導
体チップのサイズの縮小を図ることが可能な半導体装置
を製造することが可能になる。
は、電源電位または接地電位に接続されたリードフレー
ムのアイランドに、半導体チップの裏面を接続し、次い
で、該半導体チップの外周部に設けられた配線部と前記
アイランドとを、ボンディングパッドの設けられていな
い辺で、シート状の導電体により接続することにより、
充分な電源電位または接地電位の強化が可能になり、リ
ード長が半減しアクセスが速くなる。これにより、半導
体チップのサイズの縮小を図ることが可能な半導体装置
を製造することが可能になる。
【００２０】請求項８記載の半導体装置の製造方法で
は、半導体チップの裏面及び該半導体チップの外周部に
設けられた配線部に導電性樹脂を塗布し、次いで、前記
半導体チップを、ボンディングパッドの設けられていな
い辺で、前記導電性樹脂を介して電源電位または接地電
位に接続されたリードフレームのアイランドに接続する
ことにより、充分な電源電位または接地電位の強化が可
能になり、リード長が半減しアクセスが速くなる。これ
により、半導体チップのサイズの縮小を図ることが可能
な半導体装置を製造することが可能になる。
は、半導体チップの裏面及び該半導体チップの外周部に
設けられた配線部に導電性樹脂を塗布し、次いで、前記
半導体チップを、ボンディングパッドの設けられていな
い辺で、前記導電性樹脂を介して電源電位または接地電
位に接続されたリードフレームのアイランドに接続する
ことにより、充分な電源電位または接地電位の強化が可
能になり、リード長が半減しアクセスが速くなる。これ
により、半導体チップのサイズの縮小を図ることが可能
な半導体装置を製造することが可能になる。
【００２１】
【発明の実施の形態】以下、本発明の半導体装置及びそ
の製造方法の各実施形態について図面に基づき説明す
る。
の製造方法の各実施形態について図面に基づき説明す
る。
【００２２】（第１の実施形態）図１は本発明の第１の
実施形態に係る半導体装置を示す平面図、図２は同断面
図であり、図において、１１は金（Ａｕ）、アルミニウ
ム（Ａｌ）等からなるシート状金属、１３は半導体チッ
プ１をアイランド１０に固定する銀ペースト等からなる
接着剤、１４は半導体チップ１の外周部にリング状に露
出したアルミニウム等からなるチップ内外周部金属配線
（配線部）、１５はアルミニウム等からなるチップ内金
属配線である。
実施形態に係る半導体装置を示す平面図、図２は同断面
図であり、図において、１１は金（Ａｕ）、アルミニウ
ム（Ａｌ）等からなるシート状金属、１３は半導体チッ
プ１をアイランド１０に固定する銀ペースト等からなる
接着剤、１４は半導体チップ１の外周部にリング状に露
出したアルミニウム等からなるチップ内外周部金属配線
（配線部）、１５はアルミニウム等からなるチップ内金
属配線である。
【００２３】アイランド１０は、ＧＮＤ１ピンＬ２と同
電位であり、シート状金属１１によりチップ内外周部金
属配線１４と接続される。他のピンはボンディング線３
によりボンディングパッド２と接続されている。ここで
は、アイランド１０及びチップ内外周部金属配線１４を
ＧＮＤとしているが、場合によってはＶＣＣとすること
もある。
電位であり、シート状金属１１によりチップ内外周部金
属配線１４と接続される。他のピンはボンディング線３
によりボンディングパッド２と接続されている。ここで
は、アイランド１０及びチップ内外周部金属配線１４を
ＧＮＤとしているが、場合によってはＶＣＣとすること
もある。
【００２４】次に、この半導体装置の製造方法について
図１〜図３に基づき説明する。まず半導体チップ１のダ
イシングを行い、次に、ダイシングされた半導体チップ
１の裏面に銀ペースト等の接着剤１３を塗布し、リード
フレームのＧＮＤに固定されるアイランド１０に前記ダ
イシングを行った半導体チップ１を接着剤１３で固定す
る。
図１〜図３に基づき説明する。まず半導体チップ１のダ
イシングを行い、次に、ダイシングされた半導体チップ
１の裏面に銀ペースト等の接着剤１３を塗布し、リード
フレームのＧＮＤに固定されるアイランド１０に前記ダ
イシングを行った半導体チップ１を接着剤１３で固定す
る。
【００２５】次に、ＧＮＤのチップ内外周部金属配線１
４とリードフレームのＧＮＤに固定されるアイランド１
０とをシート状金属１１で接続し、次に、ボンディング
線３を用いて、ＧＮＤ１ピンＬ２以外の、ＶＣＣ１ピン
Ｌ１、信号ピンＬ３、ＶＣＣ２ピンＬ４とボンディング
パッド２とをボンディングする。
４とリードフレームのＧＮＤに固定されるアイランド１
０とをシート状金属１１で接続し、次に、ボンディング
線３を用いて、ＧＮＤ１ピンＬ２以外の、ＶＣＣ１ピン
Ｌ１、信号ピンＬ３、ＶＣＣ２ピンＬ４とボンディング
パッド２とをボンディングする。
【００２６】この半導体装置によれば、ＶＣＣあるいは
ＧＮＤの半導体チップ１内への入力を従来のボンディン
グ線３やＬＯＣリードを使用しないで、アイランド１０
からシート状金属１１を介して半導体チップ１内にＶＣ
ＣあるいはＧＮＤを供給することができ、充分なＶＣＣ
あるいはＧＮＤの強化を行なうことができる。
ＧＮＤの半導体チップ１内への入力を従来のボンディン
グ線３やＬＯＣリードを使用しないで、アイランド１０
からシート状金属１１を介して半導体チップ１内にＶＣ
ＣあるいはＧＮＤを供給することができ、充分なＶＣＣ
あるいはＧＮＤの強化を行なうことができる。
【００２７】また、ＶＣＣあるいはＧＮＤを強化するこ
とで、電流供給能力が大きくなり、半導体チップ１内部
で発生するノイズを軽減することができ、また、半導体
チップ１内部におけるＶＣＣあるいはＧＮＤの配線抵抗
を小さくすることができ、特に出力用のＶＣＣあるいは
ＧＮＤの配線抵抗を小さくすればアクセスが速くなる効
果がある。
とで、電流供給能力が大きくなり、半導体チップ１内部
で発生するノイズを軽減することができ、また、半導体
チップ１内部におけるＶＣＣあるいはＧＮＤの配線抵抗
を小さくすることができ、特に出力用のＶＣＣあるいは
ＧＮＤの配線抵抗を小さくすればアクセスが速くなる効
果がある。
【００２８】また、ＶＣＣあるいはＧＮＤをボンディン
グワイヤーを用いないでアイランド１０から供給するこ
とにより、半導体チップ１内のパッド数が大幅に減少
し、レイアウト設計の自由度が大幅に増大する。したが
って、信号ピンに余分なＬ、Ｃ、Ｒの付くＬＯＣリード
を用いる必要が無くなり、通常用いられるリードフレー
ムを用いて信号ピンの入力を行なうことが可能になり、
信号ピンのピン−パッド間の遅延時間が短縮され、アク
セスが速くなるという効果がある。
グワイヤーを用いないでアイランド１０から供給するこ
とにより、半導体チップ１内のパッド数が大幅に減少
し、レイアウト設計の自由度が大幅に増大する。したが
って、信号ピンに余分なＬ、Ｃ、Ｒの付くＬＯＣリード
を用いる必要が無くなり、通常用いられるリードフレー
ムを用いて信号ピンの入力を行なうことが可能になり、
信号ピンのピン−パッド間の遅延時間が短縮され、アク
セスが速くなるという効果がある。
【００２９】また、全ピンにＬＯＣリードを用いた場
合、リードがパッド間を通過して半導体チップ１上に向
かうため、パッド−リード間の基準でレイアウト設計の
自由を奪っていたが、ＶＣＣあるいはＧＮＤをボンディ
ングワイヤーを用いないでアイランド１０から供給する
ことにより、半導体チップ１内のパッド数が大幅に減少
し、レイアウト設計の自由度が大幅に増大する。
合、リードがパッド間を通過して半導体チップ１上に向
かうため、パッド−リード間の基準でレイアウト設計の
自由を奪っていたが、ＶＣＣあるいはＧＮＤをボンディ
ングワイヤーを用いないでアイランド１０から供給する
ことにより、半導体チップ１内のパッド数が大幅に減少
し、レイアウト設計の自由度が大幅に増大する。
【００３０】したがって、半導体チップ１を高密度化す
ることができ、チップ面積を縮小させることができる。
さらに、半導体チップ１内のパッド数を減少させること
ができるので、高価なＬＯＣ構造のリードフレームを用
いる必要がなく、安価な通常のリードフレームで充分対
応することができ、製造原価を低減することができ、半
導体装置のコストダウンを図ることが可能になる。
ることができ、チップ面積を縮小させることができる。
さらに、半導体チップ１内のパッド数を減少させること
ができるので、高価なＬＯＣ構造のリードフレームを用
いる必要がなく、安価な通常のリードフレームで充分対
応することができ、製造原価を低減することができ、半
導体装置のコストダウンを図ることが可能になる。
【００３１】なお、本実施形態では、ＧＮＤのチップ内
外周部金属配線１４とリードフレームのＧＮＤに固定さ
れるアイランド１０とをシート状金属１１で接続した構
成としたが、シート状の導電体であればよく、例えば、
シート状の導電性樹脂を用いてもよい。
外周部金属配線１４とリードフレームのＧＮＤに固定さ
れるアイランド１０とをシート状金属１１で接続した構
成としたが、シート状の導電体であればよく、例えば、
シート状の導電性樹脂を用いてもよい。
【００３２】（第２の実施形態）図４は本発明の第２の
実施形態に係る半導体装置を示す断面図であり、図にお
いて、１２は導電性樹脂であり、例えば、金属粉、金属
線、あるいは金属の針状結晶等を樹脂中に分散させて導
電性を付与した樹脂、特にエポキシ樹脂中に分散させた
導電性エポキシ樹脂が好適に用いられる。また、球状も
しくは針状結晶の銀粒子を樹脂及び有機溶剤と混練した
銀ペースト等も用いられる。
実施形態に係る半導体装置を示す断面図であり、図にお
いて、１２は導電性樹脂であり、例えば、金属粉、金属
線、あるいは金属の針状結晶等を樹脂中に分散させて導
電性を付与した樹脂、特にエポキシ樹脂中に分散させた
導電性エポキシ樹脂が好適に用いられる。また、球状も
しくは針状結晶の銀粒子を樹脂及び有機溶剤と混練した
銀ペースト等も用いられる。
【００３３】ここでは、半導体チップ１の底面、側面及
びチップ内外周部金属配線１４に導電性樹脂１２が塗布
され、半導体チップ１は導電性樹脂１２を介してアイラ
ンド１０に固定されている。アイランド１０は、ＧＮＤ
と同電位であり、導電性樹脂１によりチップ内外周部金
属配線１４と接続されている。他のピンはボンディング
線によりボンディングパッドと接続されている。また、
アイランド１０及びチップ内外周部金属配線１４をＧＮ
Ｄとしているが、場合によってはＶＣＣとすることもあ
る。
びチップ内外周部金属配線１４に導電性樹脂１２が塗布
され、半導体チップ１は導電性樹脂１２を介してアイラ
ンド１０に固定されている。アイランド１０は、ＧＮＤ
と同電位であり、導電性樹脂１によりチップ内外周部金
属配線１４と接続されている。他のピンはボンディング
線によりボンディングパッドと接続されている。また、
アイランド１０及びチップ内外周部金属配線１４をＧＮ
Ｄとしているが、場合によってはＶＣＣとすることもあ
る。
【００３４】次に、この半導体装置の製造方法について
図４及び図５に基づき説明する。まず半導体チップ１の
ダイシングを行い、次に、ダイシングされた半導体チッ
プ１の裏面、側面及びチップ内外周部金属配線１４を覆
うように導電性樹脂１２を塗布する。ここでは、半導体
チップ１の底面及びチップ内外周部金属配線１４は保護
膜９が無く、また、半導体チップ１のチップ内外周部金
属配線１４と他の入力信号用のパッド以外は、例えば、
チップ内金属配線１５のように導電性樹脂１２がかから
ないように、予め保護膜９を形成しておく。
図４及び図５に基づき説明する。まず半導体チップ１の
ダイシングを行い、次に、ダイシングされた半導体チッ
プ１の裏面、側面及びチップ内外周部金属配線１４を覆
うように導電性樹脂１２を塗布する。ここでは、半導体
チップ１の底面及びチップ内外周部金属配線１４は保護
膜９が無く、また、半導体チップ１のチップ内外周部金
属配線１４と他の入力信号用のパッド以外は、例えば、
チップ内金属配線１５のように導電性樹脂１２がかから
ないように、予め保護膜９を形成しておく。
【００３５】次にリードフレームのＧＮＤに固定される
アイランド１０に導電性樹脂１２が乾かないうちに半導
体チップ１を固定する。次に、ボンディング線を用い
て、ＧＮＤピン以外の、ＶＣＣ１ピン、信号ピン、ＶＣ
Ｃ２ピンとボンディングパッドとをボンディングする。
アイランド１０に導電性樹脂１２が乾かないうちに半導
体チップ１を固定する。次に、ボンディング線を用い
て、ＧＮＤピン以外の、ＶＣＣ１ピン、信号ピン、ＶＣ
Ｃ２ピンとボンディングパッドとをボンディングする。
【００３６】この半導体装置においても、第１実施形態
の半導体装置と同様の効果を奏することができる。しか
も、導電性樹脂１２を用いて、半導体チップ１のアイラ
ンド１０への固定と、チップ内外周部金属配線１４とア
イランド１０との接続を同時に行なうので、工程がさら
に短縮され、製造原価のコストダウンをさらに図ること
ができる。
の半導体装置と同様の効果を奏することができる。しか
も、導電性樹脂１２を用いて、半導体チップ１のアイラ
ンド１０への固定と、チップ内外周部金属配線１４とア
イランド１０との接続を同時に行なうので、工程がさら
に短縮され、製造原価のコストダウンをさらに図ること
ができる。
【００３７】
【発明の効果】以上説明した様に、本発明の半導体装置
によれば、電源電位または接地電位に接続されかつ半導
体チップの裏面が接続されたリードフレームのアイラン
ドと、前記半導体チップの外周部に設けられた配線部
を、ボンディングパッドの設けられていない辺で、シー
ト状の導電体により接続したので、半導体チップ内部の
回路に対して安定した電力供給を行なうことができる。
によれば、電源電位または接地電位に接続されかつ半導
体チップの裏面が接続されたリードフレームのアイラン
ドと、前記半導体チップの外周部に設けられた配線部
を、ボンディングパッドの設けられていない辺で、シー
ト状の導電体により接続したので、半導体チップ内部の
回路に対して安定した電力供給を行なうことができる。
【００３８】また、従来のボンディングワイヤーで接続
するための電源電位あるいは接地電位用のパッドを削減
することができるので、半導体チップにおける集積密度
の向上及びチップサイズの縮小が可能になる。また、パ
ッドが削減されるので、信号ピンをＬＯＣリードから通
常のリードに替えることで、リード長を半減させること
ができ、Ｌ、Ｃ、Ｒも半減させることができる。
するための電源電位あるいは接地電位用のパッドを削減
することができるので、半導体チップにおける集積密度
の向上及びチップサイズの縮小が可能になる。また、パ
ッドが削減されるので、信号ピンをＬＯＣリードから通
常のリードに替えることで、リード長を半減させること
ができ、Ｌ、Ｃ、Ｒも半減させることができる。
【００３９】請求項４記載の半導体装置によれば、電源
電位または接地電位に接続されたリードフレームのアイ
ランドに、導電性樹脂を介して半導体チップの裏面を接
続し、該半導体チップの外周部に設けられた配線部を、
ボンディングパッドの設けられていない辺で、前記導電
性樹脂により前記アイランドに接続したので、請求項１
記載の半導体装置と同様の効果を奏することができる。
さらに、半導体チップの固定と、該半導体チップの外周
部に設けられた配線部の前記アイランドへの接続が前記
導電性樹脂により一体に行われているので、固定及び接
続双方の確実性を増すことができる。
電位または接地電位に接続されたリードフレームのアイ
ランドに、導電性樹脂を介して半導体チップの裏面を接
続し、該半導体チップの外周部に設けられた配線部を、
ボンディングパッドの設けられていない辺で、前記導電
性樹脂により前記アイランドに接続したので、請求項１
記載の半導体装置と同様の効果を奏することができる。
さらに、半導体チップの固定と、該半導体チップの外周
部に設けられた配線部の前記アイランドへの接続が前記
導電性樹脂により一体に行われているので、固定及び接
続双方の確実性を増すことができる。
【００４０】請求項５記載の半導体装置の製造方法によ
れば、電源電位または接地電位に接続されたリードフレ
ームのアイランドに、半導体チップの裏面を接続し、次
いで、該半導体チップの外周部に設けられた配線部と前
記アイランドとを、ボンディングパッドの設けられてい
ない辺で、シート状の導電体により接続するので、充分
な電源電位または接地電位の強化を行なうことができ、
リード長が半減しアクセスを速くすることができる。し
たがって、半導体チップのサイズの縮小を図ることが可
能な半導体装置を製造することができる。
れば、電源電位または接地電位に接続されたリードフレ
ームのアイランドに、半導体チップの裏面を接続し、次
いで、該半導体チップの外周部に設けられた配線部と前
記アイランドとを、ボンディングパッドの設けられてい
ない辺で、シート状の導電体により接続するので、充分
な電源電位または接地電位の強化を行なうことができ、
リード長が半減しアクセスを速くすることができる。し
たがって、半導体チップのサイズの縮小を図ることが可
能な半導体装置を製造することができる。
【００４１】請求項８記載の半導体装置の製造方法によ
れば、半導体チップの裏面及び該半導体チップの外周部
に設けられた配線部に導電性樹脂を塗布し、次いで、前
記半導体チップを、ボンディングパッドの設けられてい
ない辺で、前記導電性樹脂を介して電源電位または接地
電位に接続されたリードフレームのアイランドに接続す
るので、請求項５記載の半導体装置の製造方法と同様の
効果を奏することができる。しかも、半導体チップのア
イランドへの固定と、半導体チップの配線部とアイラン
ドとの接続を同時に行なうので、工程のさらなる短縮が
可能になり、製造原価のコストダウンをさらに図ること
ができる。
れば、半導体チップの裏面及び該半導体チップの外周部
に設けられた配線部に導電性樹脂を塗布し、次いで、前
記半導体チップを、ボンディングパッドの設けられてい
ない辺で、前記導電性樹脂を介して電源電位または接地
電位に接続されたリードフレームのアイランドに接続す
るので、請求項５記載の半導体装置の製造方法と同様の
効果を奏することができる。しかも、半導体チップのア
イランドへの固定と、半導体チップの配線部とアイラン
ドとの接続を同時に行なうので、工程のさらなる短縮が
可能になり、製造原価のコストダウンをさらに図ること
ができる。
【図１】 本発明の第１の実施形態の半導体装置を示す
平面図である。
平面図である。
【図２】 本発明の第１の実施形態の半導体装置を示す
断面図である。
断面図である。
【図３】 本発明の第１の実施形態の半導体装置の製造
方法を示す工程図である。
方法を示す工程図である。
【図４】 本発明の第２の実施形態の半導体装置を示す
断面図である。
断面図である。
【図５】 本発明の第２の実施形態の半導体装置の製造
方法を示す工程図である。
方法を示す工程図である。
【図６】 従来の半導体装置を示す平面図である。
【図７】 従来の半導体装置の製造方法を示す工程図で
ある。
ある。
【図８】 従来のＬＯＣリードフレームを用いた半導体
装置を示す平面図である。
装置を示す平面図である。
【図９】 従来のＬＯＣリードフレームを用いた半導体
装置を示す断面図である。
装置を示す断面図である。
【図１０】 従来のＬＯＣリードフレームを用いた半導
体装置の製造方法を示す工程図である。
体装置の製造方法を示す工程図である。
１ 半導体チップ ２ ボンディングパッド ３ ボンディング線 ４ ＬＯＣリード ５ ステッチ部 ６ リード ７ ステッチ部配置禁止領域 ８ 粘着テープ ９ 保護膜 １０ アイランド １１ シート状金属 １２ 導電性樹脂 １３ 接着剤 １４ チップ内外周部金属配線（配線部） １５ チップ内金属配線 Ｌ１ ＶＣＣ１ピン Ｌ２ ＧＮＤ１ピン Ｌ３ 信号ピン Ｌ４ ＶＣＣ２ピン Ｌ５ ＧＮＤ２ピン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−186671（ＪＰ，Ａ) 特開 平６−168973（ＪＰ，Ａ) 特開 平２−94535（ＪＰ，Ａ) 特開 平７−45778（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 21/3205 H01L 21/60 321
Claims (8)
- 【請求項１】 電源電位または接地電位に接続されかつ
半導体チップの裏面が接続されたリードフレームのアイ
ランドと、前記半導体チップの外周部に設けられた配線
部は、ボンディングパッドの設けられていない辺で、シ
ート状の導電体により接続されていることを特徴とする
半導体装置。 - 【請求項２】 前記導電体は、金属であることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 前記導電体は、導電性樹脂であることを
特徴とする請求項１記載の半導体装置。 - 【請求項４】 電源電位または接地電位に接続されたリ
ードフレームのアイランドに、導電性樹脂を介して半導
体チップの裏面が接続され、該半導体チップの外周部に
設けられた配線部は、ボンディングパッドの設けられて
いない辺で、前記導電性樹脂により前記アイランドに接
続されていることを特徴とする半導体装置。 - 【請求項５】 電源電位または接地電位に接続されたリ
ードフレームのアイランドに、半導体チップの裏面を接
続し、次いで、該半導体チップの外周部に設けられた配
線部と前記アイランドとを、ボンディングパッドの設け
られていない辺で、シート状の導電体により接続するこ
とを特徴とする半導体装置の製造方法。 - 【請求項６】 前記導電体は、金属であることを特徴と
する請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記導電体は、導電性樹脂であることを
特徴とする請求項５記載の半導体装置の製造方法。 - 【請求項８】 半導体チップの裏面及び該半導体チップ
の外周部に設けられた配線部に導電性樹脂を塗布し、次
いで、前記半導体チップを、ボンディングパッドの設け
られていない辺で、前記導電性樹脂を介して電源電位ま
たは接地電位に接続されたリードフレームのアイランド
に接続することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19015097A JP3068515B2 (ja) | 1997-07-15 | 1997-07-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19015097A JP3068515B2 (ja) | 1997-07-15 | 1997-07-15 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140623A JPH1140623A (ja) | 1999-02-12 |
| JP3068515B2 true JP3068515B2 (ja) | 2000-07-24 |
Family
ID=16253257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19015097A Expired - Fee Related JP3068515B2 (ja) | 1997-07-15 | 1997-07-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068515B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032873A (ja) * | 2004-07-22 | 2006-02-02 | Toshiba Corp | ストラップボンディング装置及びストラップボンディング方法 |
-
1997
- 1997-07-15 JP JP19015097A patent/JP3068515B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1140623A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6133622A (en) | High speed IC package configuration | |
| US6159764A (en) | Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| KR970006529B1 (ko) | 반도체 장치 | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| US6472737B1 (en) | Lead frame decoupling capacitor, semiconductor device packages including the same and methods | |
| JP2573492Y2 (ja) | 半導体パッケージ | |
| JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
| JP3068515B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61148854A (ja) | リ−ドフレ−ム | |
| JPS6077436A (ja) | 半導体集積回路 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH05121632A (ja) | 半導体装置 | |
| US5389577A (en) | Leadframe for integrated circuits | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JP2896223B2 (ja) | 樹脂封止型半導体装置 | |
| JP2646988B2 (ja) | 樹脂封止型半導体装置 | |
| JP2682227B2 (ja) | 半導体集積回路 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JP3184384B2 (ja) | 半導体装置 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JP3302810B2 (ja) | 半導体装置 | |
| JP2501382B2 (ja) | 半導体装置の組立方法 | |
| JPH0621329A (ja) | 樹脂封止型半導体装置 | |
| JPS6022327A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000418 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |