JP2917703B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2917703B2 JP2917703B2 JP4263362A JP26336292A JP2917703B2 JP 2917703 B2 JP2917703 B2 JP 2917703B2 JP 4263362 A JP4263362 A JP 4263362A JP 26336292 A JP26336292 A JP 26336292A JP 2917703 B2 JP2917703 B2 JP 2917703B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital
- power supply
- lead
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に係わ
り、特にアナログ回路とディジタル回路の両者を具備し
た半導体集積回路装置に関する。
り、特にアナログ回路とディジタル回路の両者を具備し
た半導体集積回路装置に関する。
【０００２】
【従来の技術】従来、この種の半導体集積回路におい
て、アナログ回路・ディジタル回路間の相互干渉による
特性劣化を小さくうるために、アナログ回路を動作させ
る電源電圧・電流（本明細書では単に、電源と称す）を
供給するパッドとディジタル回路を動作させる電源を供
給するパッドとを別々に設けていた。
て、アナログ回路・ディジタル回路間の相互干渉による
特性劣化を小さくうるために、アナログ回路を動作させ
る電源電圧・電流（本明細書では単に、電源と称す）を
供給するパッドとディジタル回路を動作させる電源を供
給するパッドとを別々に設けていた。
【０００３】図３は従来の半導体集積回路装置の例を説
明するための平面図であり、半導体基板１上に第１のア
ナログ回路３０，第２のアナログ回路３１，第１のディ
ジタル回路３２，第２のディジタル回路３３，第１のデ
ィジタル出力回路３４，第２のディジタル出力回路３５
が形成されている。アナログ回路を動作させるための第
１の電源（例えば低電位電源）は外部よりリード８，ボ
ンディングワイヤー２４を介しパッド２に供給され、さ
らに第１のアナログ回路３０へは配線１４により、第２
のアナログ回路３１へは配線１５により供給されてい
る。又、アナログ回路を動作させるための第２の電源
（例えば高電位電源）は外部よりリード１１，ボンディ
ングワイヤー２７を介しパッド５に供給され、さらに第
１のアナログ回路３０へは配線１９により、第２のアナ
ログ回路３１へは配線２０により供給されている。一
方、ディジタル回路を動作させるための第１の電源（例
えば低電位電源）は外部よりリード８，ボンディングワ
イヤー２５を介しパッド３に供給され、さらに第１のデ
ィジタル回路３２へは配線１７により、第２のディジタ
ル回路３３へは配線１６により、第１，第２のディジタ
ル出力回路３４，３５へは配線１８により供給されてい
る。又、これらディジタル回路を動作させるための第２
の電源（例えば高電位電源）は外部よりリード１１，ボ
ンディングワイヤー２８を介しパッド６に供給され、さ
らに第１のディジタル回路３２へは配線２２により、第
２のディジタル回路３３へは配線２１により、第１，第
２のディジタル出力回路３４，３５へは配線２３により
供給されている。
明するための平面図であり、半導体基板１上に第１のア
ナログ回路３０，第２のアナログ回路３１，第１のディ
ジタル回路３２，第２のディジタル回路３３，第１のデ
ィジタル出力回路３４，第２のディジタル出力回路３５
が形成されている。アナログ回路を動作させるための第
１の電源（例えば低電位電源）は外部よりリード８，ボ
ンディングワイヤー２４を介しパッド２に供給され、さ
らに第１のアナログ回路３０へは配線１４により、第２
のアナログ回路３１へは配線１５により供給されてい
る。又、アナログ回路を動作させるための第２の電源
（例えば高電位電源）は外部よりリード１１，ボンディ
ングワイヤー２７を介しパッド５に供給され、さらに第
１のアナログ回路３０へは配線１９により、第２のアナ
ログ回路３１へは配線２０により供給されている。一
方、ディジタル回路を動作させるための第１の電源（例
えば低電位電源）は外部よりリード８，ボンディングワ
イヤー２５を介しパッド３に供給され、さらに第１のデ
ィジタル回路３２へは配線１７により、第２のディジタ
ル回路３３へは配線１６により、第１，第２のディジタ
ル出力回路３４，３５へは配線１８により供給されてい
る。又、これらディジタル回路を動作させるための第２
の電源（例えば高電位電源）は外部よりリード１１，ボ
ンディングワイヤー２８を介しパッド６に供給され、さ
らに第１のディジタル回路３２へは配線２２により、第
２のディジタル回路３３へは配線２１により、第１，第
２のディジタル出力回路３４，３５へは配線２３により
供給されている。
【０００４】図４は従来の半導体集積回路装置の他の例
を説明するための平面図である。図４において図３と同
一箇所には同一符号を記し説明を省略する。
を説明するための平面図である。図４において図３と同
一箇所には同一符号を記し説明を省略する。
【０００５】図４においては、アナログ回路に電源を供
給するためのリードとディジタル回路に電源を供給する
ためのリードを別々に設けている点で図３とは異なる。
すなわち、アナログ回路３０を動作させるための第１の
電源はリード８，ボンディングワイヤー２４を介しパッ
ド２に供給されているのに対し、ディジタル回路３２を
動作させるための第１の電源はリード９，ボンディング
ワイヤー２５を介しパッド３に供給されている。またア
ナログ回路３１を動作させるための第２の電源はリード
１１，ボンディングワイヤー２７を介しパッド５に供給
されているのに対し、ディジタル回路３３を動作させる
ための第２の電源はリード１２，ボンディングワイヤー
２８を介しパッド６に供給されている。
給するためのリードとディジタル回路に電源を供給する
ためのリードを別々に設けている点で図３とは異なる。
すなわち、アナログ回路３０を動作させるための第１の
電源はリード８，ボンディングワイヤー２４を介しパッ
ド２に供給されているのに対し、ディジタル回路３２を
動作させるための第１の電源はリード９，ボンディング
ワイヤー２５を介しパッド３に供給されている。またア
ナログ回路３１を動作させるための第２の電源はリード
１１，ボンディングワイヤー２７を介しパッド５に供給
されているのに対し、ディジタル回路３３を動作させる
ための第２の電源はリード１２，ボンディングワイヤー
２８を介しパッド６に供給されている。
【０００６】このように従来の半導体集積回路において
はアナログ回路を動作させるための電源が供給されるパ
ッドとディジタル回路を動作させるための電源が供給さ
れるパッドを別々に設けることによりアナログ回路・デ
ィジタル回路間の相互干渉による特性劣化を小さくしよ
うとしていた。
はアナログ回路を動作させるための電源が供給されるパ
ッドとディジタル回路を動作させるための電源が供給さ
れるパッドを別々に設けることによりアナログ回路・デ
ィジタル回路間の相互干渉による特性劣化を小さくしよ
うとしていた。
【０００７】
【発明が解決しようとする課題】半導体集積回路装置に
おけるアナログ回路・ディジタル回路間の相互干渉によ
る特性劣化の最大の原因は、ディジタル出力回路のスイ
ッチング時の雑音であることが発明者の調査により明ら
かになった。
おけるアナログ回路・ディジタル回路間の相互干渉によ
る特性劣化の最大の原因は、ディジタル出力回路のスイ
ッチング時の雑音であることが発明者の調査により明ら
かになった。
【０００８】一般にディジタル出力回路の出力トランジ
スタは、外部に接続される負荷を駆動しなければならな
いため、内部のディジタル回路のトランジスタと比較し
てはるかに駆動力の高いトランジスタとなる。この駆動
力の高いトランジスタはスイッチング時に急激な電源電
流変化を生じさせ、この電源電流変化とリードの自己イ
ンダクタンスにより、電源が供給されるパッド部に電位
変化を生じさせる。この電源電位の変化がアナログ回路
の特性に悪影響を与える。
スタは、外部に接続される負荷を駆動しなければならな
いため、内部のディジタル回路のトランジスタと比較し
てはるかに駆動力の高いトランジスタとなる。この駆動
力の高いトランジスタはスイッチング時に急激な電源電
流変化を生じさせ、この電源電流変化とリードの自己イ
ンダクタンスにより、電源が供給されるパッド部に電位
変化を生じさせる。この電源電位の変化がアナログ回路
の特性に悪影響を与える。
【０００９】このことを図３，図４により詳細に説明す
る。図３において、第１のディジタル回路３４あるいは
第２のディジタル出力回路３５の出力トランジスタのス
イッチング時に第１の電源を供給するラインすなわちリ
ード８，ボンディングワイヤー２５，パッド３および配
線１８と、第２の電源電圧を供給するラインすなわちリ
ード１１，ボンディングワイヤー２８，パッド６および
配線２３に電流変化が生じる。
る。図３において、第１のディジタル回路３４あるいは
第２のディジタル出力回路３５の出力トランジスタのス
イッチング時に第１の電源を供給するラインすなわちリ
ード８，ボンディングワイヤー２５，パッド３および配
線１８と、第２の電源電圧を供給するラインすなわちリ
ード１１，ボンディングワイヤー２８，パッド６および
配線２３に電流変化が生じる。
【００１０】この電流変化とリード８あるいは１１の自
己インダクタンスにより、パッド３及び６の電位が変化
する。さらに、パッド２，５の電位も変化する。これら
のパッドの電位変化は、第１，第２のアナログ回路３
０，３１の電源電位の変化となり特性劣化に結び付く。
また第１，第２のディジタル回路３２，３３に電源を供
給する配線１６，１７，２１，２２の電位変化は、特に
図示していないが、これらの配線とアナログ信号ライン
とが交差する場合そこに生じるカップリング容量を介
し、アナログ信号ラインに重量され特性劣化に結び付
く。
己インダクタンスにより、パッド３及び６の電位が変化
する。さらに、パッド２，５の電位も変化する。これら
のパッドの電位変化は、第１，第２のアナログ回路３
０，３１の電源電位の変化となり特性劣化に結び付く。
また第１，第２のディジタル回路３２，３３に電源を供
給する配線１６，１７，２１，２２の電位変化は、特に
図示していないが、これらの配線とアナログ信号ライン
とが交差する場合そこに生じるカップリング容量を介
し、アナログ信号ラインに重量され特性劣化に結び付
く。
【００１１】次に図４においては、アナログ回路に電源
を供給するためのリードとディジタル回路に電源を供給
するためのリードが別々に設けられているため、ディジ
タル回路のスイッチング時にアナログ回路の電源電位が
変化することはない。しかしながら、第１，第２のディ
ジタル回路３２，３３に電源を供給する配線の電位変化
は生じるため、図３の場合と同様これらの配線とアナロ
グ信号ラインとが交差することによる特性劣化は生じ
る。
を供給するためのリードとディジタル回路に電源を供給
するためのリードが別々に設けられているため、ディジ
タル回路のスイッチング時にアナログ回路の電源電位が
変化することはない。しかしながら、第１，第２のディ
ジタル回路３２，３３に電源を供給する配線の電位変化
は生じるため、図３の場合と同様これらの配線とアナロ
グ信号ラインとが交差することによる特性劣化は生じ
る。
【００１２】尚、この電位変化は、電流変化とリードの
自己インダクタンスとの積で表わされるが、電流変化は
例えば２×１０7 Ａ／ｓｅｃ程度でありリードの自己イ
ンダクタンスは２０ｎＨ程度であり、この場合電位変化
は０．４Ｖとなる。これは、数ｍＶ程度の電位を扱うア
ナログ回路にとって非常に大きなものである。
自己インダクタンスとの積で表わされるが、電流変化は
例えば２×１０7 Ａ／ｓｅｃ程度でありリードの自己イ
ンダクタンスは２０ｎＨ程度であり、この場合電位変化
は０．４Ｖとなる。これは、数ｍＶ程度の電位を扱うア
ナログ回路にとって非常に大きなものである。
【００１３】
【００１４】
【課題を解決するための手段】 本発明の特徴は、アナロ
グ回路と、ディジタル回路と、ディジタル出力回路と、
複数のパッドとを半導体基板に形成し、半導体基板の周
囲に複数のリードを有する半導体集積回路装置におい
て、 第１のリードから第１および第２のパッドを通して
第１の電源を前記アナログ回路および前記ディジタル回
路にそれぞれ供給し、第２のリードから第３のパッドを
通して前記第１の電源を前記ディジタル出力回路に供給
する半導体集積回路装置にある。ここで、第３のリード
から第４および第５のパッドを通して第２の電源を前記
アナログ回路および前記ディジタル回路にそれぞれ供給
し、第４のリードから第６のパッドを通して前記第２の
電源を前記ディジタル出力回路に供給することができ
る。
グ回路と、ディジタル回路と、ディジタル出力回路と、
複数のパッドとを半導体基板に形成し、半導体基板の周
囲に複数のリードを有する半導体集積回路装置におい
て、 第１のリードから第１および第２のパッドを通して
第１の電源を前記アナログ回路および前記ディジタル回
路にそれぞれ供給し、第２のリードから第３のパッドを
通して前記第１の電源を前記ディジタル出力回路に供給
する半導体集積回路装置にある。ここで、第３のリード
から第４および第５のパッドを通して第２の電源を前記
アナログ回路および前記ディジタル回路にそれぞれ供給
し、第４のリードから第６のパッドを通して前記第２の
電源を前記ディジタル出力回路に供給することができ
る。
【００１５】
【００１６】
【実施例】次に本発明の図面を参照して説明する。
【００１７】図１は本発明の第１の実施例を説明するた
めの平面図であり、図３に示した従来例に本発明を適用
した例である。この図において従来例を示した図３と同
一の箇所には同一の符号を記しその説明は省略する。
めの平面図であり、図３に示した従来例に本発明を適用
した例である。この図において従来例を示した図３と同
一の箇所には同一の符号を記しその説明は省略する。
【００１８】図１では第１，第２のディジタル出力回路
３４，３５を動作させるための電源を供給するためのリ
ード及びパッドを他の回路を動作させるための電源を供
給するためのリード及びパッドとは別に設けており、第
１，第２のディジタル出力回路３４，３５を動作させる
ための第１の電源（例えば低電位電源）は外部よりリー
ド９，ボンディングワイヤー２６を介しパッド４に供給
され、さらに配線１８により供給されている。ディジタ
ル出力回路３４，３５を動作させるための第２の電源
（例えば電位電源）は外部よりリード１２，ボンディン
グワイヤー２９を介しパッド７に供給され、さらに配線
２３により供給されている、という点で従来例を示した
図３とは異なる。
３４，３５を動作させるための電源を供給するためのリ
ード及びパッドを他の回路を動作させるための電源を供
給するためのリード及びパッドとは別に設けており、第
１，第２のディジタル出力回路３４，３５を動作させる
ための第１の電源（例えば低電位電源）は外部よりリー
ド９，ボンディングワイヤー２６を介しパッド４に供給
され、さらに配線１８により供給されている。ディジタ
ル出力回路３４，３５を動作させるための第２の電源
（例えば電位電源）は外部よりリード１２，ボンディン
グワイヤー２９を介しパッド７に供給され、さらに配線
２３により供給されている、という点で従来例を示した
図３とは異なる。
【００１９】図１において、ディジタル出力回路３４，
３５のスイッチング時に電源電流変化を生じ、この電流
変化とリード９あるいは１２の自己インダクタンスによ
りパッド４及び７部に電位変化を生じる。しかし他の回
路３０，３１，３２，３３を動作させるための電源を供
給するためのリードとは別であるためこの電位変化によ
り他の回路の電源電位すなわち配線１４，１５，１６，
１７，１９，２０，２１，２２の電位が変化することは
ない。さらにディジタル回路３３，３４は一般に半導体
集積回路装置の周辺部に置かれるためディジタル出力回
路を動作させるための電源を供給する配線とアナログ信
号ラインを交差させないようにすることは容易にでき、
アナログ信号ラインにこの電位変化が重量されないよう
にすることは容易にできる。
３５のスイッチング時に電源電流変化を生じ、この電流
変化とリード９あるいは１２の自己インダクタンスによ
りパッド４及び７部に電位変化を生じる。しかし他の回
路３０，３１，３２，３３を動作させるための電源を供
給するためのリードとは別であるためこの電位変化によ
り他の回路の電源電位すなわち配線１４，１５，１６，
１７，１９，２０，２１，２２の電位が変化することは
ない。さらにディジタル回路３３，３４は一般に半導体
集積回路装置の周辺部に置かれるためディジタル出力回
路を動作させるための電源を供給する配線とアナログ信
号ラインを交差させないようにすることは容易にでき、
アナログ信号ラインにこの電位変化が重量されないよう
にすることは容易にできる。
【００２０】次に本発明の第２の実施例を図２を参照し
て説明する。図２は本発明の第２の実施例を説明するた
めの平面図であり、図４に示した従来例に本発明を適用
した例である。この図において従来例を示した図４と同
一の箇所には同一の符号を記しその説明は省略する。
て説明する。図２は本発明の第２の実施例を説明するた
めの平面図であり、図４に示した従来例に本発明を適用
した例である。この図において従来例を示した図４と同
一の箇所には同一の符号を記しその説明は省略する。
【００２１】図２では第１，第２のディジタル出力回路
３４，３５を動作させるための電源を供給するためのリ
ード及びパッドを他の回路３０，３１，３２，３３を動
作させるためのリード及びパッドとは別に設けており、
第１，第２のディジタル出力回路３４，３５を動作させ
るため第１の電源（例えば低電位電源）は外部よりリー
ド１０ボンディングワイヤー２６を介しパッド４に供給
され、さらに配線１８により供給されている。ディジタ
ル出力回路３４，３５を動作させるための第２の電源
（例えば高電位電源）は外部よりリード１３，ボンディ
ングワイヤー２９を介しパッド７に供給されさらに配線
２３により供給されている、という点で従来例を示した
図４とは異なる。
３４，３５を動作させるための電源を供給するためのリ
ード及びパッドを他の回路３０，３１，３２，３３を動
作させるためのリード及びパッドとは別に設けており、
第１，第２のディジタル出力回路３４，３５を動作させ
るため第１の電源（例えば低電位電源）は外部よりリー
ド１０ボンディングワイヤー２６を介しパッド４に供給
され、さらに配線１８により供給されている。ディジタ
ル出力回路３４，３５を動作させるための第２の電源
（例えば高電位電源）は外部よりリード１３，ボンディ
ングワイヤー２９を介しパッド７に供給されさらに配線
２３により供給されている、という点で従来例を示した
図４とは異なる。
【００２２】図２においても、ディジタル出力回路のス
イッチング時に生じる電源電流変化がアナログ回路の特
性に影響を与えないことは図１の場合と全く同様であ
る。
イッチング時に生じる電源電流変化がアナログ回路の特
性に影響を与えないことは図１の場合と全く同様であ
る。
【００２３】
【発明の効果】以上説明したように本発明による半導体
集積回路装置は、ディジタル出力回路に電源を供給する
ためのリード及びパッドを他の回路に電源を供給するた
めのリード，パッドとは別に設けているので、ディジタ
ル出力回路のスイッチング時に生じる雑音が特性に影響
を与えないという効果を有する。
集積回路装置は、ディジタル出力回路に電源を供給する
ためのリード及びパッドを他の回路に電源を供給するた
めのリード，パッドとは別に設けているので、ディジタ
ル出力回路のスイッチング時に生じる雑音が特性に影響
を与えないという効果を有する。
【図１】本発明の半導体集積回路装置の第１の実施例を
説明するための平面図。
説明するための平面図。
【図２】本発明の半導体集積回路装置の第２の実施例を
説明するための平面図。
説明するための平面図。
【図３】従来の半導体集積回路装置の一例を説明するた
めの平面図。
めの平面図。
【図４】従来の半導体集積回路装置の他の例を説明する
ための平面図。
ための平面図。
１ 半導体基板 ２〜７ パッド ８〜１３ リード １４〜２３ 電源供給用配線 ２４〜２９ ボンディングワイヤー ３０ 第１のアナログ回路ブロック ３１ 第２のアナログ回路ブロック ３２ 第１のディジタル回路ブロック ３３ 第２のディジタル回路ブロック ３４ 第１のディジタル出力回路ブロック ３５ 第２のディジタル出力回路ブロック
Claims (2)
- 【請求項１】 アナログ回路と、ディジタル回路と、デ
ィジタル出力回路と、複数のパッドとを半導体基板に形
成し、半導体基板の周囲に複数のリードを有する半導体
集積回路において、第１のリードから第１および第２の
パッドを通して第１の電源を前記アナログ回路および前
記ディジタル回路にそれぞれ供給し、第２のリードから
第３のパッドを通して前記第１の電源を前記ディジタル
出力回路に供給することを特徴とする半導体集積回路装
置。 - 【請求項２】 第３のリードから第４および第５のパッ
ドを通して第２の電源を前記アナログ回路および前記デ
ィジタル回路にそれぞれ供給し、第４のリードから第６
のパッドを通して前記第２の電源を前記ディジタル出力
回路に供給することを特徴とする請求項１に記載の半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4263362A JP2917703B2 (ja) | 1992-10-01 | 1992-10-01 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4263362A JP2917703B2 (ja) | 1992-10-01 | 1992-10-01 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120424A JPH06120424A (ja) | 1994-04-28 |
| JP2917703B2 true JP2917703B2 (ja) | 1999-07-12 |
Family
ID=17388439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4263362A Expired - Fee Related JP2917703B2 (ja) | 1992-10-01 | 1992-10-01 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917703B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4027438B2 (ja) | 1995-05-25 | 2007-12-26 | 三菱電機株式会社 | 半導体装置 |
| JPH1092857A (ja) | 1996-09-10 | 1998-04-10 | Mitsubishi Electric Corp | 半導体パッケージ |
| JP3282792B2 (ja) | 1997-08-27 | 2002-05-20 | 株式会社リコー | 電圧制御発振器及びこれを用いた半導体集積回路及び位相同期ループ回路及びこれを用いた中間周波数処理回路 |
| KR100487502B1 (ko) * | 1997-11-18 | 2005-07-07 | 삼성전자주식회사 | 트리플 와이어 본딩을 이용한 마이크로컴퓨터 |
| JPWO2004068577A1 (ja) * | 2003-01-27 | 2006-05-25 | 松下電器産業株式会社 | 半導体装置 |
| JP2006156684A (ja) * | 2004-11-29 | 2006-06-15 | Toyota Industries Corp | ラジオ用半導体装置の回路ブロックへの電源供給方法及びラジオ用半導体装置 |
| JP4353257B2 (ja) | 2007-02-20 | 2009-10-28 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
-
1992
- 1992-10-01 JP JP4263362A patent/JP2917703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06120424A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7385278B2 (en) | Strobe light control circuit and IGBT device | |
| US5646451A (en) | Multifunctional chip wire bonds | |
| JP2917703B2 (ja) | 半導体集積回路装置 | |
| JP2005183463A (ja) | 半導体装置 | |
| US6630744B2 (en) | Multichip module | |
| US6833620B1 (en) | Apparatus having reduced input output area and method thereof | |
| JPS61148854A (ja) | リ−ドフレ−ム | |
| US5274280A (en) | Semiconductor integrated circuit device having separate supply voltages for the logic stage and output stage | |
| JPH0629395A (ja) | 半導体集積回路装置 | |
| JPH04177846A (ja) | 半導体装置 | |
| JP2890269B2 (ja) | 半導体装置 | |
| JP2771233B2 (ja) | 半導体集積回路装置 | |
| JP3692186B2 (ja) | 半導体装置 | |
| JP3535687B2 (ja) | 半導体装置 | |
| JP2550902B2 (ja) | 半導体集積回路装置 | |
| JPS60154644A (ja) | 半導体装置 | |
| JPH0416945B2 (ja) | ||
| JPH01111342A (ja) | 集積回路用パッケージ | |
| JPS6251231A (ja) | 半導体集積回路装置 | |
| JP2003124331A (ja) | 半導体集積回路装置 | |
| JPH0448773A (ja) | 半導体集積回路装置 | |
| JPH0573272B2 (ja) | ||
| JPH04260341A (ja) | 半導体集積回路装置 | |
| JPH11345882A (ja) | 半導体回路の配線レイアウト方法 | |
| JPH05218318A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |