JP4353257B2 - 集積回路装置及び電子機器 - Google Patents
集積回路装置及び電子機器 Download PDFInfo
- Publication number
- JP4353257B2 JP4353257B2 JP2007039654A JP2007039654A JP4353257B2 JP 4353257 B2 JP4353257 B2 JP 4353257B2 JP 2007039654 A JP2007039654 A JP 2007039654A JP 2007039654 A JP2007039654 A JP 2007039654A JP 4353257 B2 JP4353257 B2 JP 4353257B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- analog
- transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 113
- 230000005540 biological transmission Effects 0.000 claims description 95
- 230000010355 oscillation Effects 0.000 claims description 51
- 239000003990 capacitor Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 description 27
- 230000002411 adverse Effects 0.000 description 19
- 101001126226 Homo sapiens Polyisoprenoid diphosphate/phosphate phosphohydrolase PLPP6 Proteins 0.000 description 18
- 101000609849 Homo sapiens [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 1, mitochondrial Proteins 0.000 description 18
- 101100299505 Schizosaccharomyces pombe (strain 972 / ATCC 24843) ptn1 gene Proteins 0.000 description 18
- 102100039169 [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 1, mitochondrial Human genes 0.000 description 18
- 101100522280 Dictyostelium discoideum ptpA1-2 gene Proteins 0.000 description 17
- 101150006497 PTP-1 gene Proteins 0.000 description 17
- 230000003071 parasitic effect Effects 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 230000007704 transition Effects 0.000 description 12
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 11
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 9
- 230000009467 reduction Effects 0.000 description 7
- 208000033707 Early-onset X-linked optic atrophy Diseases 0.000 description 6
- 208000025019 optic atrophy 2 Diseases 0.000 description 6
- 238000009529 body temperature measurement Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 101100085205 Dictyostelium discoideum ptpB gene Proteins 0.000 description 4
- 101100497424 Ipomoea nil IN26 gene Proteins 0.000 description 4
- 101150063139 PTP2 gene Proteins 0.000 description 4
- 101100539927 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NAN1 gene Proteins 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- FLEHQRTTWKDNGI-XTJILODYSA-N (1s,3r)-5-[(2e)-2-[(7ar)-1-[(2s)-5-(cyclopropylamino)pentan-2-yl]-7a-methyl-2,3,3a,5,6,7-hexahydro-1h-inden-4-ylidene]ethylidene]-2-methylidenecyclohexane-1,3-diol Chemical compound C([C@H](C)C1[C@]2(CCCC(/C2CC1)=C\C=C1C[C@@H](O)C(=C)[C@@H](O)C1)C)CCNC1CC1 FLEHQRTTWKDNGI-XTJILODYSA-N 0.000 description 3
- 102100030613 Carboxypeptidase A1 Human genes 0.000 description 3
- 101000772551 Homo sapiens Carboxypeptidase A1 Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100163833 Arabidopsis thaliana ARP6 gene Proteins 0.000 description 1
- 101000609860 Homo sapiens [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 2, mitochondrial Proteins 0.000 description 1
- -1 PVDD2 pads Proteins 0.000 description 1
- 102100039167 [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 2, mitochondrial Human genes 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/1632—External expansion units, e.g. docking stations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Near-Field Transmission Systems (AREA)
Description
図1に本実施形態の集積回路装置の配置構成例を示す。図1において、集積回路装置の第1の辺SD1に沿った方向が第1の方向D1になっており、第1の方向に直交する方向が第2の方向D2になっている。また第1の方向D1の反対方向が第3の方向D3になっており、第2の方向D2の反対方向が第4の方向D4になっている。なお図1では、D1方向が右方向、D3方向が左方向になっているが、D1方向が左方向で、D3方向が右方向であってもよい。またD2方向が下方向、D4方向が上方向になっているが、D2方向が上方向で、D4方向が下方向であってもよい。
図2に本実施形態の第1の変形例の集積回路装置の配置構成例を示す。図2が図1と異なるのは、温度検出回路38、リセット回路39が更に設けられている点である。なお温度検出回路38、リセット回路39のいずれか一方を省略する変形実施も可能である。
図3に本実施形態の第2の変形例の集積回路装置の配置構成例を示す。図3が図1や図2と異なるのは、プリドライバPR1、PR2が更に設けられている点である。なお図3では集積回路装置の辺SD1に沿ってプリドライバPR1、PR2が配置されているが、辺SD1に直交する辺SD2に沿ってプリドライバを配置してもよい。
図4に本実施形態の第3の変形例の集積回路装置の配置構成例を示す。図4が図3と異なるのは、プリドライバPR3、PR4が更に設けられている点である。
次に本実施形態のプリドライバの配置構成例について説明する。図5において集積回路装置は第1、第2のプリドライバPR1、PR2を含む。また低電位側電源パッドPVSS1、第1の出力パッドPDN1、第2の出力パッドPDP1、高電位側電源パッドPVDD1を含む。これらのパッド(電極、端子)は、集積回路装置の例えば第1の辺SD1に沿って配置される。
図7のN型トランジスタTN1は図8に示すような並列接続された複数のユニットトランジスタTNU1〜TNU5で構成でき、P型トランジスタTP1は並列接続された複数のユニットトランジスタTPU1〜TPU5により構成できる。N型トランジスタTN2、P型トランジスタTP2も同様である。
後述する無接点電力伝送システムでは、図11に示すように1次コイルL1とコンデンサC1により共振回路(直列共振回路)が構成される。このため、1次コイルL1の一端を駆動するための外部ドライバDR1(第1の送電ドライバ)と、L1の他端を駆動するための外部ドライバDR2(第2の送電ドライバ)が必要になる。具体的には、外部ドライバDR1の出力と1次コイルL1の一端との間にコンデンサC1が設けられ、外部ドライバDR2の出力と1次コイルL1の他端が接続される。なお、共振回路の構成は図11に限定されず、例えば1次コイルL1の両端に共振コンデンサを設けてもよい。
図13(A)に本実施形態の集積回路装置が用いられる電子機器の例を示す。これらの電子機器では無接点の電力伝送が可能になっている。
図14に送電装置10、受電装置40の構成例を示す。図13(A)の充電器500などの送電側の電子機器は、少なくとも図14の送電装置10を含む。また携帯電話機510などの受電側の電子機器は、少なくとも受電装置40と負荷90(本負荷)を含む。そして図14の構成により、1次コイルL1と2次コイルL2を電磁的に結合させて送電装置10から受電装置40に対して電力を伝送し、受電装置40の電圧出力ノードNB7から負荷90に対して電力(電圧VOUT)を供給する無接点電力伝送(非接触電力伝送)システムが実現される。
図16に、図1〜図4のアナログ回路に相当する波形検出回路28の構成例を示す。この波形検出回路28は、振幅検出回路27とA/D変換回路29を含む。
図17に温度検出回路38(tanδ検出回路)の具体的な構成例を示す。図17の温度検出回路38は、基準測定用のトランジスタTR0と、コンデンサ温度測定用のトランジスタTR1と、周囲温度測定用のトランジスタTR2を含む。また放電用のトランジスタTR3や、検出回路BUFRや、測定回路200を含むことができる。なおトランジスタTR0、TR1、TR2は例えばCMOSのP型トランジスタであり、トランジスタTR3はCMOSのN型トランジスタである。
RT1/R0=1000/CM (2)
次に測定回路200は図18(B)の手法で、制御信号SC2、SC3によりトランジスタTR2、TR3をオン・オフ制御して、周囲温度の測定を行い、第2のカウント値CMを得る。この場合に下記の式が成り立つことになる。
RT2/R0=1000/CM (4)
図17の回路によれば、図18(A)で説明したように基準計測時間Tが求められる。そして図18(B)で説明したように、この基準計測時間T内での検出パルス数をカウントし、得られたカウント値CMに基づいて、抵抗比情報(RT1/R0、RT2/R0)が求められる。そしてこの抵抗比情報に基づいてコンデンサ温度や周囲温度が特定される。
図19に、図14の送電制御装置20を実現する集積回路装置の詳細なレイアウト例を示す。
PTN1、PTN2 N型パワーMOSトランジスタ、
PTP1、PTP2 P型パワーMOSトランジスタ、
PVSS1、PDN1、PDP1、PVDD1 パッド、
PVSS2、PDN2、PDP2、PVDD2 パッド、
CL1〜CL4、CL5〜CL8 接続線、VSL1、VSL2 低電位側電源線、
VDL1、VDL2 高電位側電源線、ESDR1、ESDR2 静電気保護領域、
GN1〜GN5、GP1〜GP5 ゲート制御信号、
L1 1次コイル、L2 2次コイル、
10 送電装置、12 送電部、14 電圧検出回路、16 表示部、
20 送電制御装置、22 制御回路(送電側)、24 発振回路、
26 ドライバ制御回路、28 波形検出回路、30 デジタル電源調整回路、
32 アナログ電源調整回路、38 温度検出回路、39 リセット回路、
40 受電装置、42 受電部、43 整流回路、46 負荷変調部、
48 給電制御部、50 受電制御装置、52 制御回路(受電側)、
54 出力保証回路、56 位置検出回路、58 発振回路、
60 周波数検出回路、62 満充電検出回路、70 デジタル電源調整回路、
72 アナログ電源調整回路、74 リセット回路、90 負荷、
92 充電制御装置、94 バッテリ、100、104 N型用ゲート制御回路、
102、106 P型用ゲート制御回路、110 制御ロジック回路、
120 アナログ回路、130 制御ロジック回路、140 アナログ回路
Claims (14)
- デジタル電源の調整を行うデジタル電源調整回路と、
アナログ電源の調整を行うアナログ電源調整回路と、
論理セルを有し、前記デジタル電源調整回路により調整されたデジタル電源が供給されて動作する制御ロジック回路と、
コンパレータ及びオペアンプの少なくとも一方を有し、前記アナログ電源調整回路により調整されたアナログ電源が供給されて動作するアナログ回路と、
前記デジタル電源調整回路により調整された前記デジタル電源を供給するためのデジタル電源線と、前記アナログ電源調整回路により調整された前記アナログ電源を供給するためのアナログ電源線とが少なくとも配線される電源配線領域とを含み、
前記制御ロジック回路の第1の方向側に、前記デジタル電源調整回路、前記アナログ回路及び前記アナログ電源調整回路が配置され、
前記電源配線領域は、前記第1の方向に直交する方向を第2の方向とした場合に、前記制御ロジック回路と、前記デジタル電源調整回路、前記アナログ回路及び前記アナログ電源調整回路との間の領域に、前記第2の方向に沿って形成されることを特徴とする集積回路装置。 - 請求項1において、
前記デジタル電源調整回路の前記第2の方向側に前記アナログ回路が配置され、前記アナログ回路の前記第2の方向側に前記アナログ電源調整回路が配置されることを特徴とする集積回路装置。 - 請求項2において、
前記第2の方向の反対方向を第4の方向とした場合に、前記デジタル電源調整回路の前記第4の方向側に、前記デジタル電源調整回路の調整対象となる電源が入力される第1の電源パッドが配置され、
前記アナログ電源調整回路の前記第2の方向側に、前記アナログ電源調整回路の調整対象となる電源が入力される第2の電源パッドが配置されることを特徴とする集積回路装置。 - 請求項2又は3において、
リセット信号を生成して集積回路装置の各回路に出力するリセット回路を含み、
前記リセット回路は、前記デジタル電源調整回路と前記アナログ回路の間に配置されることを特徴とする集積回路装置。 - 請求項2乃至4のいずれかにおいて、
前記デジタル電源調整回路により調整された前記デジタル電源が供給されて動作し、温度検出処理を行う温度検出回路を含み、
前記温度検出回路は、前記デジタル電源調整回路と前記アナログ回路の間に配置されることを特徴とする集積回路装置。 - 請求項5において、
前記温度検出回路は、
基準コンデンサの一端のノードである発振ノードと前記デジタル電源との間に、基準抵抗と直列に設けられる基準測定用トランジスタと、
前記発振ノードと前記デジタル電源との間に、コンデンサ温度測定用サーミスタと直列に設けられるコンデンサ温度測定用トランジスタと、
前記発振ノードと前記デジタル電源との間に、周囲温度測定用サーミスタと直列に設けられる周囲温度測定用トランジスタと、
前記発振ノードにそのドレインが接続される放電用トランジスタと、
前記発振ノードの電圧が所与のしきい値電圧を超えた場合に、検出パルスを出力する検出回路とを含むことを特徴とする集積回路装置。 - 請求項1乃至6のいずれかにおいて、
第1のN型パワーMOSトランジスタ及び第1のP型パワーMOSトランジスタにより構成される第1の外部ドライバの前記第1のN型パワーMOSトランジスタを駆動する第1のプリドライバと、
前記第1の外部ドライバの前記第1のP型パワーMOSトランジスタを駆動する第2のプリドライバを含み、
前記第1、第2のプリドライバは、前記第1の方向の反対方向を第3の方向とした場合に、前記電源配線領域の前記第3の方向側に配置されることを特徴とする集積回路装置。 - 請求項7において、
前記第1、第2のプリドライバの低電位側電源線及び高電位側電源線は、集積回路装置の他の回路の低電位側電源線及び高電位側電源線と分離されて配線されることを特徴とする集積回路装置。 - 請求項7又は8において、
前記第1のプリドライバの配置領域では、前記第1のプリドライバを構成する第1のN型トランジスタと第1のP型トランジスタとが配置され、
前記第2のプリドライバの配置領域では、前記第2のプリドライバを構成する第2のN型トランジスタと第2のP型トランジスタとが配置され、
前記第1のN型トランジスタ、前記第1のP型トランジスタ、前記第2のN型トランジスタ、前記第2のP型トランジスタの各々は、並列接続された複数のユニットトランジスタにより構成され、
その各々が前記第1のN型トランジスタを構成する複数のユニットトランジスタのゲートの各々に入力される複数のゲート制御信号を出力する第1のN型用ゲート制御回路と、
その各々が前記第1のP型トランジスタを構成する複数のユニットトランジスタのゲートの各々に入力される複数のゲート制御信号を出力する第1のP型用ゲート制御回路と、
その各々が前記第2のN型トランジスタを構成する複数のユニットトランジスタのゲートの各々に入力される複数のゲート制御信号を出力する第2のN型用ゲート制御回路と、
その各々が前記第2のP型トランジスタを構成する複数のユニットトランジスタのゲートの各々に入力される複数のゲート制御信号を出力する第2のP型用ゲート制御回路とを
含むことを特徴とする集積回路装置。 - 請求項9において、
前記第1のN型用ゲート制御回路は、
前記第1のN型トランジスタをオンにする場合には、前記第1のN型トランジスタを構成する複数のユニットトランジスタを異なるタイミングでオンにし、前記第1のN型トランジスタをオフにする場合には、前記第1のN型トランジスタを構成する複数のユニットトランジスタを同じタイミングでオフにするゲート制御信号を出力し、
前記第1のP型用ゲート制御回路は、
前記第1のP型トランジスタをオンにする場合には、前記第1のP型トランジスタを構成する複数のユニットトランジスタを異なるタイミングでオンにし、前記第1のP型トランジスタをオフにする場合には、前記第1のP型トランジスタを構成する複数のユニットトランジスタを同じタイミングでオフにするゲート制御信号を出力し、
前記第2のN型用ゲート制御回路は、
前記第2のN型トランジスタをオンにする場合には、前記第2のN型トランジスタを構成する複数のユニットトランジスタを異なるタイミングでオンにし、前記第2のN型トランジスタをオフにする場合には、前記第2のN型トランジスタを構成する複数のユニットトランジスタを同じタイミングでオフにするゲート制御信号を出力し、
前記第2のP型用ゲート制御回路は、
前記第2のP型トランジスタをオンにする場合には、前記第2のP型トランジスタを構成する複数のユニットトランジスタを異なるタイミングでオンにし、前記第2のP型トランジスタをオフにする場合には、前記第2のP型トランジスタを構成する複数のユニットトランジスタを同じタイミングでオフにするゲート制御信号を出力することを特徴とする集積回路装置。 - 請求項7乃至10のいずれかにおいて、
第2のN型パワーMOSトランジスタ及び第2のP型パワーMOSトランジスタにより構成される第2の外部ドライバの前記第2のN型パワーMOSトランジスタを駆動する第3のプリドライバと、
前記第2の外部ドライバの前記第2のP型パワーMOSトランジスタを駆動する第4のプリドライバを含み、
前記第1、第2のプリドライバは、集積回路装置の第1の辺に沿って配置され、
前記第3、第4のプリドライバは、集積回路装置の前記第1の辺に交差する第2の辺に沿って配置され、
前記アナログ回路は、前記第2の辺に対向する第4の辺に沿って配置されることを特徴とする集積回路装置。 - 請求項11において、
前記第1、第2のプリドライバの前記第2の方向側であって、前記第3、第4のプリドライバの前記第1の方向側に、前記第1、第2、第3、第4のプリドライバを制御する前記制御ロジック回路が配置されることを特徴とする集積回路装置。 - 請求項11又は12において、
1次コイルと2次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる集積回路装置であって、
前記第1の外部ドライバは、前記1次コイルの一端を駆動するための第1の送電ドライバであり、
前記第2の外部ドライバは、前記1次コイルの他端を駆動するための第2の送電ドライバであることを特徴とする集積回路装置。 - 請求項1乃至13のいずれかに記載の集積回路装置を含むことを特徴とする電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007039654A JP4353257B2 (ja) | 2007-02-20 | 2007-02-20 | 集積回路装置及び電子機器 |
CN2008100059565A CN101252292B (zh) | 2007-02-20 | 2008-02-20 | 集成电路装置及电子设备 |
US12/071,370 US7977974B2 (en) | 2007-02-20 | 2008-02-20 | Integrated circuit device and electronic instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007039654A JP4353257B2 (ja) | 2007-02-20 | 2007-02-20 | 集積回路装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205194A JP2008205194A (ja) | 2008-09-04 |
JP4353257B2 true JP4353257B2 (ja) | 2009-10-28 |
Family
ID=39707673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007039654A Expired - Fee Related JP4353257B2 (ja) | 2007-02-20 | 2007-02-20 | 集積回路装置及び電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7977974B2 (ja) |
JP (1) | JP4353257B2 (ja) |
CN (1) | CN101252292B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101712348B (zh) * | 2008-09-29 | 2012-11-28 | 本田技研工业株式会社 | 机动二轮车的滤罐安装结构 |
CN101676545B (zh) * | 2008-09-16 | 2013-09-25 | 本田技研工业株式会社 | 碳罐保持构造 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8063618B2 (en) | 2007-12-31 | 2011-11-22 | Intel Corporation | Supply voltage control based at least in part on power state of integrated circuit |
CN102156502B (zh) * | 2010-12-24 | 2013-04-10 | 常州博拓电子科技有限公司 | 一种用于模拟集成电路不同电压域的无静态功耗电路装置 |
EP2544179A1 (en) | 2011-07-08 | 2013-01-09 | Thomson Licensing | Method and apparatus for quantisation index modulation for watermarking an input signal |
KR101649540B1 (ko) * | 2011-12-14 | 2016-08-19 | 인텔 코포레이션 | 다중 전원 순차 논리 유닛 |
US8665009B2 (en) * | 2012-07-31 | 2014-03-04 | Arm Limited | Integrated circuit and method for controlling load on the output from on-chip voltage generation circuitry |
JP6384201B2 (ja) * | 2014-08-28 | 2018-09-05 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
CN106373958B (zh) * | 2015-07-21 | 2020-01-21 | 熠芯(珠海)微电子研究院有限公司 | 一种芯片结构 |
KR102415380B1 (ko) * | 2015-08-18 | 2022-07-01 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
JP6693214B2 (ja) * | 2016-03-25 | 2020-05-13 | セイコーエプソン株式会社 | 物理量検出装置、電子機器及び移動体 |
JP6790705B2 (ja) * | 2016-10-13 | 2020-11-25 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
EP4327776A3 (en) | 2018-01-31 | 2024-05-01 | Quip NYC Inc. | A toothbrush system |
CN115763469A (zh) * | 2021-09-01 | 2023-03-07 | 长鑫存储技术有限公司 | 一种驱动电路的版图、半导体结构及半导体存储器 |
US20230117637A1 (en) * | 2021-10-19 | 2023-04-20 | Arista Networks, Inc. | Saving volatile system state |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2704534B2 (ja) | 1988-12-16 | 1998-01-26 | 日本電信電話株式会社 | アナログ・デジタル混在lsi |
JPH0621330A (ja) | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | 半導体パワーモジュール |
JP2917703B2 (ja) | 1992-10-01 | 1999-07-12 | 日本電気株式会社 | 半導体集積回路装置 |
JP2833568B2 (ja) | 1996-02-28 | 1998-12-09 | 日本電気株式会社 | 半導体集積回路 |
US6202183B1 (en) * | 1998-07-02 | 2001-03-13 | Philips Semiconductors Inc. | Analog test access port and method therefor |
JP4491113B2 (ja) | 1999-06-14 | 2010-06-30 | セイコーエプソン株式会社 | 半導体集積回路の設計方法 |
WO2003105226A1 (ja) * | 2002-06-05 | 2003-12-18 | 株式会社 ルネサステクノロジ | 半導体装置 |
US7103862B2 (en) * | 2004-03-23 | 2006-09-05 | Taiwan Semiconductor Manufacturing Company | Method to design and verify an integrated circuit device with multiple power domains |
JP2006060909A (ja) | 2004-08-19 | 2006-03-02 | Seiko Epson Corp | 非接触電力伝送装置 |
KR101061646B1 (ko) * | 2007-02-20 | 2011-09-01 | 세이코 엡슨 가부시키가이샤 | 송전 제어 장치, 송전 장치, 전자 기기 및 무접점 전력전송 시스템 |
KR100999770B1 (ko) * | 2007-02-20 | 2010-12-08 | 세이코 엡슨 가부시키가이샤 | 송전 제어 장치, 송전 장치, 전자 기기 및 무접점 전력전송 시스템 |
JP5158620B2 (ja) * | 2007-02-20 | 2013-03-06 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP4561786B2 (ja) * | 2007-07-13 | 2010-10-13 | セイコーエプソン株式会社 | 送電装置及び電子機器 |
US7619402B1 (en) * | 2008-09-26 | 2009-11-17 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications |
-
2007
- 2007-02-20 JP JP2007039654A patent/JP4353257B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-20 CN CN2008100059565A patent/CN101252292B/zh not_active Expired - Fee Related
- 2008-02-20 US US12/071,370 patent/US7977974B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101676545B (zh) * | 2008-09-16 | 2013-09-25 | 本田技研工业株式会社 | 碳罐保持构造 |
CN101712348B (zh) * | 2008-09-29 | 2012-11-28 | 本田技研工业株式会社 | 机动二轮车的滤罐安装结构 |
Also Published As
Publication number | Publication date |
---|---|
JP2008205194A (ja) | 2008-09-04 |
CN101252292A (zh) | 2008-08-27 |
US20080201586A1 (en) | 2008-08-21 |
US7977974B2 (en) | 2011-07-12 |
CN101252292B (zh) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4353257B2 (ja) | 集積回路装置及び電子機器 | |
JP4420068B2 (ja) | 送電装置及び電子機器 | |
JP4561786B2 (ja) | 送電装置及び電子機器 | |
JP5158620B2 (ja) | 集積回路装置及び電子機器 | |
JP4779991B2 (ja) | 送電制御装置、送電装置、電子機器及び無接点電力伝送システム | |
TWI568138B (zh) | 用於電力供應之裝置及方法及運算系統 | |
US7719810B2 (en) | Overvoltage protection circuit and electronic device | |
JP5282502B2 (ja) | 整流制御装置、全波整流回路、受電装置、電子機器および無接点電力伝送システム | |
US20110163604A1 (en) | Power supply circuit of terminal and method for supplying power using the same | |
JP2010104088A (ja) | 整流制御装置、全波整流回路、受電装置、電子機器、無接点電力伝送システムおよび整流制御方法 | |
EP3192143A1 (en) | Back power protection circuit | |
EP1429221A1 (en) | Power supply ic having switching regulator and series regulator | |
JP2001119868A (ja) | 常時運用システムのための電池寿命伸長電源スイッチング装置 | |
US9136847B2 (en) | Signal transmitting-receiving control circuit and secondary battery protection circuit | |
CN113992199A (zh) | 集成电路及其信号传输方法 | |
US9459675B2 (en) | Multi-battery power supply system | |
US20200358433A1 (en) | Buffer circuit | |
US10019022B2 (en) | Level shifting module and power circuit and method of operating level shifting module | |
US11146081B2 (en) | Circuit device, control device, power receiving device, and electronic device | |
KR101920282B1 (ko) | 전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기 | |
US20060044011A1 (en) | Bi-directional voltage translator | |
US8867246B2 (en) | Communication device and battery pack in which the communication device is provided | |
US7200764B2 (en) | Current limiting device and a PDA utilizing the current limiting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4353257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |