KR101920282B1 - 전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기 - Google Patents

전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기 Download PDF

Info

Publication number
KR101920282B1
KR101920282B1 KR1020170075136A KR20170075136A KR101920282B1 KR 101920282 B1 KR101920282 B1 KR 101920282B1 KR 1020170075136 A KR1020170075136 A KR 1020170075136A KR 20170075136 A KR20170075136 A KR 20170075136A KR 101920282 B1 KR101920282 B1 KR 101920282B1
Authority
KR
South Korea
Prior art keywords
node
transistor
voltage
controlled based
power supply
Prior art date
Application number
KR1020170075136A
Other languages
English (en)
Inventor
최학기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170075136A priority Critical patent/KR101920282B1/ko
Application granted granted Critical
Publication of KR101920282B1 publication Critical patent/KR101920282B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

전원 리셋 장치는 배터리 전압을 수신하는 제1 노드와 모듈에 연결되는 제2 노드 사이의 연결을 제어하는 마스터 스위치 회로 및 제2 노드의 전압을 방전시키는 방전 회로를 포함한다.

Description

전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기{POWER RESET DEVICE, DISPLAY DEVICE AND ELECTRIC DEVICE HAVING THE SAME}
본 발명은 전원 리셋 장치에 관한 것으로, 보다 상세하게는 전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기에 관한 것이다.
일반적으로, 휴대용 전자 기기는 배터리로 전원을 공급받는다. 휴대용 전자 기기는 탈부착 가능한 배터리를 포함하거나, 전자 기기와 분리되지 않는 일체형 배터리를 포함할 수 있다.
탈부착 가능한 배터리 방식의 경우, 방전된 배터리를 쉽게 교체할 수 있는 장점이 있다. 하지만, 최근, 전자 기기는 디자인적 요구, 내구성, 방수/방진 기능 등의 기능을 강화시키기 위해 일체형 배터리 방식으로 설계되는 경우가 많다. 예를 들어, 주요 스마트폰들은 디자인 요구를 수용하고, 방수 및 방진 기능을 향상시키기 위해 일체형 배터리 방식으로 개발되고 있는 추세이다.
일체형 배터리 방식의 전자 기기에서 하드웨어/소프트웨어 이상 현상이 발생하여, 정상적으로 동작하지 않고 정지되는 경우가 발생할 수 있다. 예를 들어, 스마트폰의 경우, 정상 화면이 출력되지 않고 화면이 정지된 상태로 지속될 수 있으며, 이 경우 전원 오프 기능도 동작하지 않는 현상이 발생할 수 있다. 이를 해결하기 위해, 배터리로부터 공급되는 전원을 차단하여 전자 기기의 모듈들(메인 보드, 표시 장치, 등)을 리셋할 필요가 있지만, 일체형 배터리 방식의 전자 기기에서는 배터리 전원을 차단하기 어려운 문제가 있다.
본 발명의 일 목적은 전자 모듈을 리셋할 수 있는 전원 리셋 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 전원 리셋 장치를 포함하는 전자 기기를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 전원 리셋 장치를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전원 리셋 장치는 배터리 전압을 수신하는 제1 노드와 모듈에 연결되는 제2 노드 사이의 연결을 제어하는 마스터 스위치 회로, 및 상기 제2 노드의 전압을 방전시키는 방전 회로를 포함할 수 있다.
일 실시예에 의하면, 상기 마스터 스위치 회로는 상기 제1 노드와 제3 노드 사이의 연결을 제어하는 제1 스위치, 제4 노드와 접지 전원 사이에 위치하고, 상기 제3 노드의 전압에 기초하여 제어되는 제1 트랜지스터, 및 상기 제1 노드와 상기 제2 노드 사이에 위치하고, 상기 제4 노드의 전압에 기초하여 제어되는 제2 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 마스터 스위치 회로는 상기 제1 노드와 상기 제4 노드 사이에 위치하는 제1 저항, 및 상기 제3 노드와 상기 접지 전원 사이에 위치하는 제2 저항을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터는 NPN형 BJT(Bipolar Junction Transistor)이고, 상기 제2 트랜지스터는 PNP형 BJT일 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터는 N-채널 MOSFET(MetalOxideSemiconductor Field-Effect Transistor)이고, 상기 제2 트랜지스터는 P-채널 MOSFET일 수 있다.
일 실시예에 의하면, 상기 방전 회로는 제5 노드와 상기 접지 전원 사이에 위치하고, 제6 노드의 전압에 기초하여 제어되는 제3 트랜지스터, 및 상기 제2 노드와 상기 접지 전원 사이에 위치하고, 상기 제5 노드의 전압에 기초하여 제어되는 제4 트랜지스터를 포함할 수 있다. 상기 제1 스위치는 상기 제1 노드와 상기 제6 노드 사이의 연결을 제어할 수 있다.
일 실시예에 의하면, 상기 방전 회로는 상기 제2 노드와 상기 제5 노드 사이에 위치하는 제3 저항, 상기 제6 노드와 상기 접지 전원 사이에 위치하는 제4 저항, 및 상기 제4 트랜지스터와 상기 접지 전원 사이에 위치하는 제5 저항을 더 포함할 수 있다.
일 실시예에 의하면, 상기 방전 회로는 상기 제2 노드와 상기 접지 전원 사이에 위치하는 제1 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제3 트랜지스터는 NPN형 BJT이고, 상기 제4 트랜지스터는 PNP형 BJT일 수 있다.
일 실시예에 의하면, 상기 제3 트랜지스터는 N채널 MOSFET이고, 상기 제4 트랜지스터는 P채널 MOSFET일 수 있다.
일 실시예에 의하면, 상기 방전 회로는 상기 제6 노드와 상기 제1 스위치 사이에 위치하는 제2 스위치를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터는 상기 제2 트랜지스터의 온-구간에서 턴-오프될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 발명의 실시예들에 따른 전자 기기는 배터리 전압을 공급하는 배터리, 상기 배터리 전압의 공급을 제어하는 전원 리셋 장치, 및 상기 전원 리셋 장치로부터 수신한 입력 전압을 변환하여 출력하는 전원 관리부를 포함할 수 있다. 상기 전원 리셋 장치는 상기 배터리 전압을 수신하는 제1 노드와 상기 전원 관리부에 연결되는 제2 노드 사이의 연결을 제어하는 마스터 스위치 회로, 및 상기 제2 노드의 전압을 방전시키는 방전 회로를 포함할 수 있다.
일 실시예에 의하면, 상기 마스터 스위치 회로는 상기 제1 노드와 제3 노드 사이의 연결을 제어하는 제1 스위치, 제4 노드와 접지 전원 사이에 위치하고, 상기 제3 노드의 전압에 기초하여 제어되는 제1 트랜지스터, 및 상기 제1 노드와 상기 제2 노드 사이에 위치하고, 상기 제4 노드의 전압에 기초하여 제어되는 제2 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 마스터 스위치 회로는 상기 제1 노드와 상기 제4 노드 사이에 위치하는 제1 저항, 및 상기 제3 노드와 상기 접지 전원 사이에 위치하는 제2 저항을 더 포함할 수 있다.
일 실시예에 의하면, 상기 방전 회로는 제5 노드와 상기 접지 전원 사이에 위치하고, 제6 노드의 전압에 기초하여 제어되는 제3 트랜지스터, 및 상기 제2 노드와 상기 접지 전원 사이에 위치하고, 상기 제5 노드의 전압에 기초하여 제어되는 제4 트랜지스터를 포함할 수 있다. 상기 제1 스위치는 상기 제1 노드와 상기 제6 노드 사이의 연결을 제어할 수 있다.
일 실시예에 의하면, 상기 방전 회로는 상기 제2 노드와 상기 접지 전원 사이에 위치하는 제1 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 방전 회로는 상기 제2 노드와 상기 제5 노드 사이에 위치하는 제3 저항, 상기 제6 노드와 상기 접지 전원 사이에 위치하는 제4 저항, 및 상기 제4 트랜지스터와 상기 접지 전원 사이에 위치하는 제5 저항을 더 포함할 수 있다.
일 실시예에 의하면, 상기 전자 기기의 이상 상태를 감지함으로써 리셋 신호를 생성하는 이상 감지 센서를 더 포함할 수 있다. 상기 제1 스위치는 상기 리셋 신호에 기초하여 제어될 수 있다.
본 발명의 또 다른 목적을 달성하기 위하여, 발명의 실시예들에 따른 표시 장치는 표시 패널, 상기 표시 패널을 구동하는 패널 구동부, 입력 전압에 기초하여 상기 패널 구동부 및 상기 표시 패널에 전원 전압을 공급하는 전원 공급부, 및 상기 입력 전압을 전원 공급부에 제공하기 위해 배터리 전압을 제어하는 전원 리셋 장치를 포함할 수 있다. 상기 전원 리셋 장치는 상기 배터리 전압을 수신하는 제1 노드와 상기 전원 공급부에 연결되는 제2 노드 사이의 연결을 제어하는 마스터 스위치 회로, 및 상기 제2 노드의 전압을 방전시키는 방전 회로를 포함할 수 있다.
본 발명의 실시예들에 따른 전원 리셋 장치는 배터리 및 세트 모듈 사이에 위치하고, 이상 상태가 발생한 경우 전원을 차단함으로써 세트 모듈(예를 들어, 메인 보드, 표시 장치, 등)을 리셋할 수 있다. 또한, 전원 리셋 장치는 스위치에 작은 전류만 흐르도록 구현함으로써 손실을 줄이고 내구성을 높일 수 있다.
본 발명의 실시예들에 따른 전자 기기는 상기 전원 리셋 장치를 포함함으로써 배터리 일체형 전자 기기에서 간단하게 전원 리셋 동작을 수행할 수 있다. 또한, 상기 전자 기기는 기 지정된 이상 상태에서 자동으로 전자 기기를 리셋하거나 사용자의 조작에 의해 수동으로 전자 기기를 리셋할 수 있다. 이에 따라, 전자 기기의 신뢰성을 높일 수 있다.
본 발명의 실시예들에 따른 표시 장치는 상기 전원 리셋 장치를 포함함으로써 표시 패널 및 패널 구동부에 제공되는 전원을 차단시키고 표시 장치를 리셋할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 전자 기기를 나타내는 도면이다.
도 2는 도 1의 전자 기기에 포함된 전원 리셋 장치의 일 예를 나타내는 도면이다.
도 3, 4a, 및 4b는 도 2의 전원 리셋 장치가 동작하는 일 예를 설명하기 위한 도면들이다.
도 5는 도 1의 전자 기기에 포함된 전원 리셋 장치의 다른 예를 나타내는 도면이다.
도 6은 도 5의 전원 리셋 장치가 동작하는 일 예를 설명하기 위한 도면이다.
도 7은 도 1의 전자 기기에 포함된 전원 리셋 장치의 또 다른 예를 나타내는 도면이다.
도 8은 도 1의 전자 기기에 포함된 전원 리셋 장치의 또 다른 예를 나타내는 도면이다.
도 9는 도 1의 전자 기기의 일 예를 나타내는 블록도이다.
도 10은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 실시예들에 따른 전자 기기를 나타내는 도면이다. 도 2는 도 1의 전자 기기에 포함된 전원 리셋 장치의 일 예를 나타내는 도면이다.
도 1 및 2를 참조하면, 전자 기기(1000)는 세트 모듈(300)와 배터리(500) 사이에 위치하는 전원 리셋 장치(100)를 포함함으로써 전자 기기(1000)를 리셋할 수 있다.
도 1에 도시된 바와 같이, 전자 기기(1000)는 전원 리셋 장치(100), 세트 모듈(300), 및 배터리(500)를 포함할 수 있다. 전자 기기(1000)는 스마트폰, 스마트패드와 같이 배터리(500)로 구동되는 다양한 장치일 수 있다. 배터리(500)는 전자 기기(1000)를 구동하기 위해 전원을 세트 모듈(300)에 제공할 수 있다. 세트 모듈(300)은 전원 리셋 장치(100)를 통해 배터리(500)로부터 전원을 공급받아 구동될 수 있다. 여기서, 세트 모듈(300)은 전원 관리부, 메인 모드, 프로세서, 메모리 장치 표시 장치, 입출력 인터페이스와 같이 전원을 공급받아 구동되는 전자 기기(1000)에 포함된 다양한 모듈을 나타낸다. 일 실시예에서, 세트 모듈(300)은 입력 전압으로서 배터리 전압을 수신하고, 각 모듈의 구동에 필요한 전압들로 변환되어 구동될 수 있다. 예를 들어, 세트 모듈(300)은 유기 발광 표시 장치를 포함하고, 유기 발광 표시 장치는 입력 전압을 구동 드라이버(예를 들어, 스캔 드라이버, 게이트 드라이버, 등)을 구동하기 위한 전압들 및 화소들에 제공되는 전압들로 변환하여 구동될 수 있다.
전원 리셋 장치(100)는 배터리 전압의 공급을 제어하기 위해 세트 모듈(300)과 배터리(500) 사이에 위치할 수 있다. 전원 리셋 장치(100)는 배터리(500)로부터 공급되는 배터리 전압이 세트 모듈(300)에 제공되지 않도록 일정 기간동안 차단함으로써 세트 모듈(300)을 리셋할 수 있다. 예를 들어, 전원 리셋 장치(100)는 기 지정된 이상 상태에서 자동으로 전자 기기를 리셋하거나 사용자의 조작에 의해 수동으로 전자 기기를 리셋할 수 있다.
도 2에 도시된 바와 같이, 전원 리셋 장치(100A)는 방전 회로(120A) 및 마스터 스위치 회로(140A)를 포함할 수 있다.
마스터 스위치 회로(140A)는 배터리(500)로부터 배터리 전압을 수신하는 제1 노드(N1)와 세트 모듈(300)에 연결되는 제2 노드(N2) 사이의 연결을 제어할 수 있다. 일 실시예에서, 마스터 스위치 회로(140A)는 제1 스위치(SW1), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제1 저항(R1), 및 제2 저항(R2)를 포함할 수 있다.
제1 스위치(SW1)는 제1 노드(N1)과 제3 노드(N3) 사이의 연결 및 제1 노드(N1)와 제6 노드(N6) 사이의 연결을 제어할 수 있다. 즉, 제1 스위치는(SW1)는 전자 기기(1000)의 상태에 따라 제1 노드(N1)를 제3 노드(N3)또는 제6 노드(N6)에 연결할 수 있다. 예를 들어, 제1 스위치(SW1)는 세트 모듈(300)에 전원을 공급하기 위해 제1 노드(N1)와 제3 노드(N3)를 연결시킬 수 있다. 또한, 제1 스위치(SW1)는 세트 모듈(300)에 공급되는 입력 전원을 차단하고, 방전 시키기 위해 제1 노드(N1)와 제6 노드(N6)를 연결시킬 수 있다.
제1 트랜지스터(T1)는 제4 노드(N4)와 접지 전원 사이에 위치하고, 제3 노드(N3)의 전압에 기초하여 제어될 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 NPN형 BJT(Bipolar Junction Transistor)일 수 있다. 제1 트랜지스터(T1)는 제3 노드(N3)와 연결된 베이스, 제4 노드(N4)와 연결된 컬렉터, 및 접지 전원과 연결된 이미터를 포함할 수 있다.
제2 트랜지스터(T2)는 제1 노드(N1)와 제2 노드(N2) 사이에 위치하고, 제4 노드(N4)의 전압에 기초하여 제어될 수 있다. 일 실시예에서, 제2 트랜지스터(T2)는 PNP형 BJT일 수 있다. 제2 트랜지스터(T2)는 제4 노드(N4)와 연결된 베이스, 제1 노드(N1)와 연결된 이미터, 및 제2 노드(N2)와 연결된 컬렉터를 포함할 수 있다.
제1 저항(R1)은 제1 노드(N1)와 제4 노드(N4) 사이에 위치할 수 있다. 제1 저항(R1)은 풀업 저항일 수 있다. 이에 따라, 제1 트랜지스터(T1)가 턴-오프된 경우, 제4 노드(N4)는 제1 저항(R1)을 통해 배터리(500)와 연결되므로 플로팅된 전압으로 인한 잡음이 제거되고 제4 노드(N4)의 전압이 하이(high) 레벨로 설정될 수 있다.
제2 저항(R2)은 제3 노드(N3)와 접지 전원 사이에 위치할 수 있다. 제2 저항(R2)은 풀다운 저항일 수 있다. 이에 따라, 제1 스위치(SW1)가 제1 노드(N1)와 제3 노드(N3) 사이의 연결을 해제한 경우, 제3 노드(N3)는 제2 저항(R2)을 통해 접지 전원과 연결되므로 플로팅된 전압으로 인한 잡음이 제거되고 제3 노드(N3)의 전압이 로우(low) 레벨로 설정될 수 있다.
방전 회로(120A)는 제2 노드(N2)의 전압을 방전시킬 수 있다. 일 실시예에서, 방전 회로(120A)는 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제3 저항(R3), 제4 저항(R4), 제5 저항(R5), 및 제1 커패시터(C1)를 포함할 수 있다.
제3 트랜지스터(T3)는 제5 노드(N5)와 접지 전원 사이에 위치하고, 제6 노드(N6)의 전압에 기초하여 제어될 수 있다. 일 실시예에서, 제3 트랜지스터(T3)는 NPN형 BJT일 수 있다. 제3 트랜지스터(T3)는 제6 노드(N6)와 연결된 베이스, 제5 노드(N5)와 연결된 컬렉터, 및 접지 전원과 연결된 이미터를 포함할 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 접지 전원 사이에 위치하고, 제5 노드(N5)의 전압에 기초하여 제어될 수 있다. 일 실시예에서, 제4 트랜지스터(T4)는 PNP형 BJT일 수 있다. 제4 트랜지스터(T4)는 제5 노드(N5)와 연결된 베이스, 제2 노드(N2)와 연결된 이미터, 및 제5 저항(R5)과 연결된 컬렉터를 포함할 수 있다.
제3 저항(R3)은 제2 노드(N2)와 상기 제5 노드(N5) 사이에 위치할 수 있다. 제3 저항(R3)은 풀업 저항일 수 있다. 이에 따라, 제2 트랜지스터(T2)가 턴-온되고 제3 트랜지스터(T3)가 턴-오프된 경우, 제5 노드(N5)는 제3 저항(R3)을 통해 배터리(500)와 연결되므로 플로팅된 전압으로 인한 잡음이 제거되고 제5 노드(N5)의 전압이 하이 레벨로 설정될 수 있다.
제4 저항(R4)은 제6 노드(N6)와 접지 전원 사이에 위치할 수 있다. 제4 저항(R4)은 풀다운 저항일 수 있다. 이에 따라, 제1 스위치(SW1)가 제1 노드(N1)와 제6 노드(N6) 사이의 연결을 해제한 경우, 제6 노드(N6)는 제4 저항(R4)을 통해 접지 전원과 연결되므로 플로팅된 전압으로 인한 잡음이 제거되고 제6 노드(N6)의 전압이 로우 레벨로 설정될 수 있다.
제5 저항(R5)는 제4 트랜지스터(T4)와 접지 전원 사이에 위치할 수 있다. 이에 따라, 제2 트랜지스터(T2)가 턴-오프되고 제4 트랜지스터(T4)가 턴-온된 경우, 제2 노드(N2)의 전압 또는 제1 커패시터(C1)에 충전된 전하를 방전시킬 수 있다.
제1 커패시터(C1)는 제2 노드(N2)와 접지 전원 사이에 위치할 수 있다. 제1 커패시터(C1)는 배터리(500)로부터 공급되는 배터리 전압이 모듈 입력 전압으로서 세트 모듈(300)에 안정적으로 제공될 수 있도록 모듈 입력 전압을 충전할 수 있다.
도 3, 4a, 및 4b는 도 2의 전원 리셋 장치가 동작하는 일 예를 설명하기 위한 도면들이다.
도 3, 4a, 및 도 4b를 참조하면, 전원 리셋 장치(100A)는 전원 공급 모드에서 배터리(500)로부터 세트 모듈(300)로 전원이 공급되고, 전원 차단 모드에서 세트 모듈(300)로 공급되는 전원이 차단되도록 제1 스위치(SW1)를 제어할 수 있다.
도 3에 도시된 바와 같이, 제1 구간(P1)에서 전원 리셋 장치(100A)는 전원 공급 모드로 동작하고, 배터리(500)로부터 세트 모듈(300)로 전원을 공급할 수 있다. 전자 기기의 이상 상태가 감지된 경우, 제2 구간(P2) 동안 전원 리셋 장치(100A)는 전원 차단 모드로 동작하고, 세트 모듈(300)로 공급되는 전원을 차단할 수 있다. 기 지정된 시간 동안 전원이 차단된 후, 제3 구간(P3)에서 전원 리셋 장치(100A)는 전원 공급 모드로 동작함으로써 전자 기기가 리셋될 수 있다.
도 4a에 도시된 바와 같이, 전원 공급 모드에서, 제1 스위치(SW1)는 제1 노드(N1)와 제3 노드(N3)를 연결할 수 있다. 이 경우, 제1 트랜지스터(T1)의 베이스는 하이 레벨로 설정되고, 제1 트랜지스터(T1)는 턴-온되고, 제4 노드(N4)는 로우 레벨로 설정될 수 있다. 제2 트랜지스터(T2)의 베이스는 턴-온된 제1 트랜지스터(T1)에 의해 로우 레벨로 설정될 수 있다. 따라서, 제2 트랜지스터(T2)는 턴-온되고, 제1 노드(N1)를 제2 노드(N2)에 연결할 수 있다. 제1 스위치(SW1)는 제1 노드(N1)와 제6 노드(N6)의 연결을 해제하므로, 제3 트랜지스터(T3)의 베이스는 제4 저항(R4)을 통해 접지 전원으로 풀-다운되고 로우 레벨로 설정될 수 있다. 이에 따라, 제3 트랜지스터(T3)는 턴-오프될 수 있다. 제2 트랜지스터(T2)는 턴-온되고 제3 트랜지스터(T3)는 턴-오프되므로, 제4 트랜지스터(T4)의 베이스는 제3 저항(R3)을 통해 풀-업되고 하이 레벨로 설정될 수 있다. 이에 따라, 제4 트랜지스터(T4)는 턴-오프될 수 있다. 따라서, 전원 리셋 장치(100A)는 전원 공급 모드(즉, 제1 구간(P1) 및 제3 구간(P3))에서 배터리(500)로부터 세트 모듈(300)로 배터리 전류(IBAT)가 흐를 수 있다.
도 4b에 도시된 바와 같이, 전원 차단 모드에서, 제1 스위치(SW1)는 제1 노드(N1)와 제6 노드(N6)를 연결할 수 있다. 이 경우, 제1 스위치(SW1)는 제1 노드(N1)와 제3 노드(N3)의 연결을 해제하므로, 제1 트랜지스터(T1)의 베이스는 제2 저항(R2)을 통해 접지 전원으로 풀-다운되고 로우 레벨로 설정될 수 있다. 이에 따라, 제1 트랜지스터(T1)는 턴-오프될 수 있다. 제1 트랜지스터(T1)는 턴-오프되므로, 제2 트랜지스터(T2)의 베이스는 제1 저항(R1)을 통해 풀-업되고 하이 레벨로 설정될 수 있다. 이에 따라, 제2 트랜지스터(T2)는 턴-오프될 수 있다. 제1 스위치(SW1)는 제1 노드(N1)를 제6 노드(N6)에 연결하므로, 제3 트랜지스터(T3)의 베이스는 하이 레벨로 설정될 수 있다. 이에 따라, 제3 트랜지스터(T3)는 턴-온될 수 있다. 제3 트랜지스터(T3)는 턴-온되므로, 제4 트랜지스터(T4)의 베이스는 로우 레벨로 설정될 수 있다. 이에 따라, 제4 트랜지스터(T4)는 턴-온될 수 있다. 제2 트랜지스터(T2)는 턴-오프되고, 제4 트랜지스터(T4)는 턴-온되므로, 제2 노드의 전압 또는 제1 커패시터에 충전된 전하는 제4 트랜지스터(T4) 및 제5 저항(R5)를 통해 방전될 수 있다. 따라서, 전원 리셋 장치(100A)는 전원 차단 모드(즉, 제2 구간(P2))에서 세트 모듈(300)에 공급되는 전원을 차단하고, 모듈 입력 전압을 방전시킬 수 있다.
일 실시예에서, 제4 트랜지스터(T4)는 제2 트랜지스터(T2)의 온-구간(즉, 제1 및 제3 구간(P1, P3))에서 턴-오프될 수 있다. 즉, 제2 트랜지스터(T2)와 제4 트랜지스터(T4)가 동시에 턴-온된 경우, 접지 전원과 쇼트(short)된 전류 경로가 형성되므로, 배터리(500)로부터 흐르는 배터리 전류(IBAT)가 비정상적으로 커짐에 따라 문제가 발생할 수 있다. 이러한 문제를 해결하기 위해, 제4 트랜지스터(T4)와 제2 트랜지스터(T2)는 동시에 턴-온 되지 않도록 설계될 수 있다.
도 5는 도 1의 전자 기기에 포함된 전원 리셋 장치의 다른 예를 나타내는 도면이다. 도 6은 도 5의 전원 리셋 장치가 동작하는 일 예를 설명하기 위한 도면이다.
도 5 및 도 6을 참조하면, 전원 리셋 장치(100B)는 방전 회로(120B) 및 마스터 스위치 회로(140B)를 포함할 수 있다. 다만, 본 실시예에 따른 전원 리셋 장치(100B)는 제2 스위치(SW2)가 추가된 것을 제외하면, 도 2의 전원 리셋 장치(100A)와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략하기로 한다.
마스터 스위치 회로(140B)는 배터리(500)로부터 배터리 전압을 수신하는 제1 노드(N1)와 세트 모듈(300)에 연결되는 제2 노드(N2) 사이의 연결을 제어할 수 있다. 일 실시예에서, 마스터 스위치 회로(140B)는 제1 스위치(SW1), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제1 저항(R1), 및 제2 저항(R2)를 포함할 수 있다.
방전 회로(120B)는 제2 노드(N2)의 전압을 방전시킬 수 있다. 일 실시예에서, 방전 회로(120A)는 제2 스위치(SW2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제3 저항(R3), 제4 저항(R4), 제5 저항(R5), 및 제1 커패시터(C1)를 포함할 수 있다.
제2 스위치(SW2)는 제6 노드(N6)와 제1 스위치(SW1) 사이에 위치하여, 방전 회로(120B)가 동작하는 타이밍을 제어할 수 있다. 즉, 제2 스위치(SW2)는 제4 트랜지스터(T4)가 제2 트랜지스터(T2)의 온-구간에서 턴-오프되도록 제어될 수 있다. 구체적으로, 비록 도 2의 전원 리셋 장치(100A)의 경우에도 제4 트랜지스터(T4)와 제2 트랜지스터(T2)는 동시에 턴-온되지 않도록 설계될 수 있지만 (도 3 참조), 본 실시예에 따른 전원 리셋 장치(100B)는 제2 스위치(SW2)를 추가함으로써 신뢰성을 높일 수 있다.
도 6에 도시된 바와 같이, 전원 공급 모드에 상응하는 제1 및 제3 구간(P1, P3)에서 제1 스위치(SW1)는 제1 노드(N1)와 제3 노드(N3)를 연결하고, 제1 노드(N2)와 제6 노드(N6)의 연결을 해제할 수 있다. 전원 차단 모드에 상응하는 제2 구간(P2-1, P2-2, P2-3)에서 제1 스위치(SW1)는 제1 노드(N1)와 제3 노드(N3)의 연결을 해제하고, 제1 노드(N1)와 제2 스위치(SW2)를 연결할 수 있다. 또한, 제2 스위치는 제2 구간(P2-1, P2-2, P2-3) 중 일부(즉, P2-2)에서만 제1 노드(N2)와 제6 노드(N6)가 연결되도록 턴-온될 수 있다. 이에 따라, 접지 전원과 쇼트(short)됨에 따라 배터리(500)로부터 흐르는 배터리 전류가 비정상적으로 커지는 문제가 발생하지 않도록 제어될 수 있다.
도 7을 도 1의 전자 기기에 포함된 전원 리셋 장치의 또 다른 예를 나타내는 도면이다.
도 7을 참조하면, 전원 리셋 장치(100C)는 방전 회로(120C) 및 마스터 스위치 회로(140C)를 포함할 수 있다. 다만, 본 실시예에 따른 전원 리셋 장치(100C)는 MOSFET으로 구현된 것을 제외하면, 도 2의 전원 리셋 장치(100A)와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략하기로 한다.
마스터 스위치 회로(140C)는 제1 스위치(SW1), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제1 저항(R1), 및 제2 저항(R2)를 포함할 수 있다.
제1 트랜지스터(T1)는 제4 노드(N4)와 접지 전원 사이에 위치하고, 제3 노드(N3)의 전압에 기초하여 제어될 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 N-채널 MOSFET(MetalOxideSemiconductor Field-Effect Transistor)일 수 있다. 제1 트랜지스터(T1)는 제3 노드(N3)와 연결된 게이트 전극, 제4 노드(N4)와 연결된 제1 전극, 및 접지 전원과 연결된 제2 전극을 포함할 수 있다.
제2 트랜지스터(T2)는 제1 노드(N1)와 제2 노드(N2) 사이에 위치하고, 제4 노드(N4)의 전압에 기초하여 제어될 수 있다. 일 실시예에서, 제2 트랜지스터(T2)는 P-채널 MOSFET일 수 있다. 제2 트랜지스터(T2)는 제4 노드(N4)와 연결된 게이트 전극, 제1 노드(N1)와 연결된 제1 전극, 및 제2 노드(N2)와 연결된 제2 전극을 포함할 수 있다.
방전 회로(120C)는 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제3 저항(R3), 제4 저항(R4), 제5 저항(R5), 및 제1 커패시터(C1)를 포함할 수 있다.
제3 트랜지스터(T3)는 제5 노드(N5)와 접지 전원 사이에 위치하고, 제6 노드(N6)의 전압에 기초하여 제어될 수 있다. 일 실시예에서, 제3 트랜지스터(T3)는 N채널 MOSFET일 수 있다. 제3 트랜지스터(T3)는 제6 노드(N6)와 연결된 게이트 전극, 제5 노드(N5)와 연결된 제1 전극, 및 접지 전원과 연결된 제2 전극을 포함할 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 접지 전원 사이에 위치하고, 제5 노드(N5)의 전압에 기초하여 제어될 수 있다. 일 실시예에서, 제4 트랜지스터(T4)는 P채널 MOSFET일 수 있다. 제4 트랜지스터(T4)는 제5 노드(N5)와 연결된 게이트 전극, 제2 노드(N2)와 연결된 제1 전극, 및 제5 저항(R5)과 연결된 제2 전극을 포함할 수 있다.
본 실시예에 따른 전원 리셋 장치(100C)는 MOSFET인 제1 내지 제4 트랜지스터(T1 내지 T4)를 포함함으로써 도 2의 전원 리셋 장치(100A)에 비해, 노이즈를 감소시키고 빠른 스위칭 속도를 가질 수 있다. 한편, 도 2의 전원 리셋 장치(100A)는 본 실시예에 따른 전원 리셋 장치(100C)에 비해 정전기에 강하고 비교적 저렴하게 구현할 수 있는 장점을 가질 수 있으므로, 필요에 따라 선택적으로 구현될 수 있다.
비록, 도 2, 5 및 7에서는 전원 리셋 장치가 한 종류의 트랜지스터로 구현되는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 전원 리셋 장치의 마스터 스위치 회로는 MOSFET로 구현되고, 방전 회로는 BJT로 구현될 수 있다.
도 8을 도 1의 전자 기기에 포함된 전원 리셋 장치의 또 다른 예를 나타내는 도면이다.
도 8을 참조하면, 전원 리셋 장치(200)는 방전 회로(220) 및 마스터 스위치 회로(240)를 포함할 수 있다.
방전 회로(220)는 제7 노드(N7)의 전압을 방전시킬 수 있다. 방전 회로(220)는 세트 모듈(300)과 연결되는 제7 노드(N7) 및 접지 전원 사이에 위치하는 제2 커패시터(C2) 및 제3 스위치(SW3) 및 접지 전원 사이에 위치하는 제6 저항(R6)를 포함할 수 있다.
마스터 스위치 회로(240)는 제3 스위치(SW3)를 포함함으로써 배터리(500)와 세트 모듈(300)의 연결을 제어할 수 있다. 제3 스위치(SW3)는 배터리(500)와 세트 모듈(300)의 연결 및 세트 모듈(300) 및 제6 저항(R6)의 연결을 제어할 수 있다. 예를 들어, 제3 스위치(SW3)는 기계식 스위치일 수 있다. 전원 공급 모드에서, 제3 스위치(SW3)는 세트 모듈(300)을 배터리(500)에 연결함으로써 세트 모듈(300)에 전원을 공급할 수 있다. 또한, 전원 차단 모드에서, 제3 스위치(SW3)는 세트 모듈(300)을 제6 저항(R6)에 연결함으로써 또는 제2 커패시터(C2)에 충전된 전하를 방전시킴으로써 세트 모듈(300)을 리셋시킬 수 있다.
전원 리셋 장치(200)는 도 2의 전원 리셋 장치(100A)에 비해 간단한 구조로 구현될 수 있는 장점이 있다. 하지만, 본 실시예에 따른 전원 리셋 장치(200)는 배터리(500)로부터 흐르는 부하 전류(즉, 배터리 전류(IBAT))가 제3 스위치(SW3)를 통해 흐르므로, 접점에서의 손실이 발생하며, 이는 스위칭 횟수가 증가함에 따라 내구성이 낮아질 수 있다. 반면에, 도 2의 전원 리셋 장치(100A)는 제1 스위치(SW1)에 배터리 전류(IBAT)가 흐르는 것이 아니라 배터리 전류(IBAT)에 비해 매우 작은 제1 및 제3 트랜지스터(T1, T3)의 베이스 전류가 흐르므로 스위칭에 따른 손실은 거의 없다고 볼 수 있다. 따라서, 도 2의 전원 리셋 장치(100A)는 도 8의 전원 리셋 장치(200)에 비해 내구성을 높일 수 있다는 장점이 있다.
비록, 도 2, 5, 7, 및 8에서 제1 및 제3 스위치(SW1, SW3)는 기계식 스위치인 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 제1 및 제3 스위치(SW1, SW3)는 리셋 신호를 수신하여 제어되는 스위칭 트랜지스터로 구현될 수 있다.
도 9는 도 1의 전자 기기의 일 예를 나타내는 블록도이다.
도 9를 참조하면, 전자 기기(1000)는 전원 리셋 장치(100)를 포함함으로써 배터리(500)로부터 모듈들(전원 관리부(310), 등)로 공급되는 전원을 제어할 수 있다.
배터리(500)는 충전식 전지(rechargeable battery) 및/또는 태양 전지(solar battery)를 포함할 수 있다. 배터리(500)는 전자 장치의 각 하드웨어에 전력을 제공할 수 있는 수단이라면 제한이 없다. 배터리(500)는 전자 기기(1000)로부터 탈부착이 가능하거나, 전자 기기(1000)와 일체형으로 구현될 수 있다.
전원 리셋 장치(100)는 배터리(500)로부터 전원 관리부(310)로 제공되는 전원을 제어할 수 있다. 예를 들어, 전원 리셋 장치(100)는 도 2, 5, 7, 및 8에 도시된 전원 리셋 장치들 중 하나로 구현될 수 있다.
전원 관리부(310)는 배터리(500)로부터 입력되는 전원을 관리하여 전자 기기(1000)의 각 하드웨어(예를 들어, 프로세서(320), 메모리 장치(330), 표시 장치(340), 입출력 인터페이스(350), 이상 감지 센서(360), 등)으로 출력할 수 있다. 예를 들어, 전원 관리부(310)는 배터리(500)로부터 입력되는 전원을 전자 기기(1000)의 일부 하드웨어에 제공할 수 있다. 예를 들어, 전자 기기(1000)의 모든 하드웨어가 사용되지 않으며 일부 하드웨어만이 동작할 수도 있으며, 전원 관리부(310)는 동작이 요청된 일부 하드웨어에만 배터리(500)로부터의 전원을 제공하고 나머지 하드웨어에는 전원을 제공하지 않을 수 있다. 또한, 전원 관리부(310)는 배터리 전압을 각 하드웨어에 필요한 전압으로 변환하여 제공할 수 있다. 일 실시예에서, 전원 관리부(310)는 전원 관리 집적회로(power management integrated circuit; PMIC)로 구현될 수 있다.
전자 기기(1000)는 전자 기기(1000)의 이상 상태를 감지함으로써 리셋 신호를 생성하는 이상 감지 센서(360)를 더 포함할 수 있다. 예를 들어, 이상 감지 센서(360)는 전력 관리부(310)의 입출력 단에 대한 전압값 또는 전류값을 센싱하거나 프로세서(320)로부터 이상 신호를 수신함으로써 이상 상태를 감지하고, 리셋 신호를 생성할 수 있다. 여기서, 리셋 신호는 도 2, 5, 7, 및 8에 도시된 전원 리셋 장치들에 개시된 스위치들(즉, 제1 내지 제3 스위치들)을 제어하는 제어 신호로 이용될 수 있다.
도 10은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 10을 참조하면, 전자 기기(2000)는 표시 장치(600)를 포함할 수 있다. 표시 장치(600)는 전원 리셋 장치(620)를 포함함으로써 배터리(500)로부터 공급되는 전원을 일시적으로 차단하고 표시 장치(600)를 리셋할 수 있다. 일 실시예에서, 표시 장치(600)는 전원 리셋 장치(620), 전원 공급부(640), 패널 구동부(660), 및 표시 패널(680)을 포함할 수 있다.
전원 리셋 장치(620)는 입력 전압을 전원 공급부(640)에 제공하기 위해 배터리 전압을 제어할 수 있다. 전원 리셋 장치(620)는 배터리 전압을 수신하는 제1 노드와 전원 공급부(640)에 연결되는 제2 노드 사이의 연결을 제어하는 마스터 스위치 회로 및 제2 노드의 전압을 방전시키는 방전 회로를 포함할 수 있다. 예를 들어, 전원 리셋 장치(620)는 도 2, 5, 7, 및 8에 도시된 전원 리셋 장치들 중 하나로 구현될 수 있다.
전원 공급부(640)는 입력 전압(즉, 배터리 전압)에 기초하여 패널 구동부(660) 및 표시 패널(680)에 전원 전압을 공급할 수 있다. 일 실시예에서, 전원 공급부(640)는 배터리 전압을 패널 구동부(660) 및 표시 패널(680)을 구동하기 위한 전압으로 변환하는 DC-DC 컨버터를 포함할 수 있다.
패널 구동부(660)는 표시 패널(680)을 구동하기 위한 구동 신호들을 생성하여 표시 패널(680)에 제공할 수 있다. 예를 들어, 패널 구동부(660)는 화소들에 데이터 신호를 제공하는 데이터 구동부, 화소들에 스캔 신호를 제공하는 스캔 구동부, 및 데이터 구동부 및 스캔 구동부를 제어하기 위한 제어 신호를 생성하는 타이밍 제어부를 포함할 수 있다.
표시 패널(680)은 영상을 표시하기 위해 복수의 화소들을 포함할 수 있다. 예를 들어, 표시 패널(680)은 복수의 데이터 라인들을 통하여 패널 구동부(660)의 데이터 구동부와 연결되고, 복수의 스캔 라인들을 통하여 패널 구동부(660)의 스캔 구동부와 연결될 수 있다. 표시 패널(680)은 복수의 데이터 라인들 및 복수의 스캔 라인들의 교차부마다 위치되는 복수의 화소들을 포함할 수 있다.
이상, 본 발명의 실시예들에 따른 전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 상기에서는 전자 기기가 표시 장치를 포함하는 스마트폰인 것으로 설명하였으나, 전자 기기의 종류는 이에 한정되는 것이 아니다.
본 발명은 배터리 및 전원 리셋 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 디지털 카메라, 비디오 캠코더 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100, 200: 전원 리셋 장치
120A, 120B, 120C, 220: 마스터 스위치 회로
140A, 140B, 140C, 240: 방전 회로
300: 세트 모듈 310: 전원 관리부
320: 프로세서 330: 메모리 장치
340: 표시 장치 350: 입출력 인터페이스
360: 이상 감지 센서 500: 배터리
1000: 전자 기기

Claims (20)

  1. 배터리 전압을 수신하는 제1 노드와 모듈에 연결되는 제2 노드 사이의 연결을 제어하는 마스터 스위치 회로; 및
    상기 제2 노드의 전압을 방전시키는 방전 회로를 포함하고,
    상기 마스터 스위치 회로는
    상기 제1 노드와 제3 노드 사이의 연결을 제어하는 제1 스위치;
    제4 노드와 접지 전원 사이에 위치하고, 상기 제3 노드의 전압에 기초하여 제어되는 제1 트랜지스터; 및
    상기 제1 노드와 상기 제2 노드 사이에 위치하고, 상기 제4 노드의 전압에 기초하여 제어되는 제2 트랜지스터를 포함하며,
    상기 방전 회로는
    제5 노드와 상기 접지 전원 사이에 위치하고, 제6 노드의 전압에 기초하여 제어되는 제3 트랜지스터; 및
    상기 제2 노드와 상기 접지 전원 사이에 위치하고, 상기 제5 노드의 전압에 기초하여 제어되는 제4 트랜지스터를 포함하고,
    상기 제1 스위치는 상기 제1 노드와 상기 제6 노드 사이의 연결을 제어하며,
    상기 제4 트랜지스터는 상기 제2 트랜지스터의 온-구간에서 턴-오프되는 것을 특징으로 하는 전원 리셋 장치.
  2. 삭제
  3. 제1 항에 있어서, 상기 마스터 스위치 회로는
    상기 제1 노드와 상기 제4 노드 사이에 위치하는 제1 저항; 및
    상기 제3 노드와 상기 접지 전원 사이에 위치하는 제2 저항을 더 포함하는 것을 특징으로 하는 전원 리셋 장치.
  4. 제3 항에 있어서, 상기 제1 트랜지스터는 NPN형 BJT(Bipolar Junction Transistor)이고,
    상기 제2 트랜지스터는 PNP형 BJT인 것을 특징으로 하는 전원 리셋 장치.
  5. 제3 항에 있어서, 상기 제1 트랜지스터는 N-채널 MOSFET(MetalOxideSemiconductor Field-Effect Transistor)이고,
    상기 제2 트랜지스터는 P-채널 MOSFET인 것을 특징으로 하는 전원 리셋 장치.
  6. 삭제
  7. 제1 항에 있어서, 상기 방전 회로는
    상기 제2 노드와 상기 제5 노드 사이에 위치하는 제3 저항;
    상기 제6 노드와 상기 접지 전원 사이에 위치하는 제4 저항; 및
    상기 제4 트랜지스터와 상기 접지 전원 사이에 위치하는 제5 저항을 더 포함하는 것을 특징으로 하는 전원 리셋 장치.
  8. 제1 항에 있어서, 상기 방전 회로는
    상기 제2 노드와 상기 접지 전원 사이에 위치하는 제1 커패시터를 더 포함하는 것을 특징으로 하는 전원 리셋 장치.
  9. 제1 항에 있어서, 상기 제3 트랜지스터는 NPN형 BJT이고,
    상기 제4 트랜지스터는 PNP형 BJT인 것을 특징으로 하는 전원 리셋 장치.
  10. 제1 항에 있어서, 상기 제3 트랜지스터는 N채널 MOSFET이고,
    상기 제4 트랜지스터는 P채널 MOSFET인 것을 특징으로 하는 전원 리셋 장치.
  11. 제1 항에 있어서, 상기 방전 회로는 상기 제6 노드와 상기 제1 스위치 사이에 위치하는 제2 스위치를 더 포함하는 것을 특징으로 하는 전원 리셋 장치.
  12. 삭제
  13. 배터리 전압을 공급하는 배터리;
    상기 배터리 전압의 공급을 제어하는 전원 리셋 장치; 및
    상기 전원 리셋 장치로부터 수신한 입력 전압을 변환하여 출력하는 전원 관리부를 포함하고,
    상기 전원 리셋 장치는
    상기 배터리 전압을 수신하는 제1 노드와 상기 전원 관리부에 연결되는 제2 노드 사이의 연결을 제어하는 마스터 스위치 회로; 및
    상기 제2 노드의 전압을 방전시키는 방전 회로를 포함하며,
    상기 마스터 스위치 회로는
    상기 제1 노드와 제3 노드 사이의 연결을 제어하는 제1 스위치;
    제4 노드와 접지 전원 사이에 위치하고, 상기 제3 노드의 전압에 기초하여 제어되는 제1 트랜지스터; 및
    상기 제1 노드와 상기 제2 노드 사이에 위치하고, 상기 제4 노드의 전압에 기초하여 제어되는 제2 트랜지스터를 포함하고,
    상기 방전 회로는
    제5 노드와 상기 접지 전원 사이에 위치하고, 제6 노드의 전압에 기초하여 제어되는 제3 트랜지스터; 및
    상기 제2 노드와 상기 접지 전원 사이에 위치하고, 상기 제5 노드의 전압에 기초하여 제어되는 제4 트랜지스터를 포함하며,
    상기 제1 스위치는 상기 제1 노드와 상기 제6 노드 사이의 연결을 제어하고,
    상기 제4 트랜지스터는 상기 제2 트랜지스터의 온-구간에서 턴-오프되는 것을 특징으로 하는 전자 기기.
  14. 삭제
  15. 제13 항에 있어서, 상기 마스터 스위치 회로는
    상기 제1 노드와 상기 제4 노드 사이에 위치하는 제1 저항; 및
    상기 제3 노드와 상기 접지 전원 사이에 위치하는 제2 저항을 더 포함하는 것을 특징으로 하는 전자 기기.
  16. 삭제
  17. 제13 항에 있어서, 상기 방전 회로는
    상기 제2 노드와 상기 접지 전원 사이에 위치하는 제1 커패시터를 더 포함하는 것을 특징으로 하는 전자 기기.
  18. 제13 항에 있어서, 상기 방전 회로는
    상기 제2 노드와 상기 제5 노드 사이에 위치하는 제3 저항;
    상기 제6 노드와 상기 접지 전원 사이에 위치하는 제4 저항; 및
    상기 제4 트랜지스터와 상기 접지 전원 사이에 위치하는 제5 저항을 더 포함하는 것을 특징으로 하는 전자 기기.
  19. 제13 항에 있어서,
    상기 전자 기기의 이상 상태를 감지함으로써 리셋 신호를 생성하는 이상 감지 센서를 더 포함하고,
    상기 제1 스위치는 상기 리셋 신호에 기초하여 제어되는 것을 특징으로 하는 전자 기기.
  20. 표시 패널;
    상기 표시 패널을 구동하는 패널 구동부;
    입력 전압에 기초하여 상기 패널 구동부 및 상기 표시 패널에 전원 전압을 공급하는 전원 공급부; 및
    상기 입력 전압을 전원 공급부에 제공하기 위해 배터리 전압을 제어하는 전원 리셋 장치를 포함하고,
    상기 전원 리셋 장치는
    상기 배터리 전압을 수신하는 제1 노드와 상기 전원 공급부에 연결되는 제2 노드 사이의 연결을 제어하는 마스터 스위치 회로; 및
    상기 제2 노드의 전압을 방전시키는 방전 회로를 포함하며,
    상기 마스터 스위치 회로는
    상기 제1 노드와 제3 노드 사이의 연결을 제어하는 제1 스위치;
    제4 노드와 접지 전원 사이에 위치하고, 상기 제3 노드의 전압에 기초하여 제어되는 제1 트랜지스터; 및
    상기 제1 노드와 상기 제2 노드 사이에 위치하고, 상기 제4 노드의 전압에 기초하여 제어되는 제2 트랜지스터를 포함하고,
    상기 방전 회로는
    제5 노드와 상기 접지 전원 사이에 위치하고, 제6 노드의 전압에 기초하여 제어되는 제3 트랜지스터; 및
    상기 제2 노드와 상기 접지 전원 사이에 위치하고, 상기 제5 노드의 전압에 기초하여 제어되는 제4 트랜지스터를 포함하며,
    상기 제1 스위치는 상기 제1 노드와 상기 제6 노드 사이의 연결을 제어하고,
    상기 제4 트랜지스터는 상기 제2 트랜지스터의 온-구간에서 턴-오프되는 것을 특징으로 하는 표시 장치.
KR1020170075136A 2017-06-14 2017-06-14 전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기 KR101920282B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170075136A KR101920282B1 (ko) 2017-06-14 2017-06-14 전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170075136A KR101920282B1 (ko) 2017-06-14 2017-06-14 전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기

Publications (1)

Publication Number Publication Date
KR101920282B1 true KR101920282B1 (ko) 2018-11-21

Family

ID=64602322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170075136A KR101920282B1 (ko) 2017-06-14 2017-06-14 전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기

Country Status (1)

Country Link
KR (1) KR101920282B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102205767B1 (ko) * 2019-12-06 2021-01-21 한화시스템 주식회사 입력 전원 분리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929036B1 (ko) * 2007-09-27 2009-11-30 삼성에스디아이 주식회사 배터리 팩의 보호회로, 이를 구비하는 배터리 팩 및 이의동작방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929036B1 (ko) * 2007-09-27 2009-11-30 삼성에스디아이 주식회사 배터리 팩의 보호회로, 이를 구비하는 배터리 팩 및 이의동작방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102205767B1 (ko) * 2019-12-06 2021-01-21 한화시스템 주식회사 입력 전원 분리 장치

Similar Documents

Publication Publication Date Title
US20130181660A1 (en) Charge control circuit for usb device
US20120166697A1 (en) Electronic device with power output function
US8147138B2 (en) Power supply circuit for motherboard
US9244509B2 (en) Uninterruptible power system and power control system thereof
TWI513168B (zh) 電源轉換裝置
JP2007027676A (ja) レベルシフタｅｓｄプロテクション回路
US8319651B2 (en) Electronic device providing charge status
US20140292257A1 (en) Electronic device and charging circuit thereof
US20140337652A1 (en) Electronic device
US8791731B2 (en) Reset circuit and method of portable terminal
CN110718961A (zh) 供电电路、其控制方法及显示装置
US9705307B2 (en) Self-sensing reverse current protection switch
US20120239951A1 (en) Power supply system with energy-saving function
KR101920282B1 (ko) 전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기
US20130318368A1 (en) Power management system and method for server
JP5902136B2 (ja) 電池監視装置および電池監視システム
US9705323B2 (en) Power supply system and power control circuit thereof
US9231432B2 (en) Electronic device and charging circuit thereof
US9287697B2 (en) Power supply circuit
TW201301013A (zh) 電子裝置
US11489520B2 (en) Power switching circuit and power switching method
TW201342944A (zh) 防爆音電路
US20140292258A1 (en) Electronic device and charging circuit thereof
TWI429159B (zh) 電源切換電路與其電源切換方法
JP2009059877A (ja) 半導体装置および半導体装置システム

Legal Events

Date Code Title Description
GRNT Written decision to grant