JP4420068B2 - 送電装置及び電子機器 - Google Patents

Description

本発明は、無接点で電力を送電する送電装置及び電子機器に関する。

近年、電磁誘導を利用し、金属部分の接点がなくても電力伝送を可能にする無接点電力伝送（非接触電力伝送）が脚光を浴びている。この無接点電力伝送の適用例として、携帯電話機や家庭用機器（例えば電話機の子機）の充電などが提案されている。

無接点電力伝送の従来技術として特許文献１がある。この特許文献１では、送電ドライバの出力に接続された共振コンデンサと一次コイルとにより直列共振回路を構成して、送電装置（一次側）から受電装置（二次側）に電力を供給している。
特開２００６−６０９０９号公報

ここで、送電装置には、一次コイル、共振コンデンサ及び送信ドライバ等のパワー系回路に例えば数百ｍＡから１Ａ程度の高周波アナログ大電流が交流的に流れる一方で、それらのパワー系回路を駆動制御するＩＣ及びその周辺回路は、微弱なデジタル信号やアナログ信号が流れる。よって、送電装置では、アナログ大電流による悪影響を低減しないと、パワー系回路を適切に制御できない。

そこで、本発明の幾つかの態様では、アナログ大電流を微弱なアナログ信号或いは微弱なデジタル信号と分離して、アナログ大電流による悪影響を低減できる送電装置及び電子機器を提供することにある。

本発明の一態様は、一次コイルを含み、前記一次コイルを受電装置側の二次コイルと電磁的に結合させて、前記受電装置の負荷に対して電力を供給する送電装置において、
前記一次コイルの両端が接続される第１，第２のコイル接続端子と、
前記一次コイルと共に直列共振回路を形成する共振コンデンサと、
前記第１，第２のコイル接続端子を介して前記一次コイルの両端側より前記一次コイルを駆動する第１，第２の送電ドライバと、
前記第１，第２の送電ドライバに対してドライバ制御信号を出力する制御ＩＣと、
を印刷回路基板の実装面上に有し、
前記制御ＩＣは、第１〜第４辺を有する矩形に形成され、前記第１の送信ドライバへのドライバ制御信号の出力端子が第１辺に設けられ、前記第２の送信ドライバへの前記ドライバ制御信号の出力端子が前記第１辺に隣接する第２辺に設けられ、前記第２のコイル接続端子の信号波形が波形検出配線パターンを介して入力される入力端子が、前記第１辺と対向する第３辺に配置され、前記印刷回路基板を二分する、前記第１辺及び前記３辺と平行な中心線よりも第１の方向にシフトした位置に配置され、
前記第１，第２のコイル接続端子は、前記印刷回路基板の端部側の第１列位置に配置され、前記第１の方向とは逆向きを第２の方向としたとき、前記第２のコイル端子は前記中心線よりも前記第２の方向にシフトした位置に配置され、
前記共振コンデンサは、前記第１，第２のコイル接続端子が配置された前記第１列位置と前記制御ＩＣが配置された列位置との間の第２列位置に配置され、
前記第１，第２の送信ドライバは、前記第１列位置と前記制御ＩＣが配置された列位置との間に配置され、前記第１の送信ドライバは前記制御ＩＣの前記第１辺よりも前記第１の方向にシフトした位置に配置され、前記第２の送信ドライバは前記制御ＩＣの前記第２辺と向かい合う側の位置に配置され、
前記波形検出配線パターンは、前記制御ＩＣの前記第３辺より、前記印刷回路基板上での前記中心線よりも前記第２の方向にシフトした領域を経由して延在されて、前記第２のコイル接続端子に接続されることを特徴とする。

本発明の一態様では、一次コイル、共振コンデンサ及び第１，第２の送信ドライバがパワー系回路であり、高周波数のアナログ大電流が交流的に流れるパワー系回路は、印刷回路基板上の実装面にて第１，第２列位置に集約配置されている。また、制御ＩＣから第１，第２の送信ドライバに供給されるドライバ制御信号の配線パターンは、印刷回路基板の第１の方向側に集約して配置される。このため、アナログ微弱信号が流れる波形検出配線パターンを形成する余地が、印刷回路基板の第２の方向側に確保できる。こうして、アナログ大電流とアナログ微弱信号とを分離できる。なお、制御ＩＣには波形検出回路が内蔵され、一次コイルの一端の誘起電圧に相当する信号の波形をモニタし、二次側（受電装置側）の負荷変動を検出する。これにより、データ（負荷）検出、異物（金属）検出、着脱（取り外し）検出等が可能になる。

本発明の一態様では、前記共振コンデンサは、前記第１のコイル接続端子に接続される第１の共振コンデンサと、前記第２のコイル接続端子に接続される第２の共振コンデンサとを含み、前記第２の送電ドライバは、前記第２列位置に配置される前記第１の共振コンデンサ及び前記第２の共振コンデンサの間に配置され、前記第１の送信ドライバは、前記第２列位置と隣接する第３列位置に配置され、前記制御ＩＣは、前記第３列位置と隣接する第４列位置に配置することができる。

一次コイルと共に直列共振回路を形成する共振コンデンサは一つでも良いが、一次コイルの両端に第１，第２の共振コンデンサを配置することができる。この場合、第２列位置の第１，第２の共振コンデンサの間に第２の送信ドライバを配置することができるが、第１の送信ドライバは基板幅の制約から第２列位置に配置できないことがある。そこで、第１の送信ドライバは第３列位置に配置するが、制御ＩＣよりも第１の方向にシフトした位置にあるので、波形検出配線パターンに悪影響は無い。

本発明の一態様では、前記波形検出配線パターンは、前記第２のコイル接続端子から、前記第２列位置にて前記第２の方向にシフトされた位置まで形成された幅広パターンと、一端が前記幅広パターンに接続され他端が前記制御ＩＣの前記第３辺に設けられた前記入力端子に接続される幅狭パターンとを含むことができる。制御ＩＣに接続される波形検出配線パターンを幅狭パターンとしても、その配線レイアウトからアナログ大電流による悪影響は低減される。

本発明の一態様では、前記印刷回路基板の前記実装面の裏側面には電源パターンが設けられ、前記電源パターンは、前記第１，第２の送電ドライバに接続されるパワー接地電源パターンと、前記制御ＩＣの電源端子に接続されるアナログ接地電源パターン及びデジタル接地電源パターンと、を含み、前記制御ＩＣの少なくとも一部及び前記波形検出配線パターンの前記幅狭パターンと対向する中央領域に前記アナログ接地電源パターンが島状に形成され、前記第１，第２の列位置と対向する第１領域に前記パワー接地電源パターンが形成され、前記前記アナログ接地電源パターンを挟んで前記パワー接地電源パターンとは逆側の第２領域に前記デジタル接地電源パターンが形成され、前記パワー接地電源パターンと前記デジタル接地電源パターンとを、島状の前記アナログ接地電源パターンと前記印刷回路基板の端辺との間の領域で相互に接続することができる。

上述の通りにパワー接地電源パターン、アナログ接地電源パターン及びデジタル接地電源パターンを分離することで、パワー系回路、アナログ回路、デジタル回路の基準電位を、互いの干渉を低減して安定化することができる。

本発明の一態様では、前記電源パターンは、前記第１，第２の送電ドライバに接続されるパワー電源パターンをさらに含み、前記パワー電源パターンは、前記実装面に形成された前記波形検出配線パターンの前記幅狭パターンと対向する領域を避けて、前記第１領域から前記第２領域に引き回すことができる。こうすることで、パワー電源パターンが波形検出配線パターンの幅狭パターンに与える悪影響を低減できる。

本発明の一態様では、前記印刷回路基板の実装面上に設けられ、前記制御ＩＣの第２辺に設けられた端子と接続される発振器が、前記印刷回路基板の裏面側の前記アナログ接地電源パターン及び前記パワー接地電源パターンの境界領域と対向する位置に配置され、前記発振器に前記デジタル接地電源パターンを接続するために、前記デジタル接地電源パターンは、前記第１領域より前記第２領域内に帯状に突出する第１の突出パターンを有することができる。

発振器はパワー系回路の駆動周波数の元になる基準周波数を発振するものであり、パワー系回路に近づけても比較的問題は少ない。その一方で、発振器にはデジタル接地電源電位を供給する必要があるので、第１の突出パターンによって発振器にデジタル接地電源電位を供給している。

本発明の一態様では、前記発振器は、前記印刷回路基板の実装面にて、前記第２の送信ドライバと前記制御ＩＣの前記第２辺に設けられた端子とを接続する配線パターンと、前記波形検出配線パターンとの間に設けることができる。

波形検出配線パターンにとっては、送信ドライバへのドライバ制御信号よりも、発振器の出力のほうが悪影響は少なく、波形検出配線パターンに対するドライバ制御信号の悪影響を低減できる。

本発明の一態様では、前記アナログ接地電源パターンを挟んで前記第１の突出パターンとの逆側の位置にて、前記第１領域より前記第２領域に帯状に突出する第２の突出パターンをさらに有し、前記アナログ接地電源パターンを、前記デジタル接地電源パターン並びに前記第１及び第２の突出パターンにより囲むことができる。

ここで、前記制御ＩＣは、前記第１，第２の送信ドライバに供給される前記ドライバ制御信号を生成する第１，第２のプリドライバを含み、前記第１，第２のプリドライバの各々は、相補型トランジスタで形成され、前記第２の突出パターンにより、前記相補型トランジスタのゲートに供給されるグランド電位を設定することができる。

第１，第２のプリドライバには、第１，第２の送信ドライバと同期した小信号が流れるので、第２の突出パターンがパワー系回路に近づけても悪影響は少ない。また、アナログ接地電源パターンは、第１，第２の突出パターンによりパワー接地電源パターンと分離することができる。

本発明の一態様では、前記共振コンデンサの温度を検出する第１のサーミスタを、前記印刷回路基板上の前記実装面にて、前記第２列位置と前記制御ＩＣが配置された列位置との間に配置することができる。これにより、第２列位置に配置される共振コンデンサの温度を検出する第１のサーミスタを、共振コンデンサに近づけて配置することができる。

本発明の一態様では、前記制御ＩＣは、前記第１のサーミスタと接続される端子が前記第４辺に配置され、前記第１のサーミスタと前記第４辺の端子とは、前記印刷回路基板の裏面にて、島状の前記アナログ接地電源パターンと前記デジタル接地電源パターンとの間に設けた配線パターンを経由して接続することができる。

第１のサーミスタと制御ＩＣとの接続は、第１，第２の送信ドライバへのドライバ制御信号パターンに阻まれて、印刷回路基板の実装面上では配線できない。そこでこの接続を、印刷回路基板の裏面にて、島状の前記アナログ接地電源パターンと前記デジタル接地電源パターンとの間の比較的電位変動が少ない領域に設けた配線パターンを経由して実施している。

本発明の一態様では、前記第１のサーミスタを、前記パワー接地電源パターンにより前記共振コンデンサと熱結合することができる。第１のサーミスタにはパワー接地電源パターンが接続されないが、パワー接地電源パターンの形成領域にオーバラップさせて第１のサーミスタを配置することで、このパワー接地電源パターンと対向する領域の共振コンデンサと第１のサーミスタとを、パワー接地電源パターンにより熱結合させることができる。

本発明の一態様では、環境温度を検出する第２のサーミスタは、前記印刷回路基板上の前記実装面にて、前記制御ＩＣの前記第４辺と対向する位置に配置され、前記第２のサーミスタと前記制御ＩＣの前記第４辺に設けられた端子とが、配線パターンを介して接続することができる。こうして、第１，第２のサーミスタを遠ざけて配置し、第２のサーミスタでは共振コンデンサの熱に影響されない環境温度を測定可能となる。

本発明の一態様では、前記制御ＩＣは、前記第１のサーミスタからの前記共振コンデンサの温度と、前記第２のサーミスタからの環境温度との温度差を求めることで、前記共振コンデンサのｔａｎδの異常を検出する温度検出回路を含むことができる。つまり、一次コイルに異常電流が流れることで発熱する共振コンデンサの異常を、そのｔａｎδの異常に基づいて検出できる。

本発明の一態様では、前記制御ＩＣは、前記共振コンデンサのｔａｎδの異常が検出された時に、前記第１，第２の送電ドライバによる送電を停止させる制御回路を含むことができる。これにより、一次コイルと対向して金属等の異物が配置された際に、一次コイルへの送電を停止することができ、安全性が高まる。

本発明の他の態様は、上述した送電装置を含む電子機器を定義している。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．電子機器
図１（Ａ）に本実施形態の無接点電力伝送手法が適用される電子機器の例を示す。電子機器の１つである充電器５００（クレードル）は送電装置１０を有する。また電子機器の１つである携帯電話機５１０は受電装置４０を有する。また携帯電話機５１０は、ＬＣＤなどの表示部５１２、ボタン等で構成される操作部５１４、マイク５１６（音入力部）、スピーカ５１８（音出力部）、アンテナ５２０を有する。

充電器５００にはＡＣアダプタ５０２を介して電力が供給され、この電力が、無接点電力伝送により送電装置１０から受電装置４０に送電される。これにより、携帯電話機５１０のバッテリを充電したり、携帯電話機５１０内のデバイスを動作させることができる。

なお本実施形態が適用される電子機器は携帯電話機５１０に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、或いは電動自転車などの種々の電子機器に適用できる。

図１（Ｂ）に模式的に示すように、送電装置１０から受電装置４０への電力伝送は、送電装置１０側に設けられた一次コイルＬ１（送電コイル）と、受電装置４０側に設けられた二次コイルＬ２（受電コイル）を電磁的に結合させて電力伝送トランスを形成することで実現される。これにより非接触での電力伝送が可能になる。

２．送電装置、受電装置
図２に本実施形態の送電装置１０、送電制御装置２０、受電装置４０、受電制御装置５０の構成例を示す。図１（Ａ）の充電器５００などの送電側の電子機器は、少なくとも図２の送電装置１０を含む。また携帯電話機５１０などの受電側の電子機器は、少なくとも受電装置４０と負荷９０（本負荷）を含む。そして図２の構成により、一次コイルＬ１と二次コイルＬ２を電磁的に結合させて送電装置１０から受電装置４０に対して電力を伝送し、受電装置４０の電圧出力ノードＮＢ７から負荷９０に対して電力（電圧ＶＯＵＴ）を供給する無接点電力伝送（非接触電力伝送）システムが実現される。

送電装置１０（送電モジュール、一次モジュール）は、一次コイルＬ１、送電部１２、電圧検出回路１４、表示部１６、送電制御装置２０を含むことができる。なお送電装置１０や送電制御装置２０は図２の構成に限定されず、その構成要素の一部（例えば表示部、電圧検出回路）を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。

送電部１２は、電力伝送時には所定周波数の交流電圧を生成し、データ転送時にはデータに応じて周波数が異なる交流電圧を生成して、一次コイルＬ１に供給する。具体的には図３（Ａ）に示すように、例えばデータ「１」を受電装置４０に対して送信する場合には、周波数ｆ１の交流電圧を生成し、データ「０」を送信する場合には、周波数ｆ２の交流電圧を生成する。この送電部１２は、一次コイルＬ１の一端を駆動する第１の送電ドライバと、一次コイルＬ１の他端を駆動する第２の送電ドライバと、一次コイルＬ１と共に共振回路を構成する少なくとも１つのコンデンサを含むことができる。

そして送電部１２が含む第１、第２の送電ドライバの各々は、例えばパワーＭＯＳトランジスタにより構成されるインバータ回路（バッファ回路）であり、送電制御装置２０のドライバ制御回路２６により制御される。

一次コイルＬ１（送電側コイル）は、二次コイルＬ２（受電側コイル）と電磁結合して電力伝送用トランスを形成する。例えば電力伝送が必要なときには、図１（Ａ）、図１（Ｂ）に示すように、充電器５００の上に携帯電話機５１０を置き、一次コイルＬ１の磁束が二次コイルＬ２を通るような状態にする。一方、電力伝送が不要なときには、充電器５００と携帯電話機５１０を物理的に離して、一次コイルＬ１の磁束が二次コイルＬ２を通らないような状態にする。

電圧検出回路１４は一次コイルＬ１の誘起電圧を検出する回路であり、例えば抵抗ＲＡ１、ＲＡ２や、ＲＡ１とＲＡ２の接続ノードＮＡ３とＧＮＤ（広義には第１の電源）との間に設けられるダイオードＤＡ１を含む。

この電圧検出回路１４は、一次コイルＬ１のコイル端電圧信号の半波整流回路として機能する。そして、一次コイルＬ１のコイル端電圧を抵抗ＲＡ１、ＲＡ２で分圧することで得られた信号ＰＨＩＮ（誘起電圧信号、半波整流信号）が、送電制御装置２０の波形検出回路２８（振幅検出回路、パルス幅検出回路）に入力される。即ち抵抗ＲＡ１、ＲＡ２は電圧分割回路（抵抗分割回路）を構成し、その電圧分割ノードＮＡ３から信号ＰＨＩＮが出力される。

表示部１６は、無接点電力伝送システムの各種状態（電力伝送中、ＩＤ認証等）を、色や画像などを用いて表示するものであり、例えばＬＥＤやＬＣＤなどにより実現される。

送電制御装置２０は、送電装置１０の各種制御を行う装置であり、集積回路装置（制御ＩＣ）などにより実現できる。この送電制御装置２０は、制御回路２２（送電側）、発振回路２４、ドライバ制御回路２６、波形検出回路２８、温度検出回路（ｔａｎδ検出回路）３８を含むことができる。

制御回路２２（制御部）は送電装置１０や送電制御装置２０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路２２は、電力伝送、負荷検出、周波数変調、異物検出、或いは着脱検出などに必要な各種のシーケンス制御や判定処理を行う。

発振回路２４は例えば水晶発振回路により構成され、外部の発振器２０６（図８及び図９参照）からの基準クロックに基づいて一次側のクロックを生成する。ドライバ制御回路２６は、発振回路２４で生成されたクロックや制御回路２２からの周波数設定信号などに基づいて、所望の周波数の制御信号を生成し、送電部１２の第１、第２の送電ドライバに出力して、第１、第２の送電ドライバを制御する。

波形検出回路２８は、一次コイルＬ１の一端の誘起電圧に相当する信号ＰＨＩＮの波形をモニタし、二次側（受電装置側）の負荷変動を検出する。これにより、データ（負荷）検出、異物（金属）検出、着脱（取り外し）検出等が可能になる。具体的には波形検出回路２８（振幅検出回路）は、一次コイルＬ１の一端の誘起電圧に相当する誘起電圧信号ＰＨＩＮの振幅情報（ピーク電圧、振幅電圧、実効電圧）を検出する。

例えば受電装置４０の負荷変調部４６が、送電装置１０に対してデータを送信するための負荷変調を行うと、一次コイルＬ１の誘起電圧の信号波形が図３（Ｂ）のように変化する。具体的には、データ「０」を送信するために負荷変調部４６が負荷を低くすると、信号波形の振幅（ピーク電圧）が小さくなり、データ「１」を送信するために負荷を高くすると、信号波形の振幅が大きくなる。従って、波形検出回路２８は、誘起電圧の信号波形のピークホールド処理などを行って、ピーク電圧がしきい値電圧を超えたか否かを判断することで、受電装置４０からのデータが「０」なのか「１」なのかを判断できる。

なお波形検出回路２８による負荷変動の検出手法は図３（Ａ）、図３（Ｂ）の手法に限定されず、受電側の負荷が高くなったか低くなったかを、ピーク電圧以外の物理量を用いて判断してもよい。例えば波形検出回路２８（パルス幅検出回路）は、一次コイルＬ１の誘起電圧信号ＰＨＩＮのパルス幅情報（コイル端電圧波形が所与の設定電圧以上になるパルス幅期間）を検出してもよい。具体的には波形検出回路２８は、信号ＰＨＩＮの波形整形信号を生成する波形整形回路からの波形整形信号と、ドライバ制御回路２６に駆動クロックを供給する駆動クロック生成回路からの駆動クロックを受ける。そして波形整形信号のパルス幅情報を検出することで、誘起電圧信号ＰＨＩＮのパルス幅情報を検出し、負荷変動を検出してもよい。

ｔａｎδ検出回路（温度検出回路）３８は、無接点電力伝送に使用されるコンデンサのｔａｎδの異常（不良）を検出する。このコンデンサは、例えばその一端が送電部１２の送電ドライバの出力に電気的に接続され、一次コイルＬ１と共に共振回路（直列共振回路）を構成するコンデンサである。制御回路２２は、コンデンサのｔａｎδの異常が検出された場合に、送電部１２の送電ドライバによる送電を停止させる制御を行う。具体的にはｔａｎδ検出回路３８は、コンデンサ温度と周囲温度との温度差を求めることで、コンデンサのｔａｎδの異常を検出する。そして制御回路２２は、コンデンサ温度と周囲温度との温度差が所与の温度差を超えたと判断した場合に、一次側から二次側への送電を停止させる。或いはコンデンサ温度が所与の温度を超えた場合に、一次側から二次側への送電を停止させてもよい。

受電装置４０（受電モジュール、二次モジュール）は、二次コイルＬ２、受電部である受電回路４２、負荷変調部４６、給電制御部４８、受電制御装置５０を含むことができる。なお受電装置４０や受電制御装置５０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。

受電回路４２は、二次コイルＬ２の交流の誘起電圧を直流電圧に変換する。この変換は受電回路４２が有する整流回路４３により行われる。この整流回路４３は、ダイオードＤＢ１〜ＤＢ４を含む。ダイオードＤＢ１は、二次コイルＬ２の一端のノードＮＢ１と直流電圧ＶＤＣの生成ノードＮＢ３との間に設けられ、ＤＢ２は、ノードＮＢ３と二次コイルＬ２の他端のノードＮＢ２との間に設けられ、ＤＢ３は、ノードＮＢ２とＶＳＳのノードＮＢ４との間に設けられ、ＤＢ４は、ノードＮＢ４とＮＢ１との間に設けられる。

受電回路４２の抵抗ＲＢ１、ＲＢ２はノードＮＢ１とＮＢ４との間に設けられる。そしてノードＮＢ１、ＮＢ４間の電圧を抵抗ＲＢ１、ＲＢ２により分圧することで得られた信号ＣＣＭＰＩが、受電制御装置５０の周波数検出回路６０に入力される。

受電回路４２のコンデンサＣＢ１及び抵抗ＲＢ４、ＲＢ５は、直流電圧ＶＤＣのノードＮＢ３とＶＳＳのノードＮＢ４との間に設けられる。そしてノードＮＢ３、ＮＢ４間の電圧を抵抗ＲＢ４、ＲＢ５により分圧することで得られた信号ＡＤＩＮが、受電制御装置５０の位置検出回路５６に入力される。

負荷変調部４６は負荷変調処理を行う。具体的には受電装置４０から送電装置１０に所望のデータを送信する場合に、送信データに応じて負荷変調部４６（二次側）での負荷を可変に変化させて、図３（Ｂ）に示すように一次コイルＬ１の誘起電圧の信号波形を変化させる。このために負荷変調部４６は、ノードＮＢ３、ＮＢ４の間に直列に設けられた抵抗ＲＢ３、トランジスタＴＢ３（Ｎ型のＣＭＯＳトランジスタ）を含む。このトランジスタＴＢ３は受電制御装置５０の制御回路５２からの信号Ｐ３Ｑによりオン・オフ制御される。そしてトランジスタＴＢ３をオン・オフ制御して負荷変調を行う際には、給電制御部４８のトランジスタＴＢ１、ＴＢ２はオフにされ、負荷９０が受電装置４０に電気的に接続されない状態になる。

例えば図３（Ｂ）のように、データ「０」を送信するために二次側を低負荷（インピーダンス大）にする場合には、信号Ｐ３ＱがＬレベルになってトランジスタＴＢ３がオフになる。これにより負荷変調部４６の負荷はほぼ無限大（無負荷）になる。一方、データ「１」を送信するために二次側を高負荷（インピーダンス小）にする場合には、信号Ｐ３ＱがＨレベルになってトランジスタＴＢ３がオンになる。これにより負荷変調部４６の負荷は、抵抗ＲＢ３（高負荷）になる。

給電制御部４８は負荷９０への電力の給電を制御する。レギュレータ４９は、整流回路４３での変換で得られた直流電圧ＶＤＣの電圧レベルを調整して、電源電圧ＶＤ５（例えば５Ｖ）を生成する。受電制御装置５０は、例えばこの電源電圧ＶＤ５が供給されて動作する。

トランジスタＴＢ２（Ｐ型のＣＭＯＳトランジスタ）は、受電制御装置５０の制御回路５２からの信号Ｐ１Ｑにより制御される。具体的にはトランジスタＴＢ２は、ＩＤ認証が完了（確立）して通常の電力伝送を行う場合にはオンになり、負荷変調の場合等にはオフになる。

トランジスタＴＢ１（Ｐ型のＣＭＯＳトランジスタ）は、出力保証回路５４からの信号Ｐ４Ｑにより制御される。具体的には、ＩＤ認証が完了して通常の電力伝送を行う場合にはオンになる。一方、ＡＣアダプタの接続が検出されたり、電源電圧ＶＤ５が受電制御装置５０（制御回路５２）の動作下限電圧よりも小さい場合等に、オフになる。

受電制御装置５０は、受電装置４０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この受電制御装置５０は、二次コイルＬ２の誘起電圧から生成される電源電圧ＶＤ５により動作することができる。また受電制御装置５０は、制御回路５２（受電側）、出力保証回路５４、位置検出回路５６、発振回路５８、周波数検出回路６０、満充電検出回路６２を含むことができる。

制御回路５２（制御部）は受電装置４０や受電制御装置５０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路５２は、ＩＤ認証、位置検出、周波数検出、負荷変調、或いは満充電検出などに必要な各種のシーケンス制御や判定処理を行う。

出力保証回路５４は、低電圧時（０Ｖ時）の受電装置４０の出力を保証する回路であり、電圧出力ノードＮＢ７から受電装置４０側への電流の逆流を防止する。

位置検出回路５６は、二次コイルＬ２の誘起電圧の波形に相当する信号ＡＤＩＮの波形を監視して、一次コイルＬ１と二次コイルＬ２の位置関係が適正であるかを判断する。具体的には信号ＡＤＩＮをコンパレータで２値に変換して、位置関係が適正であるか否かを判断する。

発振回路５８は、例えばＣＲ発振回路により構成され、二次側のクロックを生成する。周波数検出回路６０は、信号ＣＣＭＰＩの周波数（ｆ１、ｆ２）を検出して、図３（Ａ）に示すように、送電装置１０からの送信データが「１」なのか「０」なのかを判断する。

満充電検出回路６２（充電検出回路）は、負荷９０のバッテリ９４（二次電池）が、満充電状態（充電状態）になったか否かを検出する回路である。

負荷９０は、バッテリ９４の充電制御等を行う充電制御装置９２を含む。この充電制御装置９２（充電制御ＩＣ）は集積回路装置などにより実現できる。なお、スマートバッテリのように、バッテリ９４自体に充電制御装置９２の機能を持たせてもよい。

３．ｔａｎδの異常検出
図４に本実施形態の送電制御装置２０の具体的な構成例を示す。図４においてドライバ制御回路２６は、ドライバ制御信号を生成して、一次コイルＬ１を駆動する第１、第２の送電ドライバＤＲ１、ＤＲ２に対して出力する。送電ドライバＤＲ１の出力と一次コイルＬ１の間にはコンデンサＣ１が設けられ、送電ドライバＤＲ２の出力と一次コイルＬ１の間にはコンデンサＣ２が設けられる。そしてコンデンサＣ１、Ｃ２と一次コイルＬ１により直列共振回路が構成される。なお、共振回路の構成は図４に限定されず、例えばコンデンサＣ１、Ｃ２のいずれか一方を省略してもよい。

ｔａｎδ検出回路３８（温度測定回路）は、コンデンサＣ１やＣ２のｔａｎδの異常（不良）を検出する。なおコンデンサＣ１、Ｃ２の両方のｔａｎδの異常を検出してもよいし、一方のみのｔａｎδの異常を検出してもよい。制御回路２２は、このようなｔａｎδの異常が検出された場合に、送電ドライバＤＲ１、ＤＲ２による送電を停止させる制御を行う。具体的には例えば制御回路２２がドライバ制御回路２６に対して駆動停止信号を出力し、ドライバ制御回路２６が送電ドライバＤＲ１、ＤＲ２へのドライバ制御信号の出力を停止する。或いはドライバ制御信号２６がドライバ制御信号を生成するために使用する駆動クロックを停止する。これにより送電ドライバＤＲ１、ＤＲ２による一次コイルＬ１の駆動が停止し、無接点電力伝送による送電が停止する。

例えば理想的なコンデンサに流れる正弦波の電流の位相は、電圧の位相に対して９０度ずれるが、現実のコンデンサでは、寄生抵抗等に起因する誘電体損失により、この位相のずれは角度δだけ小さくなる。即ち図５（Ａ）に示すように、現実のコンデンサは、理想的なコンデンサのインピーダンス（−ｊＺｃ、Ｚｃ＝１／２πｆｃ）に対してＺｃ×ｔａｎδに相当する損失があると考えられ、この損失によりコンデンサが発熱する。このｔａｎδは誘電正接と呼ばれ、コンデンサの性能を表す重要なパラメータとなっている。

図５（Ｂ）にコンデンサのｔａｎδの測定値を示す。Ｂ１は正常品の測定値であり、Ｂ２、Ｂ３は異常品の測定値である。Ｂ１の正常品では周波数が高くなった時のｔａｎδの上昇は少ないが、Ｂ２、Ｂ３の異常品では周波数が高くなった時にｔａｎδも大きく上昇する。例えば回路基板への実装前には正常であったコンデンサも、実装時のハンダの熱等が原因でｔａｎδが異常になる場合がある。

図４の送電ドライバＤＲ１、ＤＲ２は、例えば１００ＫＨｚ〜５００ＫＨｚというような高い駆動周波数（交流周波数）で一次コイルＬ１を駆動する。一次コイルＬ１や共振コンデンサＣ１、Ｃ２には交流でかつ数百ｍＡ〜１Ａ程度の大電流（他は数十ｍＡの小電流である）が流れる。従ってコンデンサのｔａｎδに異常があると、誘電損失による発熱が生じ、コンデンサＣ１、Ｃ２が破壊するおそれがある。

この場合、図５（Ｂ）から明らかなように、駆動周波数が低い場合には、コンデンサのｔａｎδに異常があってもそれほど問題は生じない。このため、従来ではこのようなコンデンサのｔａｎδの異常については考慮していなかった。

ところが、無接点電力伝送の効率や安定性を高めたり、低消費電力化を図るためには、駆動周波数を、共振回路の共振周波数からなるべく離して、高い周波数に設定することが望ましいということが判明した。そして駆動周波数が高くなり、例えば１００ＫＨｚ以上になると、コンデンサのｔａｎδに異常があった場合に、コンデンサが発熱して破壊するおそれがある。

そこで、このような事態を防止するために本実施形態では、コンデンサのｔａｎδの異常を検出し、異常が検出された場合には一次側から二次側への送電を停止する手法を採用している。例えばコンデンサ温度と周囲温度との温度差が高くなった場合やコンデンサ温度が高くなった場合に、異常が検出されたと判断して送電を停止する。

具体的には図４において温度検出部１５は、基準抵抗Ｒ０と、コンデンサ温度測定用のサーミスタ（第１のサーミスタ）ＲＴ１と、周囲温度測定用のサーミスタ（第２のサーミスタ）ＲＴ２を含む。サーミスタＲＴ１はコンデンサＣ１やＣ２の近くに配置され、サーミスタＲＴ２はコンデンサＣ１やＣ２から距離が離れた位置に配置される。例えば、基準抵抗Ｒ０、サーミスタＲＴ１、ＲＴ２は、送電制御装置２０のＩＣが実装される回路基板に外付け部品として実装される。そしてサーミスタＲＴ１はコンデンサＣ１やＣ２の近くに実装され、サーミスタＲＴ２はコンデンサＣ１やＣ２から離れた位置に実装される。なおサーミスタは、温度変化に対して電気抵抗の変化の大きい抵抗体である。

ｔａｎδ検出回路３８は、ＲＦコンバージョン（抵抗−周波数変換）方式で温度を測定する。具体的には基準抵抗Ｒ０とコンデンサ温度測定用サーミスタＲＴ１との抵抗比情報である第１の抵抗比情報（基準計測時間内の第１のカウント値、ＣＲ発振時間）を求めることで、コンデンサ温度を測定する。また基準抵抗Ｒ０と周囲温度測定用サーミスタＲＴ２との抵抗比情報である第２の抵抗比情報（基準計測時間内の第２のカウント値、ＣＲ発振時間）を求めることで、周囲温度を測定する。そして測定されたコンデンサ温度と周囲温度との温度差を求めることで、コンデンサのｔａｎδの異常を検出する。

即ちサーミスタＲＴ１、ＲＴ２は例えば負の温度係数を有し、温度が上昇するとその抵抗値が減少する（後述する図１０参照）。従って、基準抵抗Ｒ０とサーミスタＲＴ１との第１の抵抗比情報や、基準抵抗Ｒ０とサーミスタＲＴ２の第２の抵抗比情報を求めることで、コンデンサ温度や周囲温度を測定できる。そしてこのように基準抵抗Ｒ０とサーミスタＲＴ１、ＲＴ２との抵抗比で温度を測定すれば、基準キャパシタＣ０の容量値や電源電圧等が変動した場合にも、この変動を吸収することができ、温度測定の精度を高めることができる。

また、コンデンサ温度のみに基づいてコンデンサのｔａｎδの異常を検出しようとすると、たまたま周囲温度が低いため、コンデンサ温度が高くならず、ｔａｎδの異常を検出できないおそれがある。例えば周囲温度が５℃で、コンデンサ温度が３０℃である場合には、コンデンサにおいて２５℃の発熱が発生しているのにもかかわらず、ｔａｎδの異常を検出できない。従って、ｔａｎδの異常を内在するコンデンサが看過されてしまう。

この点、図４では、コンデンサ温度と周囲温度との温度差に基づいて、ｔａｎδの異常が検出される。例えば周囲温度（環境温度）が５℃で、コンデンサ温度が３０℃である場合にも、温度差が２５℃であるため、ｔａｎδの異常であると検出される。従って、ｔａｎδの異常によるコンデンサの発熱を、周囲環境の温度に依存せずに、早期且つ確実に発見することができ、信頼性を向上できる。

ｔａｎδ検出回路３８は、抵抗比情報を温度に変換するための変換テーブル３８Ａを有する。この変換テーブル３８Ａは例えばＲＯＭ等のメモリにより実現できる。なお変換テーブル３８Ａを組み合わせ回路等により実現してもよい。

そしてｔａｎδ検出回路３８は、変換テーブル３８Ａと第１の抵抗比情報とに基づいて、コンデンサ温度を求め、変換テーブル３８Ａと第２の抵抗比情報とに基づいて、周囲温度を求める。即ちｔａｎδ検出回路３８は、例えば変換テーブル３８Ａから、抵抗比情報を温度に変換するための変換情報を読み出し、この変換情報に基づいて、第１の抵抗比情報（第１のカウント値）をコンデンサ温度に変換したり、第２の抵抗比情報（第２のカウント値）を周囲温度に変換する。

更に具体的には変換テーブル３８Ａは、このような変換情報として、温度の１０の位（１０℃刻みの温度）を求めるための第１の変換情報（ＣＮ）と、温度の１の位（１℃刻みの温度）を求めるための第２の変換情報（ＡＮ）を記憶する。

そしてｔａｎδ検出回路３８は、第１の抵抗比情報（第１のカウント値）に対応する温度の１０の位を、変換テーブル３８Ａの第１の変換情報に基づき特定する。そして第１の抵抗比情報に対応する温度の１の位を、変換テーブル３８Ａの第２の変換情報を用いた線形補間（補間演算）により求めることで、第１の抵抗比情報（第１のカウント値）をコンデンサ温度のデータに変換する。

またｔａｎδ検出回路３８は、第２の抵抗比情報（第２のカウント値）に対応する温度の１０の位を、変換テーブル３８Ａの第１の変換情報に基づき特定する。そして第２の抵抗比情報に対応する温度の１の位を、変換テーブル３８Ａの第２の変換情報を用いた線形補間（補間演算）により求めることで、第２の抵抗比情報（第２のカウント値）を周囲温度のデータに変換する。

このような変換テーブル３８Ａを用いれば、温度−サーミスタ抵抗値の変換特性が線形特性ではない場合にも、測定温度範囲を分割する複数の温度範囲の各温度範囲内の特性を、擬似的な線形特性とみなして、線形補間による変換処理を行うことが可能になる。これにより、ｔａｎδ検出回路３８の小規模化や処理の簡素化を図れる。また各温度範囲内で線形補間を行えば、例えば−３０℃〜１２０℃といような広い温度範囲での温度変換処理を実現できる。これにより、広い測定温度範囲においてｔａｎδの異常を検出でき、信頼性を向上できる。

４．制御ＩＣ
図６の制御ＩＣ１００は、図２に示す発振回路２４、波形検出回路２８、温度検出回路３８の他、デジタル電源調整回路３０、アナログ電源調整回路３２、リセット回路３９、制御ロジック回路１１０、アナログ回路１２０及びロジック回路１３０を有する。

制御ロジック回路１１０は、図２に示す送電側制御回路２２及びドライバ制御回路２６を内蔵している。制御ロジック回路１１０は、ＮＡＮＤ、ＮＯＲ、インバータ、Ｄフリップフロップなどの論理セルを有し、デジタル電源調整回路３０により調整されたデジタル電源ＶＤＤ３が供給されて動作する回路である。この制御ロジック回路１１０は、例えばゲートアレイやマイクロコンピュータなどにより実現でき、各種のシーケンス制御や判定処理を行う。制御回路１１０は、制御ＩＣ１００全体の制御を行う。

デジタル電源調整回路３０（デジタル電源レギュレータ、デジタル用定電圧生成回路）は、デジタル電源（デジタル電源電圧、ロジック電源電圧）の調整（レギュレーション）を行う。具体的には例えば外部から入力された５Ｖのデジタル用の電源ＶＤＤ５の電圧を調整して、例えば３Ｖの安定した電位のデジタル電源ＶＤＤ３の電圧を出力する。

アナログ電源調整回路３２（アナログ電源レギュレータ、アナログ用定電圧生成回路）は、アナログ電源（アナログ電源電圧）の調整（レギュレーション）を行う。具体的には例えば外部から入力された５Ｖのアナログ用の電源ＶＤ５Ａの電圧を調整して、例えば４．５Ｖの安定した電位のアナログ電源ＶＤ４５Ａの電圧を出力する。

デジタル電源調整回路３０、アナログ電源調整回路３２としては例えば公知のシリーズレギュレータを採用できる。このシリーズレギュレータは、例えば、高電位側電源とその出力ノードとの間に設けられた駆動トランジスタと、その出力ノードと低電位側電源との間に設けられ、出力電圧を抵抗分割する電圧分割回路と、その第１の入力端子（例えば非反転入力端子）に基準電圧が入力され、その第２の入力端子（例えば反転入力端子）に電圧分割回路からの抵抗分割電圧が入力され、その出力端子が駆動トランジスタのゲートに接続されるオペアンプなどを含むことができる。なおアナログ電源調整回路３２は、アナログＧＮＤを生成してアナログ回路１２０に供給する回路であってもよい。

リセット回路３９は、リセット信号を生成して集積回路装置の各回路に出力する。具体的にはリセット回路３９は、外部からの電源の電圧や、デジタル電源調整回路３０により調整されたデジタル電源（ロジック電源）の電圧や、アナログ電源調整回路３２により調整されたアナログ電源の電圧を監視する。そしてこれらの電源の電圧が適正に立ち上がった場合に、リセット信号を解除し、集積回路装置の各回路の動作を開始させ、いわゆるパワーオンリセットを実現する。

アナログ回路１２０は、コンパレータやオペアンプなどを有し、アナログ電源調整回路３２により調整されたアナログ電源ＶＤ４５Ａが供給されて動作する回路である。具体的にはアナログ回路１２０は、１又は複数のコンパレータや１又は複数のオペアンプを用いたアナログ処理を行う。更に具体的にはアナログ回路１２０は、振幅検出（ピーク検出）、パルス幅検出、位相検出又は周波数検出などの各種の検出処理を行う検出回路、アナログ電圧を用いた判定処理を行う判定回路、アナログ信号の増幅処理を行う増幅回路、カレントミラー回路、或いはアナログ電圧をデジタル電圧に変換するＡ／Ｄ変換回路などを含むことができる。この他、デジタル処理を実施するロジック回路１３０が設けられている。

この制御ＩＣ１００は矩形に形成され、第１辺ＳＤ１、第２辺ＳＤ２、第３辺ＳＤ３、第４辺ＳＤ４を有する。

制御ＩＣ１００には、プリドライバＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４が設けられている点である。図６では制御ＩＣ１００の第１辺ＳＤ１に沿ってプリドライバＰＲ１、ＰＲ２が配置され、第１辺ＳＤ１に直交する第２辺ＳＤ２に沿ってプリドライバＰＲ３、ＰＲ４が設けられている。なお、プリドライバＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４は、相補型トランジスタ（ＴＰ１，ＴＮ１），（ＴＰ２，ＴＮ２），（ＴＰ３，ＴＮ３），（ＴＰ４，ＴＮ４）にて形成されている。

例えば図７において、制御ＩＣ１００の外部には、第１の送信ドライバＤＲ１が設けられている。この第１の送信ドライバＤＲ１は、外付け部品であるＮ型パワーＭＯＳトランジスタＰＴＮ１（広義にはＮ型トランジスタ、Ｎ型ＭＯＳトランジスタ）とＰ型パワーＭＯＳトランジスタＰＴＰ１（広義にはＰ型トランジスタ、Ｐ型ＭＯＳトランジスタ）により構成される。この第１の送信ドライバＤＲ１としては、無接点電力伝送において一次コイルを駆動する送電ドライバや、モータを駆動するモータドライバなどの様々なドライバが考えられる。

プリドライバＰＲ１は、第１の送信ドライバＤＲ１のＮ型パワーＭＯＳトランジスタＰＴＮ１を駆動する。具体的にはプリドライバＰＲ１としては、Ｎ型トランジスタ及びＰ型トランジスタにより構成されるインバータ回路を用いることができる。そしてプリドライバＰＲ１のドライバ制御信号ＤＮ１が、出力パッドを介してＮ型パワーＭＯＳトランジスタＰＴＮ１のゲートに入力され、トランジスタＰＴＮ１のオン・オフ制御が行われる。

プリドライバＰＲ２は、第１の送信ドライバＤＲ１のＰ型パワーＭＯＳトランジスタＰＴＰ１を駆動する。具体的には、プリドライバＰＲ２としては、Ｎ型トランジスタ及びＰ型トランジスタにより構成されるインバータ回路を用いることができる。そしてプリドライバＰＲ２のドライバ制御信号ＤＰ１が、出力パッドを介してＰ型パワーＭＯＳトランジスタＰＴＰ１のゲートに入力され、トランジスタＰＴＰ１のオン・オフ制御が行われる。

この場合に、ドライバ制御信号ＤＮ１、ＤＰ１は、アクティブになる期間が互いにオーバラップしないノン・オーバラップ信号になっており、これにより、高電位側電源からトランジスタを介して低電位側電源に貫通電流が流れるのを防止できる。

なお、プリドライバＰＲ３，ＰＲ４は、図７に示す第２の送信ドライバＤＲ２を構成するトランジスタＰＴＮ２，ＰＴＰ２をドライバ制御信号ＤＮ２，ＤＰ２で駆動するもので、プリドライバＰＲ１，ＰＲ２と同様に動作する。

図７において、第１，第２の送信ドライバＤＲ１，ＤＲ２の各ノードＮ１，Ｎ２は、共振コンデンサＣ１，Ｃ２を介して、一次コイルＬ１の両端に接続されている。なお、共振コンデンサＣ１，Ｃ２は、一次コイルとともに直列共振回路を構成するもので、コンデンサＣ１，Ｃ２のいずれか一方のみを設けても良い。

また、第１の送信ドライバＤＲ１を構成するＰ型パワーＭＯＳトランジスタＰＴＰ１及びＮ型パワーＭＯＳトランジスタＰＴＮ１は、パワー電源電位ＰＶＤＤとパワー接地電源電位ＰＶＳＳとの間に直列接続されている。同様に、第２の送信ドライバＤＲ２を構成するＰ型パワーＭＯＳトランジスタＰＴＰ２及びＮ型パワーＭＯＳトランジスタＰＴＮ２は、パワー電源電位ＰＶＤＤとパワー接地電源電位ＰＶＳＳとの間に直列接続されている。従って、第１，第２の送信ドライバＤＲ１，ＤＲ２を駆動制御することで、高周波数のアナログ大電流が、一次コイルＬ１、第１，第２の共振コンデンサＣ１，Ｃ２及び第１，第２の送信ドライバＤＲ１，ＤＲ２（パワー系回路）に交流的に流れることが分かる。

なお、図６に示す制御ＩＣ１００の第１辺ＳＤ１〜第４辺ＳＤ４には各種の端子が設けられているが、ドライバ制御信号ＤＮ１，ＤＰ１の出力端子は第１辺ＳＤ１に、ドライバ制御信号ＤＮ２，ＤＰ２の出力端子は第２辺ＳＤ２に設けられている。また、発振回路２４に接続された端子は第２辺ＳＤ２に設けられ、波形検出回路２８に入力される誘起電圧信号ＰＨＩＮの入力端子は第３辺ＳＤ３に設けられている。さらに、温度検出回路３８に入力される温度検出信号は、第４辺ＳＤ４に設けられている。

５．印刷回路基板の実装面上での主要部品のレイアウト
送電装置１０の印刷回路基板２００の実装面２００Ａ上に配置される主要部品を図８に示す。以下、図８において、印刷回路基板２００を横方向にて二分する中心線ＣＬ、右向き方向（例えば第１の方向）をＤ１、左向き方向（例えば第２の方向）をＤ２、上向き方向をＤ３、下向き方向をＤ４、印刷回路基板２００の上向き方向Ｄ３の端部からの列位置を第１〜第４の列位置Ｐ１〜Ｐ４と定義して、主要部品のレイアウトについて説明する。

図８において、一次コイルＬ１の両端が接続される第１，第２のコイル接続端子２０２，２０４が、中心線ＣＬに対して例えば線対称となる位置にて、印刷回路基板２００の方向Ｄ３側の端部である第１列位置Ｐ１に配置されている。

制御ＩＣ１００は、印刷回路基板２００のほぼ中央領域（例えば第４列位置Ｐ４）にて、中心線ＣＬよりも第１の方向Ｄ１にシフトした位置に配置されている。なお、第１辺ＳＤ１，ＳＤ３が中心線ＣＬと平行であり、かつ、第２辺ＳＤ３がコイル端子２０２，２０４に向き合う側に配置されている。

一次コイルＣＬ１と共に直列共振回路を形成する共振コンデンサとして、第１，第２の共振コンデンサＣ１，Ｃ２とが設けられている。この第１，第２の共振コンデンサＣ１，Ｃ２は、中心線ＣＬに対して例えば線対称となる位置にて、印刷回路基板２００の第１列位置Ｐ１に隣接する第２列位置Ｐ２に配置されている。なお、上述した通り、第１，第２の共振コンデンサＣ１，Ｃ２のいずれか一方を削除しても良い。

第１，第２のコイル接続端子２０２，２０４を介して一次コイルＬ１の両端側より一次コイルＬ１を駆動する第１，第２の送電ドライバＤＲ１，ＤＲ２は、第１列位置Ｐ１と制御ＩＣ１００が配置された第４列位置Ｐ４との間に配置されている。第１の送信ドライバＤＲ１は、例えば、印刷回路基板２００の第２列位置Ｐ１と第４列位置Ｐ４との間の第３列位置Ｐ３に配置され、かつ、制御ＩＣ１００の第１辺ＳＤ１よりも第１の方向Ｄ１にシフトした位置に配置されている。第２の送信ドライバＤＲ２は、例えば、第２列位置Ｐ２にて第１，第２の共振コンデンサＣ１，Ｃ２の間に配置されることで、制御ＩＣ１００の第２辺ＳＤ３と向かい合う側の位置に配置されている。

共振コンデンサ、特に第１の共振コンデンサＣ１の温度を測定するための第１のサーミスタＲＴ１は、第３列位置Ｐ３にて、中心線ＣＬよりも第１の方向Ｄ１にシフトした位置にて、第１の共振コンデンサＣ１に近づけて配置されている。

環境温度を測定するサーミスタＲＴ２は、第１，第２の共振コンデンサＣ１，Ｃ２から遠ざけた位置、例えば制御ＩＣ１００の第４辺ＳＤ４より方向Ｄ４にシフトさせて位置に配置されている。

発振器２０６は、図６に示す制御ＩＣ１００の発振回路２４に基準クロックを供給するものであり、印刷回路基板１００の第３列位置Ｐ３にて、制御ＩＣ１００の第２辺ＳＤ２の方向Ｄ２側の隅部（発振回路２４への入力端子位置）に近づけて配置されている。

６．印刷回路基板の実装面上での配線パターンのレイアウト
次に、印刷回路基板２００の実装面２００Ａの配線パターンを図９に示す。第１，第２のコイル端子２０２，２０４には、第１，第２の幅広パターン２１０，２２０がそれぞれ接続されている。第１の幅広パターン２１０は、第１の共振コンデンサＣ１の端子パターン２１２に接続されている。この端子パターン２１２と、これと対向して配置された他の端子パターン２１４とに、第１の共振コンデンサＣ１が接続される。第２の幅広パターン２２０は、第２の共振コンデンサＣ２の端子パターン２２２に接続されている。この端子パターン２２２と、これと対向して配置された他の端子パターン２２４とに、第２の共振コンデンサＣ２が接続される。なお、第２の幅広パターン２２０は、上述した波形検出信号ＰＨＩＮの波形検出配線パターンの一部としても兼用される。

第１の送信ドライバＤＲ１のノードＮ１（図７参照）は、ノード端子パターン２３０に接続され、第１の送信ドライバＤＲ１を構成するトランジスタＰＴＰ１，ＰＴＮ１（図７参照）のゲートは、ゲート端子パターン２３２，２３４に接続される。同様に、第２の送信ドライバＤＲ１のノードＮ１（図７参照）は、ノード端子パターン２４０に接続され、第１の送信ドライバＤＲ２を構成するトランジスタＰＴＰ２，ＰＴＮ２（図７参照）のゲートは、ゲート端子パターン２４２，２４４に接続される。

このように、２つのコイル接続端子２０２，２０４、第１，第２の共振コンデンサＣ１，Ｃ２を、印刷回路基板２００の端部側の第１，第２の列位置Ｐ１，Ｐ２に配置し、第１，第２の送信ドライバＤＲ１，ＤＲ２を第２の列位置Ｐ２及び第３の列位置Ｐ３の右隅（第１の方向にシフトした位置）配置している。こうすることで、例えば５Ｖで数百ｍＡ〜１Ａ程度の大きな高周波電力を要するパワー系回路（一次コイルＣＬ１、第１，第２の共振コンデンサＣ１，Ｃ２及び第１，第２の送信ドライバＤＲ１，ＤＲ２）を、印刷回路基板２００の第１，第２の列位置及び第３の列位置Ｐ３の右隅（第１の方向にシフトした位置）に集約して配置している。この結果、パワー系回路を流れる大電流の経路を印刷回路基板２００の第１，第２列位置に集約できる他、パワー系部品同士が近接配置しているので、電流ロスも低減できる。

制御ＩＣ１００は、図８に示すように３２ピンを有し、第２辺ＳＤ２の右端をピン番号１とし、左回りに昇順して第１辺ＳＤ１の上端をピン番号３２とする。

制御ＩＣ１００の第１辺ＳＤ１の２つの端子（ピン番号３０，３１）から、２つのゲート端子２３２，２３４にそれぞれドライバ制御信号ＤＰ１，ＤＮ１（図７参照）を供給する配線パターン２３６Ａ−２３６Ｃ、２３８Ａ−２３８Ｃが設けられている。なお、配線パターン２３６Ｂ，２３８Ｂは、印刷回路基板２００の裏面２００Ｂ（後述の図１０参照）に設けられ、スルーホールを介して実装面２００Ａ側のパターン２３６Ａ，２３６Ｃ，２３８Ａ，２３８Ｃに接続される。

同様に、制御ＩＣ１００の第２辺ＳＤ２の２つの端子（ピン番号３，４）から、２つのゲート端子２４２，２４４にそれぞれドライバ制御信号ＤＰ２，ＤＮ２（図７参照）を供給する配線パターン２４６Ａ−２４６Ｃ、２４８Ａ，２４８Ｂが設けられている。なお、配線パターン２４６Ｂは、印刷回路基板２００の裏面２００Ｂ（後述の図１０参照）に設けられ、スルーホールを介して実装面２００Ａ側のパターン２４６Ａ，２４６Ｃに接続される。

このように、第１，第２辺ＳＤ１，ＳＤ２にドライバ制御信号ＤＰ１，ＤＮ１，ＤＰ２，ＤＮ２を出力する端子を備えた制御ＩＣ１００を、中心線ＣＬよりも第１の方向Ｄ１側にシフトさせて配置し、この第１，第２辺ＳＤ１，ＳＤ２に近い位置に第１，第２の送信ドライバＤＲ１，ＤＲ２を配置した。これにより、上述したパワー系回路を流れる電流と同期した電流の経路を、中心線ＣＬよりも第１の方向Ｄ１側にシフトさせた領域に集約させることができる。

これとは異なり、第１、第２の送信ドライバＤＲ１，ＤＲ２を中心線ＣＬに線対称に配置して、第１，第２の共振コンデンサＣ１，Ｃ２に接近させて配置することも考えられる。こうすると、印刷回路基板２００の第３列位置Ｐ３のほぼ全域にて、パワー系回路を流れる電流と同期した電流の経路が形成されてしまう。こうすると、印刷回路基板２００の第３列位置Ｐ３にて、他のアナログ小信号やデジタル信号の配線パターンを設けた場合、アナログ大電流がアナログ小信号やデジタル信号に悪影響を及ぼす。本実施形態では、図８に示す印刷回路基板２００の第３，第４列位置Ｐ３，Ｐ４の各左側（第２の方向Ｄ２にシフトした領域）では、アナログ大電流やそれに同期した電流が流れないので、この領域を有効に利用することが可能となる。

上述した通り、一次コイルＬ１の第２のコイル端子２０４側より、制御ＩＣ１００の第３辺ＳＤ３に設けた入力端子（ピン番号１１，１２）に、波形検出信号ＰＨＩＮを入力させる必要がある。この波形検出信号ＰＨＩＮは、電圧５Ｖで電流が数十ｍＡのアナログ小信号であり、アナログ大電流との干渉を防止する必要がある。

本実施形態では、波形検出信号ＰＨＩＮが伝播される波形電圧検出パターン（幅狭パターン）２５０，２５２は、制御ＩＣ１００の第３辺ＳＤ３に設けた入力端子（ピン番号１１，１２）より、印刷回路基板２００上での中心線ＣＬよりも第２の方向Ｄ２に位置する領域（図９にて制御ＩＣ１００の左側及び左上側の領域）を経由して延在されて、第２の幅広パターン２２０に接続されている。なお、第２の幅広パターン２２０は第１，第２の列位置Ｐ１，Ｐ２に配置されるが、パターン幅が広いため波形検出信号ＰＨＩＮの電位は安定する。一方、波形電圧検出パターン（幅狭パターン）２５０，２５２は、大電流アナログ信号の干渉を受けやすいが、図８に示す印刷回路基板２００の第３，第４列位置Ｐ３，Ｐ４の左側（第２の方向Ｄ２にシフトした領域）では、アナログ大電流やそれに同期した電流が流れないので、波形検出信号ＰＨＩＮにはノイズが重畳され難い。

図９に示すように、例えば第１の共振コンデンサＣ１の温度を測定するサーミスタ（第１のサーミスタ）ＲＴ１及び環境温度を測定するサーミスタ（第２のサーミスタ）ＲＴ２は、制御ＩＣ１００の第４辺ＳＤ４に設けた端子（ピン番号２２−２４）と接続される。

第２のサーミスタＲＴ２は、制御ＩＣ１００の第４辺ＳＤ４と対向する側に配置されているので、その配線パターン２６０，２６２の引き回しは容易である。

一方、第１のサーミスタＲＴ１は第１の共振コンデンサＣ１と近い位置に配置されるので、制御ＩＣ１００の第４辺ＳＤ４側には配置できず、第２辺ＳＤ２よりも上方向Ｄ３側に位置している。しかし、第１のサーミスタＲＴ１より制御ＩＣ１００の左側を迂回する経路には、第２の送信ドライバＤＲ２への配線パターン２４６Ａ，２４８Ａ等により塞がれている。第１のサーミスタＲＴ１より制御ＩＣ１００の右側を迂回する経路には、第１の送信ドライバＤＲ２への配線パターン２３６Ａ，２３８Ａ等により塞がれている。

そこで、第１のサーミスタＲＴ１と制御ＩＣ１００の第４辺ＳＤ４上の端子との間は、印刷回路基板２００の裏面２００Ｂに設けた配線パターン２６０，２６２によって接続している。

発振器２０６は、図９に示すように、配線パターン２４６Ａ，２４８Ａと、配線パターン２５０，２５２との間に設けられ、その間に延在された配線パターン２７０，２７２によって、制御ＩＣ１００の第２辺ＳＤ２に設けられた端子（ピン番号７，８）と接続されている。なお、発信器２０６からの基準クロック信号は、配線パターン２４６Ａ，２４８Ａを流れる電流と同期しているので、配線パターン２７０，２７２が配線パターン２４６Ａ，２４８Ａに近接していても、その悪影響は少ない。

７．印刷回路基板の裏面の電源パターン
図１０に示すように、印刷回路基板２００実装面２００Ａとは反対側の裏面２００Ｂには、上述した各種配線パターン２３６Ｂ，２３８Ｂ，２４６Ｂ，２６４，２６６の他、電源パターンが設けられている。なお、図１０は、図９の実装面２００Ａ側から透視した状態で描かれており、図９の実装面２００Ａの例えば右端は、図１０の裏面２００Ｂの右端と対向関係にある。また、図９及び図１０上にて二重丸はスルーホールを示し、図１０に示す電源パターンは図９に示す実装面２００Ａ側の電源パターンと接続されている。また、図１０に示す各種電源パターンは、後述する領域３００，３０２での接続領域を除いて、裏面２００Ｂではそれぞれ絶縁分離して形成されている。

接地（ＧＮＤ）電源パターンとして、第１，第２の送電ドライバに接続されるパワー接地電源パターンＰＧＮＤと、制御ＩＣの電源端子群に接続されるアナログ接地電源パターンＡＧＮＤ及びデジタル接地電源パターンＤＧＮＤを有する。

制御ＩＣ１００の少なくとも一部及び波形検出配線パターンの幅狭パターン２５０，２５２と対向する中央領域に、アナログ接地電源パターンＡＧＮＤが島状に形成されている。第１，第２の列位置Ｐ１，Ｐ２と対向する第１領域Ａ１にパワー接地電源パターンＰＧＮＤが形成され、アナログ接地電源パターンＡＧＮＤを挟んでパワー接地電源パターンＰＧＮＤとは逆側の第２領域Ａ２にデジタル接地電源パターンＤＧＮＤ１が形成されている。なお、デジタル接地電源パターンＤＶＳＳが、印刷回路基板２００の接地端子３１０と接続され、この接地端子３１０を介してグランド電位に接地される。

パワー接地電源パターンＰＧＮＤとデジタル接地電源パターンＤＧＮＤ１とは、島状のアナログ接地電源パターンＡＧＮＤと印刷回路基板２００の端辺との間の領域３００で相互に接続されている。また、アナログ接地電源パターンＡＧＮＤを挟んで領域３００とは逆側には、デジタル接地電源パターンＤＧＮＤ２が形成されている。このデジタル接地電源パターンＤＧＮＤ２は、制御ＩＣ１００の第１辺ＳＤ１に設けられた端子（第３２ピン）に接地電圧を供給する等のために設けられている。なお、デジタル接地電源パターンＤＧＮＤ１，ＤＧＮＤ２は、図９に示す領域３０２にて相互に接続されている。

ＶＤＤ電位を供給する電源パターンとして、第１，第２の送電ドライバＤＲ１，ＤＲ２に接続されるパワー電源パターンＰＶＤＤを含んでいる。このパワー電源パターンＰＶＤＤは、図９に示す実装面２００Ａに形成された電圧検出パターンの幅狭パターン２５０，２５２と対向する領域を避けて、第２領域Ａ２（デジタル接地電源パターンＤＶＳＳの領域）から第１領域Ａ１（パワー接地電源パターンＰＶＳＳの領域）に引き回されている。

パワー電源パターンＰＶＤＤの一端が第２の領域Ａ２に存在する理由は、第２の領域Ａ２に電源レギュレータ（図示せず）が配置されるからである。また、パワー電源パターンＰＶＤＤが第１領域Ａ１の両端に亘って配置される理由は、実装面２００Ａ側の第１，第２の送信ドライバＤＲ１，ＤＲ２に、スルーホールを介してパワー電源電位を供給するからである（図７も参照）。

上述したように、パワー接地電源パターンＰＶＳＳとデジタル接地電源電位ＤＶＳＳとは、図１０に示す領域３００にてのみ接続されている。よって、パワー電源パターンＰＶＤＤ及びパワー接地電源パターンＰＶＳＳを経てデジタル接地電源パターンＤＶＳＳに流れ込むアース電流経路は、図１０に示す矢印Ａの通りとなる。このため、この電流経路Ａは、図９に示す実装面２００Ａに形成された電圧検出パターンの幅狭パターン２５０，２５２と対向する領域を避けているので、幅狭パターン２５０，２５２を経由する波形検出信号ＰＨＩＮに悪影響を及ぼすことを低減できる。

図８に示すように、発振器２０６印刷回路基板２００の実装面２００Ａ上に設けられた発振器２０６は、図１０に示す島状のアナログ接地電源パターンＡＶＳＳとパワー接地電源パターンＰＶＳＳの境界と対向する領域に設けられている。この位置に配置された発振器２０６をデジタル接地電源パターンＤＶＳＳと接続するために、デジタル接地電源パターンＤＶＳＳは、第２領域Ａ２（デジタル接地電源パターンＤＶＳＳの主領域）より第１領域Ａ１（パワー接地電源パターンＰＶＳＳの領域）内に帯状に突出する第１の突出パターン３１２を有する。

従って、発振器２０６からの接地電流は図１０に示す矢印Ｂの経路となる。この経路Ｂは、第１，第２の送信ドライバＤＲ１，ＤＲ２のアース電流経路Ａと近接している。ただし、発信器２０６の基準クロック信号は第１，第２の送信ドライバＤＲ１，ＤＲ２を流れる電流と同期しているので、悪影響は少ない。

アナログ接地電源パターンＡＶＳＳを挟んで第１の突出パターン３１２の逆側の位置にて、第２領域Ａ２（デジタル接地電源パターンＤＶＳＳの主領域）より第１領域Ａ１（パワー接地電源パターンＰＶＳＳの領域）に突出する第２の突出パターン３１４をさらに有する。第２の突出パターン３１４の自由端部は、第１の突出パターン３１２の自由端部と接近しているが、両者は直接接続されていない。

こうして、アナログ接地電源パターンＡＶＳＳは、デジタルＧＮＤパターンＤＶＳＳ１並びに第１及び第２の突出パターン３１２，３１４により囲まれている。これにより、パワー接地電源パターンＰＶＳＳとアナログ接地電源パターンＡＶＳＳを分離している。

ここで、図６にて示したように、第１，第２の送信ドライバＤＲ１，ＤＲ２に供給されるドライバ制御信号ＤＰ１，ＤＮ１，ＤＰ２，ＤＮ２を生成する制御ＩＣ１００内の第１，第２のプリドライバＰＲ１，ＰＲ２は、相補型トランジスタ（ＴＰ１，ＴＮ１），（ＴＰ２，ＴＮ２），（ＴＰ３，ＴＮ３），（ＴＰ４，ＴＮ４）で形成されている。これら相補型トランジスタのゲートにはデジタル接地電位を選択的に供給する必要がある。

第１の送信ドライバＤＲ１を駆動する相補型トランジスタ（ＴＰ１，ＴＮ１），（ＴＰ２，ＴＮ２）のゲートにデジタル接地電位を供給するために、デジタル接地電源パターンＤＶＳＳとスルーホールを介して接続されたデジタル接地電源パターン３１６（図９参照）が、制御ＩＣ１００の第１辺に設けられた端子（第３２ピン）と接続されている。

第２の送信ドライバＤＲ２を駆動する相補型トランジスタ（ＴＰ３，ＴＮ３），（ＴＰ４，ＴＮ４）のゲートにデジタル接地電位を供給するために、第２の突出パターン３１４とスルーホールを介して接続されたデジタル接地電源パターン３１８（図９参照）が、制御ＩＣ１００の第２辺に設けられた端子（第６ピン）と接続されている。こうして、第２の送信ドライバＤＲ２を駆動する相補型トランジスタにもデジタル接地電位を供給することができる。

上述した相補型トランジスタに対する接地電流経路は、図１０に示す矢印Ｃ，Ｄとなり、先に説明した経路Ａ，Ｂとは分離される。

図１１は、印刷回路基板２００の表裏面の接地電源パターンの関係を模式的に示している。各接地電源パターンは、最終的にはショートされているが、そのパターン形状によって各接地電位が安定するようになっている。なお、アナログ接地電源パターンＡＶＳＳは、図９及び図１０では図示を省略しているが、２箇所のデジタル接地電源パターンＤＶＳＳ１，ＤＶＳＳ２を、図１１に示すように電位的に短絡させることができる。

図１０に示すデジタル接地電源パターンＤＶＳＳは、図９の実装面２００Ａに示すデジタル接地電源パターン３２０とスルーホールを介して接続され、このパターン３２２が制御ＩＣの第４辺ＳＤ４に設けられた端子（第２８ピン）と接続されている。

図１０に示すアナログ接地電源パターンＡＶＳＳは、図９の実装面２００Ａに示すアナログ接地電源パターン３２２，３２４，３２６とスルーホールを介して接続され、このパターン３２２が制御ＩＣの第３辺ＳＤ３及び第４辺ＳＤ４に設けられた端子（第１６，第１９ピン）と接続されている。

図１０ではさらに、ＶＤＤ電位を供給する電源パターンとして、デジタル電源パターンＤＶＤＤ、アナログ電源パターンＡＤＶＶが形成されている。デジタル電源パターンＤＶＤＤの一端は、スルーホールと接続された図９の実装面２００Ａ上のデジタル電源パターン３３０を介して電源レギュレータに接続されている。デジタル電源パターンＤＶＤＤの他端は、スルーホールと接続された図９の実装面２００Ａ上のデジタル電源パターン３３２を介して、制御ＩＣ１００の第１辺ＳＤ１及び第３辺ＳＤ３に設けた端子（第１５，第２６ピン）と接続されている。

アナログ電源パターンＡＶＤＤは、その一端が上記と同様にして電源レギュレータに接続されると共に、その他端が図９の実装面２００Ａ上のデジタル電源パターン３３４，３３６を介して、制御ＩＣ１００の第１辺ＳＤ１及び第２辺ＳＤ２に設けた端子（第２，第２９ピン）と接続されている。

なお、図１０に示す配線パターン２６４，２６６は第１のサーミスタＲＴ１のための配線パターンであるが、図１０にて配線パターン２６４，２６６の上端に接続される第１のサーミスタＲＴ１は、パワー接地電源パターンＰＶＳＳと対向する領域に配置されている。パワー接地電源パターンＰＶＳＳは、第１，第２の共振コンデンサＣ１，Ｃ２の裏面まで回り込んでいる。従って、第１のサーミスタＲＴ１と第１，第２の共振コンデンサＣ１，Ｃ２とを、パワー接地電源パターンＰＶＳＳで熱結合することができる。これにより、第１のサーミスタＲＴ１にて第１，第２の共振コンデンサＣ１，Ｃ２の温度測定精度を向上させることができる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。

図１（Ａ）、図１（Ｂ）は無接点電力伝送の説明図である。 本実施形態の送電装置、送電制御装置、受電装置、受電制御装置の構成例を示す図である。 図３（Ａ）、図３（Ｂ）は周波数変調、負荷変調によるデータ転送の説明図である。 本実施形態の送電制御装置の構成例を示す図である。 図５（Ａ）、図５（Ｂ）はコンデンサのｔａｎδの説明図である。 制御ＩＣのレイアウト例を示す図である。 ２つの送電ドライバと直列共振回路の説明図である。 印刷回路基板の実装面上での主要部品レイアウトを示す図である。 印刷回路基板の実装面の配線パターンを示す図である。 印刷回路基板の裏面の電源配線パターンを示す図である。 接地電源パターンの関係を模式的に示す図である。

符号の説明

Ｌ１ 一次コイル、Ｌ２ 二次コイル、１０ 送電装置、１２ 送電部、１４ 電圧検出回路、１５ 温度検出部、１６ 表示部、２０ 送電制御装置、２２ 制御回路（送電側）、２４ 発振回路、２６ ドライバ制御回路、２８ 波形検出回路、３０ デジタル電源調整回路、３２ アナログ電源調整回路、３８ ｔａｎδ検出回路、３８Ａ 変換テーブル、４０ 受電装置、４２ 受電回路、４３ 整流回路、４６ 負荷変調部、４８ 給電制御部、５０ 受電制御装置、５２ 制御回路（受電側）、５４ 出力保証回路、５６ 位置検出回路、５８ 発振回路、６０ 周波数検出回路、６２ 満充電検出回路、９０ 負荷、９２ 充電制御装置、９４ バッテリ、１００ 制御ＩＣ、１１０ 制御ロジック回路、１２０ アナログ回路、１３０ ロジック回路、２００ 印刷回路基板、２００Ａ 実装面、２００Ｂ 裏面、２０２ 第１のコイル接続端子、２０４ 第２のコイル接続端子、２１０ 第１の幅広パターン、２１２ 第２の幅広パターン（波形検出配線パターン）、２３６Ａ〜２３６Ｃ，２３８Ａ〜２３８Ｃ，２４６Ａ〜２４６Ｃ，２４８Ａ，２４８Ｂ ドライバ制御信号パターン、２５０，２５２ 幅狭パターン（波形検出配線パターン）、２４６，２４８ サーミスタ配線パターン、３００，３０２ 接地電源パターン接続領域、３１０ 接地端子、３１２ 第１の突出パターン、３１４ 第２の突出パターン、３２０〜３３６ 電源パターン、Ａ〜Ｄ 接地電流流路、Ａ１ 第１領域、Ａ２ 第２領域、ＡＤＳＳ アナログ接地電源パターン、ＡＤＶＶ アナログ電源パターン、Ｃ１，Ｃ２ 第１，第の共振コンデンサ、ＤＲ１，ＤＲ２ 第１，第２の送信ドライバ、ＤＶＳＳ１，２ デジタル接地電源パターン、ＤＶＤＤ デジタル電源パターン、ＰＶＳＳ パワー接地電源パターン、ＰＶＤＤ パワー電源パターン、ＣＬ 中心線、Ｄ１ 第１の方向、Ｄ２ 第２の方向、Ｐ１〜Ｐ４ 第１〜第４列位置、ＲＴ１ 第１のサーミスタ、ＲＴ２ 第２のサーミスタ、ＳＤ１〜ＳＤ４ 第１辺〜第４辺

Claims (15)

1. 一次コイルを含み、前記一次コイルを受電装置側の二次コイルと電磁的に結合させて、前記受電装置の負荷に対して電力を供給する送電装置において、
   前記一次コイルの両端が接続される第１，第２のコイル接続端子と、
   前記一次コイルと共に直列共振回路を形成する共振コンデンサと、
   前記第１，第２のコイル接続端子を介して前記一次コイルの両端側より前記一次コイルを駆動する第１，第２の送電ドライバと、
   前記第１，第２の送電ドライバに対してドライバ制御信号を出力する制御ＩＣと、
   を印刷回路基板の実装面上に有し、
   前記制御ＩＣは、第１〜第４辺を有する矩形に形成され、前記第１の送信ドライバへのドライバ制御信号の出力端子が第１辺に設けられ、前記第２の送信ドライバへの前記ドライバ制御信号の出力端子が前記第１辺に隣接する第２辺に設けられ、前記第２のコイル接続端子の信号波形が波形検出配線パターンを介して入力される入力端子が、前記第１辺と対向する第３辺に配置され、前記印刷回路基板を二分する、前記第１辺及び前記３辺と平行な中心線よりも第１の方向にシフトした位置に配置され、
   前記第１，第２のコイル接続端子は、前記印刷回路基板の端部側の第１列位置に配置され、前記第１の方向とは逆向きを第２の方向としたとき、前記第２のコイル端子は前記中心線よりも前記第２の方向にシフトした位置に配置され、
   前記共振コンデンサ及び前記第２の送信ドライバは、前記第１，第２のコイル接続端子が配置された前記第１列位置と前記制御ＩＣが配置された列位置との間の第２列位置に配置され、
   前記第１の送信ドライバは、前記第１列位置と前記制御ＩＣが配置された列位置との間に配置され、前記第１の送信ドライバは前記制御ＩＣの前記第１辺よりも前記第１の方向にシフトした位置に配置され、
   前記波形検出配線パターンは、前記制御ＩＣの前記第３辺より、前記印刷回路基板上での前記中心線よりも前記第２の方向にシフトした領域を経由して延在されて、前記第２のコイル接続端子に接続され、
   前記波形検出配線パターンは、前記第２のコイル接続端子から、前記第２列位置にて前記第２の方向にシフトされた位置まで形成された幅広パターンと、一端が前記幅広パターンに接続され他端が前記制御ＩＣの前記第３辺に設けられた前記入力端子に接続される幅狭パターンとを含むことを特徴とする送電装置。
2. 請求項１において、
   前記共振コンデンサは、前記第１のコイル接続端子に接続される第１の共振コンデンサと、前記第２のコイル接続端子に接続される第２の共振コンデンサとを含み、
   前記第２の送電ドライバは、前記第２列位置に配置される前記第１の共振コンデンサ及び前記第２の共振コンデンサの間に配置され、
   前記第１の送信ドライバは、前記第２列位置と隣接する第３列位置に配置され、
   前記制御ＩＣは、前記第３列位置と隣接する第４列位置に配置されていることを特徴とする送電装置。
3. 請求項１または２において、
   前記印刷回路基板の前記実装面の裏側面には電源パターンが設けられ、
   前記電源パターンは、
   前記第１，第２の送電ドライバに接続されるパワー接地電源パターンと、
   前記制御ＩＣの電源端子に接続されるアナログ接地電源パターン及びデジタル接地電源パターンと、
   を含み、
   前記制御ＩＣの少なくとも一部及び前記波形検出配線パターンの前記幅狭パターンと対向する中央領域に前記アナログ接地電源パターンが島状に形成され、前記第１，第２の列位置と対向する第１領域に前記パワー接地電源パターンが形成され、前記前記アナログ接地電源パターンを挟んで前記パワー接地電源パターンとは逆側の第２領域に前記デジタル接地電源パターンが形成され、
   前記パワー接地電源パターンと前記デジタル接地電源パターンとは、島状の前記アナログ接地電源パターンと前記印刷回路基板の端辺との間の領域で相互に接続されていることを特徴とする送電装置。
4. 請求項３において、
   前記電源パターンは、前記第１，第２の送電ドライバに接続されるパワー電源パターンをさらに含み、
   前記パワー電源パターンは、前記実装面に形成された前記波形検出配線パターンの前記幅狭パターンと対向する領域を避けて、前記第１領域から前記第２領域に引き回されていることを特徴とする送電装置。
5. 請求項３または４において、
   前記印刷回路基板の実装面上に設けられ、前記制御ＩＣの第２辺に設けられた端子と接続される発振器が、前記印刷回路基板の裏面側の前記アナログ接地電源パターン及び前記パワー接地電源パターンの境界領域と対向する位置に配置され、
   前記発振器に前記デジタル接地電源パターンを接続するために、前記デジタル接地電源パターンは、前記第１領域より前記第２領域内に帯状に突出する第１の突出パターンを有することを特徴とする送電装置。
6. 請求項５において、
   前記発振器は、前記印刷回路基板の実装面にて、前記第２の送信ドライバと前記制御ＩＣの前記第２辺に設けられた端子とを接続する配線パターンと、前記波形検出配線パターンとの間に設けられていることを特徴とする送電装置。
7. 請求項５または６において、
   前記アナログ接地電源パターンを挟んで前記第１の突出パターンとの逆側の位置にて、前記第１領域より前記第２領域に帯状に突出する第２の突出パターンをさらに有し、
   前記アナログ接地電源パターンは、前記デジタル接地電源パターン並びに前記第１及び第２の突出パターンにより囲まれていることを特徴とする送電装置。
8. 請求項７において、
   前記制御ＩＣは、前記第１，第２の送信ドライバに供給される前記ドライバ制御信号を生成する第１，第２のプリドライバを含み、前記第１，第２のプリドライバの各々は、相補型トランジスタで形成され、
   前記第２の突出パターンは、前記相補型トランジスタのゲートに供給されるグランド電位を設定することを特徴とする送電装置。
9. 請求項３乃至８のいずれかにおいて、
   前記共振コンデンサの温度を検出する第１のサーミスタが、前記印刷回路基板上の前記実装面にて、前記第２列位置と前記制御ＩＣが配置された列位置との間に配置されていることを特徴とする送電装置。
10. 請求項９において、
    前記制御ＩＣは、前記第１のサーミスタと接続される端子が前記第４辺に配置され、
    前記第１のサーミスタと前記第４辺の端子とは、前記印刷回路基板の裏面にて、島状の前記アナログ接地電源パターンと前記デジタル接地電源パターンとの間に設けた配線パターンを経由して接続されていることを特徴とする送電装置。
11. 請求項９または１０において、
    前記第１のサーミスタは、前記パワー接地電源パターンにより前記共振コンデンサと熱結合されていることを特徴とする送電装置。
12. 請求項９乃至１１のいずれかにおいて、
    環境温度を検出する第２のサーミスタが、前記印刷回路基板上の前記実装面にて、前記制御ＩＣの前記第４辺と対向する位置に配置され、
    前記第２のサーミスタと前記制御ＩＣの前記第４辺に設けられた端子とが、配線パターンを介して接続されていることを特徴とする送電装置。
13. 請求項１２において、
    前記制御ＩＣは、前記第１のサーミスタからの前記共振コンデンサの温度と、前記第２のサーミスタからの環境温度との温度差を求めることで、前記共振コンデンサのｔａｎδの異常を検出する温度検出回路を含むことを特徴とする送電装置。
14. 請求項１３において、
    前記制御ＩＣは、前記共振コンデンサのｔａｎδの異常が検出された時に、前記第１，第２の送電ドライバによる送電を停止させる制御回路を含むことを特徴とする送電装置。
15. 請求項１乃至１４のいずれかに記載の送電装置を含むことを特徴とする電子機器。

Images