JP5282502B2 - 整流制御装置、全波整流回路、受電装置、電子機器および無接点電力伝送システム - Google Patents
整流制御装置、全波整流回路、受電装置、電子機器および無接点電力伝送システム Download PDFInfo
- Publication number
- JP5282502B2 JP5282502B2 JP2008239635A JP2008239635A JP5282502B2 JP 5282502 B2 JP5282502 B2 JP 5282502B2 JP 2008239635 A JP2008239635 A JP 2008239635A JP 2008239635 A JP2008239635 A JP 2008239635A JP 5282502 B2 JP5282502 B2 JP 5282502B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- rectification
- control signal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
Description
まず、全波整流回路の回路構成の一例について説明する。
図1(A)〜図1(C)は、同期整流方式の全波整流回路ならびに整流制御装置の構成の一例について説明するための図である。
なお、同期整流素子は、能動素子からなる低損失のスイッチング素子であり、上述のように、同期整流素子としてMOSFETを使用することができるが、場合によっては、バイポーラトランジスタやその他の能動素子を使用する場合もあり得る。なお、本明細書においては、同期整流方式の「同期」という文言には特別な意味はなく、能動素子を適切なタイミングでスイッチング制御して、交流電圧を整流電圧に変換する整流方式は、すべて同期整流方式ということができる。
図2(A)および図2(B)は、整流制御装置に含まれるタイミング制御回路の内部構成の一例ならびに回路動作の一例を示す図である。図2(A)において、タイミング制御回路200は、第1〜第4の同期整流素子(M1〜M4)の各々のオン/オフを制御するために、第1〜第4のオン/オフ制御信号生成回路(すなわちTG1生成回路10a,TG2生成回路10b,TG3生成回路10c,TG4生成回路10d)を有している。
図3(A)および図3(B)は、タイミング制御回路が、整流ブリッジを構成する4つの同期整流素子のうちの一部のみのオン/オフを制御する例の構成と動作を説明するための図である。
図4は、タイミング制御回路の具体的な回路構成の一例を示す図である。図4に示される回路例では、図3(A)に示される回路構成を採用している。すなわち、図4のタイミング制御回路200は、TG1生成回路10aおよびTG2生成回路10bを有している。TG1生成回路10aおよびTG2生成回路10bの回路構成は同じである。図5においては、同一の構成要素には共通の符号を付している。但し、TG2生成回路10bにおいては、各構成要素の符号にダッシュ(’)を付し、TG1生成回路10aの構成要素と区別している。以下、TG1生成回路10aの回路構成と動作を説明する(TG2生成回路10bの回路構成と動作も同様である)。
図6(A),図6(B)は、第1および第2のコンパレータとして、ヒステリシスコンパレータを用いることによる効果を説明するための図である。なお、図6(A),図6(B)に示される波形図は、図5に示される波形図に対応している。
図7(A)および図7(B)は、ヒステリシスコンパレータの具体的な回路構成の一例を示す図である。
ためのMOSトランジスタMP10およびMN10と、ソース接地のMOSトランジスタMN3と、定電流源I2と、2段のCMOSインバータによって構成される出力バッファ(4つのMOSトランジスタMP11,MN11,MP12,MN12によって構成される)と、を有する。MOSトランジスタMN10がオンすることによって、正帰還ループが形成される。
図8は、タイミング制御回路の具体的な回路構成の他の例(出力保証回路を設ける例)を示す図である。本実施形態では、整流電圧Voutが所与の電圧レベル以上になるまで、同期整流素子(M1〜M4)のオン/オフ制御信号(TG1,TG2)を非アクティブレベル(L)に維持する出力保証回路350が設けられる。
図9は、タイミング制御回路の具体的な回路構成の他の例(ピークホールド回路およびヒステリシスコンパレータを共通に使用する例)を示す図である。
本実施形態では、本発明の整流制御装置および全波整流回路を搭載した受電装置、ならびに、その受電装置を用いて構成される無接点電力伝送システムについて説明する。
図10(A)〜図10(C)は、無接点電力伝送システムに対応した電子機器の構成の一例を示す図である。図10(A)には、送電装置11を内蔵する充電器(クレードル)500と、受電装置41を内蔵する携帯電話機510と、が示される。
図11は、無接点電力伝送システムの構成の一例を示す図である。送電装置11は、1次コイルL1と、共振コンデンサCQと、送電制御装置(送電制御IC)50と、送電部53と、波形モニタ回路54と、を有する。送電制御装置50は、送電側制御回路51と、ドライバ制御回路52と、を有する。ドライバ制御装置52は、駆動クロックDRCKに同期して、1次コイルL1を交流駆動する。これによって、1次側から2次側に無接点で電力を供給することができる。1次コイルの駆動周波数は、例えば、120KHzである。
図12は、無接点電力伝送システムの動作の一例を示す図である。待機状態において、送電側機器(クレードル)500に内蔵される送電制御装置50は、受電側機器(携帯電話機)510の着地(セッティング)を、例えば、0.3秒に1回、検出し(ステップS1)、これによって、受電側機器の着地(セッティング)が検出される(ステップS2)。
10(10a〜10d) オン/オフ制御信号生成回路(TG1〜TG4生成回路)、
100 整流ブリッジ、LQ 負荷、C1 平滑コンデンサ、
オン/オフ制御信号生成回路(TG1生成回路〜TG4生成回路)、
150 全波整流回路、200 タイミング制御回路、
250 整流制御装置(例えばIC)、
602 第1のヒステリシスコンパレータ、604 ピークホールド回路、
606 第2のヒステリシスコンパレータ、608 出力回路、
DP1〜DP4 ボディダイオード、MS1 充電スイッチ、MS2 放電スイッチ、
Cpeak ピークホールドコンデンサ、VSS 基準電位、
VC1,VC2 交流電圧、Vout 整流電圧、
TG1〜TG4 第1〜第4の同期整流素子のオン/オフ制御信号
Claims (13)
- 複数の同期整流素子を含む整流ブリッジと、前記整流ブリッジに接続される平滑コンデンサと、を含む全波整流回路における、前記複数の同期整流素子の少なくとも一つのオン/オフを制御する整流制御装置であって、
前記複数の同期整流素子のうちの少なくとも一つのオン/オフを、少なくとも一つのオン/オフ制御信号によって制御するタイミング制御回路を含み、
前記タイミング制御回路は、前記少なくとも一つのオン/オフ制御信号の一つである第1のオン/オフ制御信号を生成するオン/オフ制御信号生成回路を含み、
前記オン/オフ制御信号生成回路は、
整流ブリッジに入力される交流電圧と、前記整流ブリッジから出力される整流電圧とを比較する第1のコンパレータと、
前記交流電圧のピーク電圧をホールドするピークホールド回路と、
前記ピークホールド回路によってホールドされたピーク電圧と、前記交流電圧とを比較する第2のコンパレータと、
前記第1のコンパレータの出力信号と前記第2のコンパレータの出力信号とに基づいて、前記第1のオン/オフ制御信号を出力する出力回路と、
を有することを特徴とする整流制御装置。 - 請求項1記載の整流制御装置であって、
前記第1のコンパレータは第1のヒステリシスコンパレータによって構成され、前記第1のヒステリシスコンパレータの閾値電圧は、前記第1のヒステリシスコンパレータの出力信号の電圧レベルがLレベルのときは第1の閾値電圧であり、前記第1のヒステリシスコンパレータの出力信号の電圧レベルがHレベルのときは第2の閾値電圧であり、前記第1の閾値電圧と前記第2の閾値電圧との差電圧によって決まるヒステリシス幅は、前記交流電圧および前記整流電圧に重畳されるノイズに対して、前記第1のヒステリシスコンパレータが不感となる電圧に設定されることを特徴とする整流制御装置。 - 請求項1または請求項2記載の整流制御装置であって、
前記第2のコンパレータは第2のヒステリシスコンパレータによって構成され、前記第2のヒステリシスコンパレータの閾値電圧は、前記第2のヒステリシスコンパレータの出力信号の電圧レベルがLレベルのときは第3の閾値電圧であり、前記第2のヒステリシスコンパレータの出力信号の電圧レベルがHレベルのときは第4の閾値電圧であり、前記第3の閾値電圧と前記第4の閾値電圧との差電圧によって決まるヒステリシス幅は、前記交流電圧または前記整流電圧に重畳されるノイズに対して、前記第2のヒステリシスコンパレータが不感となる電圧に設定されることを特徴とする整流制御装置。 - 請求項1〜請求項3のいずれかに記載の整流制御装置であって、
前記ピークホールド回路は、
ピークホールドコンデンサと、
前記交流電圧が前記ピークホールドコンデンサのホールド電圧より高い期間において、前記ピークホールドコンデンサのホールド電圧が前記交流電圧と同じ電圧になるように前記ピークホールドコンデンサを充電し、かつ、前記交流電圧が前記ピークホールドコンデンサのホールド電圧よりも低くなると前記ピークホールドコンデンサの充電を停止する充電回路と、
前記ピーク電圧がホールドされている前記ピークホールドコンデンサをリセットするための放電回路と、
を有することを特徴とする整流制御装置。 - 請求項1〜請求項4のいずれかに記載の整流制御装置であって、
前記タイミング制御回路は、前記整流電圧が所与の電圧レベル以上になるまで、前記少なくとも一つのオン/オフ制御信号の各々を非アクティブレベルに維持する出力保証回路を、さらに有することを特徴とする整流制御装置。 - 請求項1〜請求項5のいずれかに記載の整流制御装置であって、
前記整流ブリッジは、
第1ノードに第1の交流電圧が入力され、第2ノードに前記第1の交流電圧とは逆相の第2の交流電圧が入力され、第3ノードから前記整流電圧が出力され、第4ノードが基準電位に接続されると共に、
前記第1ノードと前記第3ノードとの間に接続される第1の同期整流素子と、前記第2ノードと前記第3ノードとの間に接続される第2の同期整流素子と、前記第1ノードと前記第4ノードとの間に接続される第3の同期整流素子と、前記第2ノードと前記第4ノードとの間に接続される第4の同期整流素子と、を有することを特徴とする整流制御装置。 - 請求項6記載の整流制御装置であって、
前記タイミング制御回路に含まれる前記オン/オフ制御信号生成回路は、前記第1の同期整流素子のオン/オフを制御するための前記第1のオン/オフ制御信号ならびに前記第2の同期整流素子のオン/オフを制御するための第2のオン/オフ制御信号の双方を生成し、
前記第1のオン/オフ制御信号および前記第2のオン/オフ制御信号の双方を生成する前記オン/オフ制御信号生成回路は、
前記第1のコンパレータとしての、前記第1のオン/オフ制御信号および前記第2のオン/オフ制御信号の双方を生成するために共通に使用される、第1の共通コンパレータと、
前記第2のコンパレータとしての、前記第1のオン/オフ制御信号および前記第2のオン/オフ制御信号の双方を生成するために共通に使用される、第2の共通コンパレータと、
前記ピークホールド回路としての、前記第1のオン/オフ制御信号および第2のオン/オフ制御信号の双方の生成のために共通に使用される共通ピークホールド回路と、
前記第1の共通コンパレータに、前記第1の交流電圧あるいは前記第2の交流電圧のいずれを入力するかが、切り換え制御信号によって切り換えられる入力切り換えスイッチと、
生成されたオン/オフ制御信号を、前記第1のオン/オフ制御信号として出力するか、前記第2のオン/オフ制御信号として出力するかを、前記切り換え制御信号に基づいて切り換えるセレクタと、
前記整流ブリッジの前記第1ノードの電圧と前記第2ノードの電圧を比較して、前記切り換え制御信号を生成する比較回路と、
を有することを特徴とする整流制御装置。 - 請求項1〜請求項7のいずれかに記載の整流制御装置であって、
前記整流制御装置は、前記整流ブリッジを含むことを特徴とする整流制御装置。 - 複数の同期整流素子を含む整流ブリッジと、
前記整流ブリッジに接続される平滑コンデンサと、
前記複数の同期整流素子の少なくとも一つのオン/オフを制御するための、請求項1〜請求項7のいずれかに記載の整流制御装置と、
を含むことを特徴とする全波整流回路。 - 請求項1〜請求項8のいずれかに記載の整流制御装置を含むことを特徴とする電子機器。
- 請求項9記載の全波整流回路を含むことを特徴とする電子機器。
- 2次コイルと、
複数の同期整流素子を含む整流ブリッジと、前記整流ブリッジに接続される平滑コンデンサと、を含む全波整流回路と、
前記複数の同期整流素子の少なくとも一つのオン/オフを制御するための、請求項1〜請求項8のいずれかに記載の整流制御装置と、
前記全波整流回路から得られる整流電圧に基づく、給電対象の負荷への給電を制御するための給電制御部と、
を有することを特徴とする受電装置。 - 1次コイルと2次コイルを電磁的に結合させて、送電装置から請求項12記載の受電装置に対して電力を伝送する無接点電力伝送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239635A JP5282502B2 (ja) | 2008-09-18 | 2008-09-18 | 整流制御装置、全波整流回路、受電装置、電子機器および無接点電力伝送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239635A JP5282502B2 (ja) | 2008-09-18 | 2008-09-18 | 整流制御装置、全波整流回路、受電装置、電子機器および無接点電力伝送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010074950A JP2010074950A (ja) | 2010-04-02 |
JP5282502B2 true JP5282502B2 (ja) | 2013-09-04 |
Family
ID=42206212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008239635A Expired - Fee Related JP5282502B2 (ja) | 2008-09-18 | 2008-09-18 | 整流制御装置、全波整流回路、受電装置、電子機器および無接点電力伝送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5282502B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5348081B2 (ja) * | 2010-07-07 | 2013-11-20 | 村田機械株式会社 | 非接触受電装置 |
JP5783843B2 (ja) * | 2010-11-19 | 2015-09-24 | ローム株式会社 | スイッチング整流回路及びこれを用いたバッテリ充電装置 |
JP5863024B2 (ja) * | 2011-11-29 | 2016-02-16 | サンケン電気株式会社 | 同期整流回路 |
US8804389B2 (en) * | 2012-02-16 | 2014-08-12 | Linear Technology Corporation | Active bridge rectification |
JP2013255392A (ja) * | 2012-06-08 | 2013-12-19 | Yoshikawa Rf Semicon Co Ltd | 全波整流回路 |
JP5978905B2 (ja) * | 2012-10-11 | 2016-08-24 | Tdk株式会社 | 非接触受電装置および非接触電力伝送システム |
TWI481166B (zh) * | 2013-02-22 | 2015-04-11 | Delta Electronics Inc | 橋式開關控制電路及其操作方法 |
JP6284315B2 (ja) * | 2013-08-13 | 2018-02-28 | ローム株式会社 | 非接触給電システム、受信機器、およびアナログ回路 |
JP6249673B2 (ja) * | 2013-08-13 | 2017-12-20 | ローム株式会社 | 非接触給電システムおよび受信機器 |
JP6902846B2 (ja) * | 2015-11-20 | 2021-07-14 | ローム株式会社 | ワイヤレス受電装置、電子機器、fskが施された電力信号の復調方法 |
CN106487235B (zh) * | 2016-11-30 | 2017-11-10 | 无锡华润矽科微电子有限公司 | 同步整流时序控制器、无线充电全桥同步整流电路及系统 |
JP7080121B2 (ja) * | 2018-07-13 | 2022-06-03 | 三菱重工サーマルシステムズ株式会社 | コンバータ装置、制御信号特定方法及びプログラム |
CN115065222B (zh) * | 2022-08-18 | 2022-12-20 | 深圳英集芯科技股份有限公司 | 应用全桥同步整流启动防倒灌电路及电子设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3331754B2 (ja) * | 1994-05-27 | 2002-10-07 | 株式会社デンソー | 充電装置 |
JPH10108451A (ja) * | 1996-09-26 | 1998-04-24 | Sony Corp | スイッチング電源の入力交流電圧検出方法及び装置 |
JP3903911B2 (ja) * | 1996-11-13 | 2007-04-11 | セイコーエプソン株式会社 | 電力供給装置および携帯型電子機器 |
JP4308855B2 (ja) * | 2007-01-17 | 2009-08-05 | セイコーエプソン株式会社 | 受電制御装置、受電装置および電子機器 |
-
2008
- 2008-09-18 JP JP2008239635A patent/JP5282502B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010074950A (ja) | 2010-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5282502B2 (ja) | 整流制御装置、全波整流回路、受電装置、電子機器および無接点電力伝送システム | |
JP2010104088A (ja) | 整流制御装置、全波整流回路、受電装置、電子機器、無接点電力伝送システムおよび整流制御方法 | |
US8160654B2 (en) | Power reception control device, power reception device, and electronic instrument | |
US10903695B2 (en) | Power reception device and power reception method for non-contact power transmission | |
JP4314258B2 (ja) | 整流回路およびこれを用いた無線通信装置 | |
US9998003B2 (en) | DC-DC converter, power receiving device, and power feeding system | |
US7884927B2 (en) | Power transmission control device, non-contact power transmission system, power transmitting device, electronic instrument, and waveform monitor circuit | |
US7977974B2 (en) | Integrated circuit device and electronic instrument | |
JP5954788B2 (ja) | 電子部品、受電装置、及び給電システム | |
US10944330B1 (en) | Self-biased gate driver architecture | |
JP2010246292A (ja) | 受電装置、電子機器および無接点電力伝送システム | |
JP2019175756A (ja) | 制御装置、受電装置及び電子機器 | |
JP5176810B2 (ja) | 整流制御装置、全波整流回路、受電装置、無接点電力伝送システムおよび電子機器 | |
US7602216B2 (en) | Integrated circuit device and electronic instrument | |
JP2010051115A (ja) | 整流制御装置、全波整流回路、受電装置および無接点電力伝送システム | |
JP4639692B2 (ja) | 非接触電力伝送装置 | |
EP0998004A1 (en) | Method of overcharge prevention, charger circuit, electronic device, and timepiece | |
JP2014121135A (ja) | 蓄電池充電システム | |
JP2019175755A (ja) | 回路装置、制御装置、受電装置及び電子機器 | |
JP6479515B2 (ja) | 受電装置、電子機器、及び給電システム | |
KR101944387B1 (ko) | 무선전력전송 및 mst 데이터 전송을 위한 제어방법 및 이를 위한 장치 | |
EP4231499A1 (en) | Wireless charging device and terminal device | |
JP2005318710A (ja) | 整流回路及び整流回路を備えた無線通信媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5282502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |