JP5863024B2 - 同期整流回路 - Google Patents
同期整流回路 Download PDFInfo
- Publication number
- JP5863024B2 JP5863024B2 JP2011260148A JP2011260148A JP5863024B2 JP 5863024 B2 JP5863024 B2 JP 5863024B2 JP 2011260148 A JP2011260148 A JP 2011260148A JP 2011260148 A JP2011260148 A JP 2011260148A JP 5863024 B2 JP5863024 B2 JP 5863024B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- circuit
- synchronous
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 50
- 238000001514 detection method Methods 0.000 claims description 31
- 238000009499 grossing Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 12
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 7
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 7
- 101150110971 CIN7 gene Proteins 0.000 description 5
- 101150110298 INV1 gene Proteins 0.000 description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 102100026533 Cytochrome P450 1A2 Human genes 0.000 description 2
- 101000855342 Homo sapiens Cytochrome P450 1A2 Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
Images
Landscapes
- Rectifiers (AREA)
Description
このため、整流回路の損失を低減するために、図5に示すようなブリッジ整流器の各ダイオードにMOSFETを並列接続した同期整流回路が開示されている。先行特許文献1は、各ダイオードのアノード・カソード間電圧であるAC入力電圧と直流出力電圧とを比較して、AC入力電圧が直流出力電圧を超える期間に該ダイオードに並列に接続されたMOSFETをオン状態にする。または、各ダイオードのアノード・カソード間電圧であるAC入力電圧と接地電圧とを比較して、AC入力電圧が接地電圧より低い期間に該ダイオードに並列に接続されたMOSFETをオン状態にすることで、各ダイオードの損失を低減するものである。
図1は、交流電源ACの交流電圧Vinを全波整流部1と平滑コンデンサC1により整流平滑した直流電圧を負荷RLに供給するものである。全波整流部1は、交流電圧Vinを第1のノードN1と第2のノードN2に入力し、第3のノードと第4のノード間に接続された平滑コンデンサC1から整流電圧を出力し、かつ第4のノードが接地電位となる。また、全波整流部1の同期整流素子のオン/オフ制御はタイミング制御回路2により行われ、タイミング制御回路2は、同期整流素子を駆動するゲートドライブ回路3を備える。
ここで、同期整流素子はMOSFETなどのトランジスタ素子から構成されるが、限定されるものではなく、オン/オフ制御端子を備えたスイッチ機能を有した素子に置き換えることが可能である。
同期整流素子M1〜M4のオン/オフ制御端子G1〜G4は、ゲートドライブ回路3の出力に各々接続されている。
また、電圧比較器CP1の非反転端子は基準電源から抵抗R5を介して接続され、かつ抵抗R6とダイオードD3との直列回路を介して第4のノードに接続されている。なお、抵抗とダイオードの各直列回路はダイオードのカソード側が、各ノードに接続されている。
また、抵抗R1、R2の一方の端子が直流出力電圧の正極である第3のノードに接続され、抵抗R1の他方の端子が第1のノードに接続され、抵抗R2の他方の端子が第2のノードに接続されている。
なお、抵抗R3〜R6の抵抗比は、R3:R4=R5:R6の設定となっている。また、ダイオードD1、D2、D3は同一パッケージ等による温度補償されていることが好ましい。
まず、交流電圧Vinがゼロボルトのとき、電圧比較器CP1の非反転端子電圧と反転端子電圧は、抵抗R3〜R6の抵抗比がR3:R4=R5:R6の設定となっているため、同一の電圧となる。
次に、交流電圧Vinが平滑コンデンサC1の充電電圧を超えた状態では、ダイオードDi3またはDi4を介して電流が流れるので、ダイオードDi3またはDi4の順方向電圧降下が生じ、ダイオードD1またはD2のカソードの電位がグランドである第4のノードの電位より下がる。これにより電圧比較器CP1の反転端子電圧は非反転端子電圧よりも下がるので、電圧比較器CP1はHレベルの出力信号をゲートドライブ回路3に送出し、ゲートドライブ回路3はダイオードDi1〜Di4または同期整流素子M1〜M4のいずれかに電流が流れている期間のみ、同期整流素子M1、M2、M3、M4の同期整流素子をオンするための信号を出力する。
なお、同期整流素子がオン状態になっても、同期整流素子に流れる電流による電圧降下があるので、電圧比較器CP1はHレベルの出力信号を保持する。
また、交流電圧Vinが平滑コンデンサC1の充電電圧未満となった時点で同期整流素子に流れる電流による電圧降下がなくなり、電圧比較器CP1はHレベルからLレベル信号を出力する。
なお、交流電圧Vinが平滑コンデンサC1の充電電圧未満となった期間において、電圧比較器CP1の反転端子はハイインピーダンス状態にあるため、電流検出回路4は誤動作をおこしやすい。このため、平滑コンデンサの正極電圧に抵抗R1、R2を介してダイオードD1、D2のアノードに接続することで、平滑コンデンサ電圧VC1からバイアス電圧を得て、電圧比較器CP1の反転端子をVcc電圧にプルアップする。これにより、電圧比較器CP1の誤動作を防止することができる。
電圧比較器CP2の反転端子は、基準電圧Vccとグランドである第4のノード間に接続された抵抗R7と抵抗R8の直列回路の抵抗間の接続点に接続されている。また、電圧比較器CP2の非反転端子は、第1のノードから第9の抵抗R9を介して接続され、かつ第10の抵抗R10を介してグランドである第4のノードに接続されている。
交流電圧Vinの極性が第4のノードの電位に対して正極の場合には、電圧比較器CP2はHレベルの出力信号をゲートドライブ回路3に送出し、負極の場合はLレベルを出力する。
ゲートドライブ回路3は、極性検出回路5からの信号に基づき、Hレベル信号時には同期整流素子M1、M4の対となる同期整流素子をオンするための信号を出力し、Lレベル信号時には同期整流素子M2、M3の対となる同期整流素子をオンするための信号を出力する。
すなわち、極性検出回路5は、交流電圧Vinの極性により整流回路の対となる素子側をオンにするための信号を出力する。
なお、ゲートドライブ回路3の構成については後述する。
また、図2(4)に示す時刻t1における電圧比較器CP2の反転端子電圧CP2-と非反転端子電圧CP2+は非反転端子電圧CP2+のほうが高い状態にある。このため、図2(5)の電圧比較器CP2の出力電圧CP2_outはHレベルを出力している。
図2(4)に示す時刻t1から時刻t2となると、電圧比較器CP2の非反転端子電圧CP12は交流電圧Vinの上昇に伴い徐々に低下し、時刻t2にて電圧比較器CP2の反転端子電圧CP2-と非反転端子電圧CP12は逆転する。このため、図2(5)の電圧比較器CP2の出力電圧CP2_outはLレベルに変化し、交流電圧Vinが低下する時刻t5まで電圧比較器CP2の出力電圧CP2_outはLレベルを維持する。
なお、交流電流Iinが流れる時刻t3〜t4期間における交流電圧VinとなるノードN1,N2の電位及び平滑コンデンサC1の平滑電圧VC1を図2(6)に示す。平滑コンデンサC1の平滑電圧VC1をノードN1,N2の電位が超える期間は、時刻t3〜t4期間及び時刻t6〜t7となっていることが分かる。
また同様に、交流電圧Vinの極性が反転して負電位となり、ダイオードD2、D3を介して交流電流Iinが流れ始める期間の時刻t6においては、電圧比較器CP2の出力電圧CP2_outがHレベル、かつ電圧比較器CP1の出力電圧CP1_outがHレベルの条件となり、図2(7)に示すようにゲートドライブ回路3の駆動信号G2、G3が出力され、同期整流素子M2、M3がオン状態になり、前述の条件となる時刻t7まで保持される。
従って、ゲートドライブ回路3によって、上記条件の組み合わせから全波整流回路の対となる同期整流素子を選択し駆動することが可能になる。
また、図3においては、同期整流素子M2、M3の駆動電位と異なる同期整流素子M1、M3を駆動信号を送出するためのレベルシフト回路LS1、LS2が接続される構成を示す。なお、交流電圧の大きさによるが、例えば同期整流素子M1、M2をP型MOSFET等で構成することにより、レベルシフト回路LS1、LS2を不要にすることも可能である。
論理回路AND1〜AND4の一方の端子は電流検出回路4の電圧比較器CP1の出力端子に接続されている。論理回路AND2とAND3の他方の端子は接続され、極性検出回路5の電圧比較器CP2の出力端子及びインバータ回路INV1の入力端子と接続されている。論理回路AND1とAND4の他方の端子は接続され、インバータ回路INV1の出力端子に接続されている。
論理回路AND1とAND2の出力端子は、各々レベルシフト回路LF1、LF2を介してドライブ回路DR1、DR2の入力端子に接続されて、論理回路AND3とAND4の出力端子はドライブ回路DR3、DR4の入力端子に接続されている。ドライブ回路DR1〜DR4の出力は、各々ゲートドライブ回路3の駆動信号G1〜G4を出力する。
電圧比較器CP1の出力電圧CP1_outがHレベル、かつ電圧比較器CP2の出力電圧CP2_outがLレベルの時に論理回路AND1とAND4の入力は全てHレベルとなり、ドライブ回路DR1、DR4を介して駆動信号G1、G4を出力する。このとき、論理回路AND2とAND3の他方の入力端子はLレベルにあるため、駆動信号を出力しない。
また、電圧比較器CP1の出力電圧CP1_outがHレベル、かつ電圧比較器CP2の出力電圧CP2_outがHレベルの時に論理回路AND2とAND3の入力は全てHレベルとなり、ドライブ回路DR2、DR3を介して駆動信号G2、G3を出力する。このとき、論理回路AND1とAND4の他方の入力端子はインバータ回路INV1を介してLレベルが入力されているので駆動信号を出力しない。
2・・・タイミング制御回路
3・・・ゲートドライブ回路
4・・・電流検出回路
5・・・極性検出回路
Di1〜Di4・・・ダイオード
M1〜M4・・・同期整流素子
C1・・・平滑コンデンサ
RL・・・負荷
CP1、CP2・・・電圧比較器
Vcc・・・基準電圧
R1〜R12・・・抵抗
AND1〜AND4・・・論理回路
INV1・・・インバータ回路
Claims (1)
- 複数の同期整流素子を含み、第1ノードおよび第2ノードに交流電圧が入力され、第3ノードから整流電圧が出力され、第4ノードが基準電位に接続される整流ブリッジダイオー ドと、 前記第3ノードと前記第4ノード間に接続される平滑コンデンサと、を含む全波整流回路における前記複数の同期整流素子のオン/オフを制御する整流制御回路であって、 正極の整流平滑電圧が出力される前記第3ノードと第1ノード間に第1の抵抗が接続され、前記第3ノードと第2ノード間に第2の抵抗が接続され、 前記複数の同期整流素子のオン/オフを制御するタイミング制御回路と、前記複数の同期整流素子をオン/オフ駆動するゲートドライブ回路を含み、 前記タイミング制御回路は、前記同期整流素子に流れる電流の電圧降下を検出し、該検出値に応じて前記同期整流素子をオン・オフする制御信号を出力する電流検出回路と、前記第4ノード電位を基準にして前記交流電圧の極性を検出し極性信号を出力する極性検出回路とを備え、 前記ゲートドライブ回路は、前記電流検出回路の同期整流素子をオン・オフする制御信号とともに、前記交流電圧の極性検出回路の検出信号により各ノード間に接続された前記同期整流素子のうち1対の素子を選択してオン・オフ駆動することを特徴とする同期整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011260148A JP5863024B2 (ja) | 2011-11-29 | 2011-11-29 | 同期整流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011260148A JP5863024B2 (ja) | 2011-11-29 | 2011-11-29 | 同期整流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013115928A JP2013115928A (ja) | 2013-06-10 |
JP5863024B2 true JP5863024B2 (ja) | 2016-02-16 |
Family
ID=48710999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011260148A Active JP5863024B2 (ja) | 2011-11-29 | 2011-11-29 | 同期整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5863024B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101650435B1 (ko) * | 2015-03-30 | 2016-08-23 | (주)성진아이엘 | 턴 오프 제어 방식이 개선된 정류기 및 상기 정류기의 제어 방법 |
JP6254549B2 (ja) * | 2015-06-02 | 2017-12-27 | 株式会社Soken | 電力変換装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11356051A (ja) * | 1998-06-08 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 電源装置及びそれを用いた空気調和機 |
JP2004336943A (ja) * | 2003-05-09 | 2004-11-25 | Canon Inc | 電力変換器 |
JP5282502B2 (ja) * | 2008-09-18 | 2013-09-04 | セイコーエプソン株式会社 | 整流制御装置、全波整流回路、受電装置、電子機器および無接点電力伝送システム |
JP2010104088A (ja) * | 2008-10-21 | 2010-05-06 | Seiko Epson Corp | 整流制御装置、全波整流回路、受電装置、電子機器、無接点電力伝送システムおよび整流制御方法 |
-
2011
- 2011-11-29 JP JP2011260148A patent/JP5863024B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013115928A (ja) | 2013-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9893546B2 (en) | Direct current power supply circuit | |
TWI454036B (zh) | 應用在pfc電源轉換器的橋式整流器 | |
EP2629411B1 (en) | Active bridge rectification | |
JP2007110869A (ja) | 電力変換装置 | |
JP2009284585A (ja) | 充電制御用半導体集積回路および充電装置 | |
JP6747203B2 (ja) | スイッチング電源装置 | |
JP2014202632A (ja) | ゼロクロス検知回路 | |
JP2018074666A (ja) | 電力変換装置 | |
TWI657718B (zh) | 調光裝置 | |
JP5062440B2 (ja) | 電源回路 | |
JP2018007386A (ja) | Dc−dcコンバータおよび電源装置 | |
JP5863024B2 (ja) | 同期整流回路 | |
JP6942559B2 (ja) | 受電装置 | |
JP6022883B2 (ja) | 電源装置 | |
JP5797946B2 (ja) | インバータ装置の蓄積電力放電回路 | |
JP5912726B2 (ja) | 同期整流型ブリッジ | |
JP2011062041A (ja) | スイッチング制御回路およびスイッチング電源回路 | |
US7848123B2 (en) | Current controlled shunt regulator | |
US10461662B1 (en) | AC/DC converter | |
JP2012157215A (ja) | ドライブ回路及びスイッチング電源装置 | |
JP5640731B2 (ja) | ドライブ回路及びスイッチング電源装置 | |
JP2010178519A (ja) | 全波整流回路 | |
JP5187008B2 (ja) | 保護回路 | |
KR102029702B1 (ko) | 방전 회로 및 이를 포함하는 전원 공급 장치 | |
JP2019221079A (ja) | 整流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5863024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |