JP2007110869A - 電力変換装置 - Google Patents

Abstract

【課題】効率の優れた電力変換装置を提供する。
【解決手段】全波整流回路を構成するダイオードのうち、少なくとも１つのダイオードをＭＯＳＦＥＴ３にて置き換えた整流回路と、各々のＭＯＳＦＥＴ３毎に備えられたＭＯＳＦＥＴ駆動手段６と、各々のＭＯＳＦＥＴ３のドレイン電位とソース電位とを比較する電圧比較手段７とを備えた電力変換装置において、各々のＭＯＳＦＥＴ駆動手段６は、通常ＭＯＳＦＥＴ３がオンとなるように駆動し、電圧比較手段７においてドレイン電位がソース電位よりも高い場合にのみＭＯＳＦＥＴ３をオフする。
【選択図】図１

Description

本発明は、交流電源から得られる交流電圧を直流電圧に変換して負荷へ電力を供給する電力変換装置に関するものである。

交流電源からの交流電圧を直流電圧に変換する電力変換装置では、整流回路を構成するダイオードにおいて、ダイオードを流れる電流とダイオードの順方向電圧との積に相当する電力損失が生じる。

従来、この整流回路で生じる電力損失を低減する方法として、ダイオードブリッジを構成する各々のダイオードをＭＯＳＦＥＴに置き換えた回路構成において、交流電源の電圧位相に合わせてＭＯＳＦＥＴを交互にオン・オフする方式が知られている（例えば、特許文献１参照）。

図８は、特許文献１に記載された整流回路の構成を示すものである。図８に示すように、従来の整流回路は、交流電源１と、交流電源１からの交流電圧を整流するダイオードブリッジのダイオードをＭＯＳＦＥＴ３ａ〜３ｄで置き換えた構成を有しており、その直流出力端には平滑コンデンサ４を備えている。

一般にＭＯＳＦＥＴは、ドレイン電流が一定以下の範囲内においてダイオードの順方向電圧よりも低い電圧降下に相当する低いインピーダンス(内部抵抗)を有することから、交流電源１の正の半サイクルにおいては、ＭＯＳＦＥＴ３ｂとＭＯＳＦＥＴ３ｃとをオンさせ、負の半サイクルにおいては、ＭＯＳＦＥＴ３ａとＭＯＳＦＥＴ３ｄとをオンさせることによって、整流回路における電力損失を低減することができる。
特開平１０−１０８４６４号公報

しかしながら、上記従来の整流回路は、ＭＯＳＦＥＴをオンするタイミングが遅い場合には寄生ダイオードに電流が流れてしまうために効率が低下するという問題を生じ、また、ＭＯＳＦＥＴをオンするタイミングが早い場合には平滑コンデンサ側から交流電源側へＭＯＳＦＥＴに正のドレイン電流が流れてしまうためにかえって損失が増加してしまう。

そのため、負荷に応じて正確なタイミングでＭＯＳＦＥＴをオン・オフさせるために、トランス等で構成された高精度なＭＯＳＦＥＴの駆動タイミング検出回路が必要であるといった課題を有していた。

さらに、ＭＯＳＦＥＴの過電流保護を行うためには、ＭＯＳＦＥＴに直列に電流検出用の抵抗を挿入する等の対応が必要となり、その結果、ＭＯＳＦＥＴのオン時におけるトータルの回路インピーダンスが増加して、整流回路における損失低減効果が減少してしまうといった課題があった。

本発明は、上記従来の課題を解決するもので、簡単な構成で、正確なタイミングにてＭＯＳＦＥＴをオン・オフするものであり、ＭＯＳＦＥＴにおける過電流の発生を確実に防ぐことができ、かつ、高い電力変換効率が得られる電力変換装置を提供することを目的とする。

前記従来の課題を解決するために、本発明の電力変換装置は、全波整流回路または倍電圧整流回路を構成するダイオードのうち、少なくとも１つのダイオードを寄生ダイオードの向きが同一方向のＭＯＳＦＥＴで置き換えた整流回路を備え、各々のＭＯＳＦＥＴ毎に、各々のＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動手段と、各々のＭＯＳＦＥＴのドレイン端子とソース端子の電位を比較する電圧比較手段とをそれぞれ備えた電力変換装置において、各々のＭＯＳＦＥＴ駆動手段は、通常ＭＯＳＦＥＴがオンとなるように駆動し、各々の電圧比較手段において各々のＭＯＳＦＥＴのドレイン電位がソース電位よりも高い場合に各々のＭＯＳＦＥＴをそれぞれオフすることで、外部からの信号を必要とせずに簡単な構成にて、ＭＯＳＦＥＴをオンする正確なタイミングを得るものである。

また本発明の電力変換装置は、全波整流回路または倍電圧整流回路を構成するダイオードのうち、少なくとも１つのダイオードと並列に、寄生ダイオードの向きが同一方向のＭＯＳＦＥＴが接続された整流回路を備え、各々のＭＯＳＦＥＴ毎に、各々のＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動手段と、各々のＭＯＳＦＥＴのドレイン端子とソース端子の電位を比較する電圧比較手段とをそれぞれ備えた電力変換装置において、各々のＭＯＳＦＥＴ駆動手段は、通常ＭＯＳＦＥＴがオンとなるように駆動し、各々の電圧比較手段において各々のＭＯＳＦＥＴのドレイン電位がソース電位よりも高い場合に各々のＭＯＳＦＥＴをそれぞれオフすることで、外部からの信号を必要とせずに、簡単な構成にてＭＯＳＦＥＴをオンする正確なタイミングを得るものである。

また本発明の電力変換装置における電圧比較手段は、ＭＯＳＦＥＴのソース端子をグランド電位とする正電源および負電源によって電力供給されて、電圧比較を行う一方の電位を、前記ＭＯＳＦＥＴのドレイン−ソース間電圧を分圧抵抗にて分圧された電位とし、他方の電位を概略前記ＭＯＳＦＥＴのソース電位とするコンパレータで構成されるものであり、これによって分圧抵抗等の公差の影響を受けずに正確なタイミングを検出するものである。

また本発明の電力変換装置は、整流回路をダイオードと整流回路の負極側に接続されたＭＯＳＦＥＴとで構成することによって、ＭＯＳＦＥＴおよび電圧比較手段を駆動する電源を共通とするものである。

本発明の電力変換装置は、整流回路を構成するダイオードのうち少なくとも１つのダイオードをＭＯＳＦＥＴと置き換えた整流回路を備えて、簡単な構成で各々のＭＯＳＦＥＴを正確なタイミングでオン・オフできるので、過電流の発生を確実に防ぐことができ、かつ、高い電力変換効率を得ることができる。

第１の発明は、全波整流回路において、整流回路を構成するダイオードの少なくとも１つダイオードを寄生ダイオードの向きが同じ方向のＭＯＳＦＥＴによって置き換えられた整流回路と、各々のＭＯＳＦＥＴのドレイン端子とソース端子の電位を比較する電圧比較手段とをそれぞれ備えた電力変換装置において、各々のＭＯＳＦＥＴ駆動手段は、通常ＭＯＳＦＥＴがオンとなるように駆動し、各々の電圧比較手段において各々のＭＯＳＦＥＴのドレイン電位がソース電位よりも高い場合にＭＯＳＦＥＴをオフすることにより、ＭＯＳＦＥＴのドレインからソース方向に流れる順方向の電流をほぼゼロに抑えつつ、ＭＯＳＦＥＴをドレイン−ソース間電圧がゼロボルトとなる交流電源の電圧位相から、ダイオードの順方向電圧よりも電圧降下の小さなＭＯＳＦＥＴを正確にオンすることができるので、整流回路の電力損失を小さくすることが可能となる。

第２の発明は、倍電圧整流回路において、整流回路を構成するダイオードの少なくとも１つダイオードを寄生ダイオードの向きが同じ方向のＭＯＳＦＥＴによって置き換えられた整流回路と、各々のＭＯＳＦＥＴ毎に備えられたＭＯＳＦＥＴ駆動手段と、各々のＭＯＳＦＥＴのドレイン端子とソース端子の電位を比較する電圧比較手段とをそれぞれ備えた電力変換装置において、各々のＭＯＳＦＥＴ駆動手段は、通常ＭＯＳＦＥＴがオンとなるように駆動し、各々の電圧比較手段において各々のＭＯＳＦＥＴのドレイン電位がソース電位よりも高い場合にＭＯＳＦＥＴをオフすることにより、ＭＯＳＦＥＴのドレインからソース方向に流れる順方向の電流をほぼゼロに抑えつつ、ＭＯＳＦＥＴをドレイン−ソース間電圧がゼロボルトとなる交流電源の電圧位相から、ダイオードの順方向電圧よりも電圧降下の小さなＭＯＳＦＥＴを正確にオンすることができるので、整流回路の電力損失を小さくすることが可能となる。

第３の発明は、全波整流回路を構成するダイオードのうち、少なくとも１つのダイオードと並列に寄生ダイオードの向きが同一方向のＭＯＳＦＥＴが接続された整流回路を備え、各々のＭＯＳＦＥＴ毎に、各々のＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動手段と、各々のＭＯＳＦＥＴのドレイン端子とソース端子の電位を比較する電圧比較手段とをそれぞれ備えた電力変換装置において、各々のＭＯＳＦＥＴ駆動手段は、通常ＭＯＳＦＥＴがオンとなるように駆動し、各々の電圧比較手段において各々のＭＯＳＦＥＴのドレイン電位がソース電位よりも高い場合に各々のＭＯＳＦＥＴをそれぞれオフすることによって、電流がＭＯＳＦＥＴとダイオードとに分流して流れる重負荷時においても、整流回路における電力変換効率を損なうことなく、一般整流ダイオードよりも順方向電圧の高いＦＲＤを寄生ダイオードに持つ高速タイプのＭＯＳＦＥＴを用いることが可能となる。

さらに、ダイオードに流れ始めるドレイン逆電流値が小さくなることから、ＭＯＳＦＥＴのチャネルに流れる最大電流を低く抑えることができ、電流定格のより小さなＭＯＳＦＥＴを使用することができる。

第４の発明は、倍電圧整流回路を構成するダイオードのうち、少なくとも１つのダイオードと並列に寄生ダイオードの向きが同一方向のＭＯＳＦＥＴが接続された整流回路を備え、各々のＭＯＳＦＥＴ毎に、各々のＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動手段と、各々のＭＯＳＦＥＴのドレイン端子とソース端子の電位を比較する電圧比較手段とをそれぞれ備えた電力変換装置において、各々のＭＯＳＦＥＴ駆動手段は、通常ＭＯＳＦＥＴがオンとなるように駆動し、各々の電圧比較手段において各々のＭＯＳＦＥＴのドレイン電位がソース電位よりも高い場合に各々のＭＯＳＦＥＴをそれぞれオフすることによって、ＭＯＳＦＥＴとダイオードとに電流が分流して流れる重負荷時においても、整流回路における電力変換効率を損なうことなく、一般整流ダイオードよりも順方向電圧の高いＦＲＤを寄生ダイオードに持つ高速タイプのＭＯＳＦＥＴを用いることを可能とするものである。

さらに、ダイオードに流れ始めるドレイン逆電流値が小さくなることから、ＭＯＳＦＥＴのチャネルに流れる最大電流を低く抑えることができ、電流定格のより小さなＭＯＳＦＥＴを使用することができる。

第５の発明は、各々の電圧比較手段を、ＭＯＳＦＥＴのソース端子をグランド電位とする正電源および負電源によって電力供給されて、電圧比較を行う一方の電位を、ＭＯＳＦＥＴのドレイン−ソース間電圧を分圧抵抗にて分圧された電位とし、他方の電位をＭＯＳＦＥＴのソース電位とするコンパレータによって構成するものであり、ＭＯＳＦＥＴのドレイン電位とソース電位の大小関係を分圧抵抗の公差に影響されることなく比較することができることから、より正確なタイミングでＭＯＳＦＥＴをオン・オフすることが可能となる。

第６の発明は、第１から第５の発明において、整流回路をダイオードと整流回路の負極側に接続されたＭＯＳＦＥＴとで構成することによって、ＭＯＳＦＥＴと電圧比較手段を駆動する電源を共通なものとすることができ、システムの電源回路をより簡単な構成とするものである。

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。

（実施の形態１）
図１は、本発明の第１の実施の形態における電力変換装置の構成を示すものである。図１に示すように、本発明における電力変換装置は、交流電源１の一端に、ダイオード２ａのアノード端子とパワーＭＯＳＦＥＴ（以下ＭＯＳＦＥＴと記す）３ａのドレイン端子とが接続され、交流電源１の他端には、ダイオード２ｂのアノード端子とＭＯＳＦＥＴ３ｂのドレイン端子とが接続され、さらにダイオード２ａとダイオード２ｂのカソード同士、ＭＯＳＦＥＴ３ａおよびＭＯＳＦＥＴ３ｂのソース端子同士がそれぞれ接続され、両ダイオードのカソード端子と両ＭＯＳＦＥＴのソース端子間には平滑コンデンサ４が接続されており、全波整流回路の直流出力端の負極側に接続された２個のダイオードをそれぞれＭＯＳＦＥＴに置き換えた構成を有している。

さらに、ＭＯＳＦＥＴ３ａおよびＭＯＳＦＥＴ３ｂをそれぞれ駆動するＭＯＳＦＥＴ駆動６ａおよびＭＯＳＦＥＴ駆動手段６ｂと、ＭＯＳＦＥＴ３ａのドレイン電位とソース電位とを比較する電圧比較手段７ａと、ＭＯＳＦＥＴ３ｂのドレイン電位とソース電位とを比較する電圧比較手段７ｂとを備えている。

ここで、ＭＯＳＦＥＴ駆動手段６ａは、通常ＭＯＳＦＥＴ３ａをオンするように駆動し、電圧比較手段７ａにおける比較の結果、ＭＯＳＦＥＴ３ａのドレイン電位がソース電位よりも高い場合にＭＯＳＦＥＴ３ａをオフする。

同様に、ＭＯＳＦＥＴ駆動手段６ｂは、通常ＭＯＳＦＥＴ３ｂをオンするように駆動し、電圧比較手段７ｂにおける比較の結果、ＭＯＳＦＥＴ３ｂのドレイン電位がソース電位よりも高い場合にＭＯＳＦＥＴ３ｂをオフする。

以下に本発明の電力変換装置における動作の詳細について説明する。交流電源１が正の半サイクルにおいて、ＭＯＳＦＥＴ３ａおよびＭＯＳＦＥＴ３ｂがともにオン状態になると、交流電源１はＭＯＳＦＥＴ３ａとＭＯＳＦＥＴ３ｂとで短絡される。

このとき、ＭＯＳＦＥＴ３ａには順方向のドレイン電流が流れ、ＭＯＳＦＥＴ３ｂには逆方向のドレイン電流が流れるため、ＭＯＳＦＥＴ３ａではドレイン電位の方がソース電位よりも高くなり（ドレイン電位＞ソース電位）、ＭＯＳＦＥＴ駆動手段６ａによってＭＯＳＦＥＴ３ａはオフされる。

したがって、交流電源１のゼロクロス点をわずかに超えて正の半サイクルが開始した時点において、ＭＯＳＦＥＴ３ａはオフ状態となり、ＭＯＳＦＥＴ３ｂはオン状態となる。

また交流電源１の電源電圧が平滑コンデンサ４の電圧よりも低い場合には、ダイオード２ａは逆バイアスされるため、ＭＯＳＦＥＴ３ｂにはドレイン電流は流れない。

交流電源１の電源電圧が高くなって、平滑コンデンサ４に蓄えられた電圧と等しくなると、ダイオード２ａは順バイアス状態となってＭＯＳＦＥＴ３ｂにソース端子からドレイ
ン端子の方向にドレイン逆電流が流れ始める。

このとき、ＭＯＳＦＥＴ３ｂのドレイン電位はソース電位よりも低くなるため、電圧比較手段７ａによってこれを検出した結果、ＭＯＳＦＥＴ駆動手段６ｂによってＭＯＳＦＥＴ３ｂは継続してオン状態となる。

その後、ＭＯＳＦＥＴ３ｂは、交流電源１の電源電圧がさらに高くなってピーク電圧を迎えた後、電源電圧が下降して入力電流がゼロとなるまで継続してオン状態に保たれる。

その間、ＭＯＳＦＥＴ３ｂを流れるドレイン逆電流は、その電圧降下がＭＯＳＦＥＴ３ｂの寄生ダイオードの順方向電圧に等しくなる電流値で制限され、その電流値を越える電流については、寄生ダイオードを流れることになる。

交流電源１の電圧位相がさらに進み、平滑コンデンサ４の電圧よりも交流電源１の電源電圧が低くなると、ダイオード２ａは逆バイアスされてオフ状態となるため、ＭＯＳＦＥＴ３ｂにも電流が流れなくなる。

以上のように、交流電源１が正の半サイクルの期間には、ＭＯＳＦＥＴ３ｂは常にオン状態となる。

したがって、交流電源１が正の半サイクルの間は、ＭＯＳＦＥＴ３ａは常にドレイン電位の方がソース電位よりも高くなるため、ＭＯＳＦＥＴ３ａは常にオフ状態に保たれる。

交流電源１の負の半サイクルにおいては、同様にしてＭＯＳＦＥＴ３ａがオン状態となり、ＭＯＳＦＥＴ３ｂはオフ状態に保たれる。

以上のように、本実施の形態の電力変換装置におけるＭＯＳＦＥＴ３ａ、３ｂは、外部からの信号を必要とせずに、ゼロ電圧かつゼロ電流でオン・オフされる。

したがって、本発明の電力変換装置は、ＭＯＳＦＥＴにおけるスイッチング損失を発生することなく、通常約１ボルトのダイオードの順方向電圧よりも低い電圧降下を実現することができるため、整流回路における電力損失を低減することができる。

また、本発明の電力変換装置においては、ＭＯＳＦＥＴ３ａおよびＭＯＳＦＥＴ３ｂには、通常負のドレイン電流（ドレイン逆電流）しか流れず、また、ＭＯＳＦＥＴに流れるドレイン逆電流の値は、ＭＯＳＦＥＴのインピーダンス(抵抗)との積がＭＯＳＦＥＴの寄生ダイオードの順方向電圧に等しくなる電流値以下となる。

すなわち、ドレイン逆電流が上記電流値よりも大きくなった場合には、残りの電流はＭＯＳＦＥＴの寄生ダイオードに流れる。したがって、ドレイン逆電流については過電流状態となることはない。

また、ＭＯＳＦＥＴの順方向のドレイン電流についても、少しでもドレイン電流が流れると、ＭＯＳＦＥＴ駆動手段６ａ、６ｂと電圧比較手段７ａ、７ｂとによって、ＭＯＳＦＥＴがオフされるように駆動されることから、やはり過電流状態となることはなく、したがって、本発明における電力装置においては、ＭＯＳＦＥＴの過電流に対する保護を必要としない。

さらに、本実施の形態における電力変換装置では、両ＭＯＳＦＥＴ（３ａ、３ｂ）のソース電位は共通電位であることから、電圧比較手段７ａおよび電圧比較手段７ｂに電力を
供給する電源（図示せず）と、ＭＯＳＦＥＴを駆動する駆動電源とを共通にすることができるため、実施の形態２〜６に比べてシステムの制御電源の構成を簡単なものとすることが可能である。

以上のことから、本実施の形態における電力変換装置は、非常に簡単な回路構成にて、正確なタイミングでＭＯＳＦＥＴを駆動することができ、ＭＯＳＦＥＴにおける過電流の発生を確実に防ぐことができ、かつ、高い電力変換効率を得ることができる
なお、本実施の形態では用いていないが、本発明の電力変換装置はコンデンサインプット型の電力変換装置であることから、力率改善のために、負荷５の大きさに応じて交流電源１と整流回路との間にリアクトルを挿入しても、同様にＭＯＳＦＥＴのドレイン電位とソース電位の関係から正確なタイミングにてＭＯＳＦＥＴを駆動することができることは言うまでもない。

（実施の形態２）
本発明の第２の実施の形態における電力変換装置の構成を図２に示す。図２に示すように、本発明の電力変換装置は、交流電源１の一端にＭＯＳＦＥＴ９ａとＭＯＳＦＥＴ９ｂとが直列に接続されて構成されたハーフブリッジ回路が接続され、交流電源１の他端とハーブリッジ回路の両端との間にそれぞれ接続された倍電圧コンデンサ１２ａ、倍電圧コンデンサ１２ｂと、逆バイアス防止のための保護ダイオード１３ａ、１３ｂとを備えて、倍電圧コンデンサ１２ａおよび倍電圧コンデンサ１２ｂから負荷５へ直流電圧を供給しており、倍電圧整流回路におけるダイオードをＭＯＳＦＥＴで置き換えた回路構成を有する。

さらに、ＭＯＳＦＥＴ９ａには、ＭＯＳＦＥＴ９ａを駆動するＭＯＳＦＥＴ駆動手段１０ａと、ＭＯＳＦＥＴ９ａのドレイン電位とソース電位とを比較する電圧比較手段１１ａとを備え、ＭＯＳＦＥＴ駆動手段１０ａは、通常ＭＯＳＦＥＴ９ａをオンするように駆動し、電圧比較手段１１ａにおいてＭＯＳＦＥＴ９ａのドレイン電位がソース電位よりも高いことを検出した場合に、ＭＯＳＦＥＴ９ａをオフする。

同様に、ＭＯＳＦＥＴ９ｂには、ＭＯＳＦＥＴ９ｂを駆動するＭＯＳＦＥＴ駆動手段１０ｂと、ＭＯＳＦＥＴ９ｂのドレイン電位とソース電位とを比較する電圧比較手段１１ｂとを備え、ＭＯＳＦＥＴ駆動手段１０ｂは、通常ＭＯＳＦＥＴ９ｂをオンするように駆動し、電圧比較手段１１ｂにおいてＭＯＳＦＥＴ９ｂのドレイン電位がソース電位よりも高いことを検出した場合に、ＭＯＳＦＥＴ９ｂをオフする。

なお、図２には記載していないが、負荷５へ供給する直流電圧を安定させるために負荷５に並列に平滑コンデンサを設けても構わない。

以下に本発明の電力変換回路の詳細動作について記載する。交流電源１が正の半サイクルにおいて、交流電源１の電源電圧が倍電圧コンデンサ１２ａの電圧よりも低い場合には、ＭＯＳＦＥＴ９ａは、ドレイン電位の方がソース電位よりも高いため、ＭＯＳＦＥＴ９ａはオフ状態となる。

交流電源１の電源電圧がしだいに高くなって、電源電圧が倍電圧コンデンサ１２ａの電圧と等しくなると、電圧比較手段１１ａによって、ＭＯＳＦＥＴ９ａのドレイン電位とソース電位が等しくなったことが検出され、ＭＯＳＥＦＴ駆動手段１０ａによってＭＯＳＦＥＴ９ａがオンされる。

その後、ＭＯＳＦＥＴ９ａは、交流電源１の電源電圧が高くなりピーク電圧を迎えた後、電源電圧が下降して入力電流がゼロとなるまで継続してオン状態に保たれる。

その間、ＭＯＳＦＥＴ９ａを流れるドレイン逆電流は、その電圧降下がＭＯＳＦＥＴ９ａの寄生ダイオードの順方向電圧に等しくなる電流値で制限され、それ以上の電流は、寄生ダイオードを流れることになる。

さらに交流電源１の位相が進み、倍電圧コンデンサ１２ａから交流電源１側へＭＯＳＦＥＴ９ａを通じてわずかでも流れると、ＭＯＳＦＥＴは抵抗性のインピーダンスを有するため、ＭＯＳＦＥＴ９ａのドレイン電位はソース電位よりも高くなり、電圧比較手段１１ａによってこれが検出されると、ＭＯＳＦＥＴ駆動手段１０ａによって、ＭＯＳＦＥＴ９ａはオフされる。

以上のように、ＭＯＳＦＥＴ９ａは、一般の倍電圧整流回路におけるダイオードの導通期間よりもわずかに長い期間オン状態となる。したがって、本実施の電力変換装置は、わずかではあるが、力率の改善効果を有する。

なお、上記の交流電源１の正の半サイクルの間は、ＭＯＳＦＥＴ９ｂはドレイン電位の方がソース電位よりも高くなるため、ＭＯＳＦＥＴ９ａは常にオフ状態に保たれる。

同様にして、交流電源１の負の半サイクルにおいては、ＭＯＳＦＥＴ９ｂは、一般の倍電圧整流回路におけるダイオードの導通期間よりわずかに長い期間だけオン状態となり、交流電源１の電源電圧が倍電圧コンデンサ１２ｂを下回った時点でオフされ、またＭＯＳＦＥＴ９ａは常にオフ状態に保たれる。

以上のように、本実施の形態の電力変換装置は、ゼロ電圧かつゼロ電流でオン・オフ
される２個のＭＯＳＦＥＴを備えることによって、簡単な回路構成にて正確なタイミングでオン・オフすることができ、スイッチング損失を発生せずに通常１ボルト程度の値となるダイオードの電圧降下よりも低い電圧降下を実現することができるため、整流回路における電力損失を低減することが可能となる。

また、ＭＯＳＦＥＴ９ａおよびＭＯＳＦＥＴ９ｂには、通常負のドレイン電流しか流れず、ＭＯＳＦＥＴに流れる電流は、ＭＯＳＦＥＴのインピーダンス(抵抗)との積が寄生ダイオードの順方向電圧に等しくなるとダイオードの方に電流が流れることから、過電流状態となることがなく、原理上、過電流保護を必要としない。

なお、本発明の電力変換装置では、ＭＯＳＦＥＴ９ａおよびＭＯＳＦＥＴ９ｂは、通常ともにオンとなるように駆動されるが、各々のＭＯＳＦＥＴのドレイン電位がソース電位よりも高い場合には優先してオフするように制御されていることにより、交流電源１と倍電圧コンデンサ１２ａ、倍電圧コンデンサ１２ｂの大小関係から、いずれの状況においても、少なくともＭＯＳＦＥＴ９ａ、９ｂのいずれかはオフとなり、ともにオン状態となることはない。
（実施の形態３）
図３に実施の形態３における電力変換装置の構成を示す。図３に示すように、本実施の形態における電力変換装置は、全波整流回路を構成するダイオードをすべてＭＯＳＦＥＴ３ａ〜３ｄに置き換えた構成を有しており、実施の形態１におけるダイオード２ａ、２ｂをＭＯＳＦＥＴ３ｃ、３ｄに置き換えたものと同じ構成である。

４個のＭＯＳＦＥＴ３ａ，３ｂ，３ｃ，３ｄ毎に、それぞれＭＯＳＦＥＴ駆動手段６ａ〜６ｄおよび電圧比較手段７ａ〜７ｄを備え、ＭＯＳＦＥＴ駆動手段６ａ〜６ｄは、実施の形態１および２と同様にそれぞれのＭＯＳＦＥＴのドレイン−ソース間電圧を概略ゼロボルトと比較し、ドレイン−ソース間電圧が概略ゼロボルトよりも高い場合にＭＯＳＦＥＴをオフ、それ以外の場合にはＭＯＳＦＥＴをオンするように動作する。

本実施の形態における電力変換装置においては、各々のＭＯＳＦＥＴがそれぞれのドレイン電位とソース電位とを比較して駆動されることによって、ＭＯＳＦＥＴ３ｂまたは３ｃのみがオンの状態、ＭＯＳＦＥＴ（３ｂおよび３ｃ）がともにオンの状態と、ＭＯＳＦＥＴ３ａまたは３ｄのみがオンの状態、ＭＯＳＦＥＴ（３ｂおよび３ｃ）がともにオンの状態を順に繰り返す。

本実施の形態の電力変換装置では、すべての整流素子に一般ダイオードよりも電圧降下の低いＭＯＳＦＥＴを用いて整流回路が構成されることにより、実施の形態１に比べてより高い変換効率を得ることが可能である。

（実施の形態４）
図４に実施の形態４における電力変換装置の構成を示す。図４に示すように、本発明の電力変換装置は、交流電源１とダイオード１４ａ〜１４ｄからなるダイオードブリッジと平滑コンデンサ４とからなる従来の全波整流回路において、ダイオード１４ａおよび１４ｃに並列にそれぞれＭＯＳＦＥＴ３ａ、３ｃが接続され、ＭＯＳＦＥＴ３ａ、３ｃそれぞれに、ＭＯＳＦＥＴ駆動手段６ａ，６ｃ、電圧比較手段７ａ．７ｃを備えた構成を有する。

本実施の形態の電力変換装置の詳細動作については、実施の形態１と同様であり、交流電源１の正の半サイクルの期間は、ＭＯＳＦＥＴ３ｃが常にオン、ＭＯＳＦＥＴ３ａはオフ状態となって、ダイオード１４ｂが順バイアスの期間、交流電源１から平滑コンデンサ４、負荷５側へ電流が流れる。

また交流電源１の負の半サイクルの期間では、ＭＯＳＦＥＴ３ａが常にオン、ＭＯＳＦＥＴ３ｃはオフ状態となって、ダイオード１４ｄが順バイアスの期間、交流電源１から平滑コンデンサ４、負荷５側へ電流が流れる。

本実施の形態における電力変換装置においては、ＭＯＳＦＥＴのドレイン逆電流の最大値は、ＭＯＳＦＥＴ３ａ、３ｂの寄生ダイオードとそれに並列に接続されたダイオード１４ａ、１４ｂのうち、順方向電圧が低い側のダイオードの順方向電圧によって制限される。

一般に、高速スイッチング用のＭＯＳＦＥＴでは、寄生ダイオードに高速のＦＲＤを用いることが多く、その場合、寄生ダイオードの順方向電圧は、一般整流用ダイオードの順方向電圧よりも高いことから、入力電流の大きな負荷範囲においては、上記のようなＭＯＳＦＥＴを用いると、効率が低下してしまう。

しかしながら、本発明の電力変換装置では、ＭＯＳＦＥＴに並列に一般整流用ダイオードを備えているため、順方向電圧の高い寄生ダイオードをもつＭＯＳＦＥＴを用いても、重負荷時の電力変換効率を低下させることがなく、実施の形態１における効果に加えて、高い電力変換効率を保つことができる。

さらに、ＭＯＳＦＥＴの寄生ダイオードと一般ダイオードの順方向電圧に差がない場合においても、順方向電圧は電流依存性を有することから、並列合成されたダイオードの順方向電圧は相対的に低減することになる。

したがって、実施の形態１に比べてダイオードの順方向電圧を小さくなることから、ＭＯＳＦＥＴを流れるドレイン逆電流の最大値を小さく抑えることができるため、電流定格のより小さなＭＯＳＦＥＴを用いて回路を構成できるという効果を奏する。

なお上記ダイオード１４ａ〜１４ｄはダイオードブリッジにて構成してもよいし、より順方向電圧の低いダイオードを採用するなど、特性の異なるダイオードを組み合わせてももちろん構わない。

（実施の形態５）
図５に本実施の形態における電力変換装置の構成を示す。図５に示すように、本実施の形態の電力変換装置は、倍電圧整流回路を構成するダイオード１５ａ、１５ｂに並列にＭＯＳＦＥＴ９ａ，９ｂが接続されており、各ＭＯＳＦＥＴにはそれぞれＭＯＳＦＥＴ駆動手段１０ａ,１０ｂ、電圧比較手段１１ａ，１１ｂを備える。詳細動作は、実施の形態２と同様であるため、記載を省略する。

本実施の形態における電力変換装置においても、実施の形態４と同様、実施の形態２における効果に加えて、ＭＯＳＦＥＴの寄生ダイオードに対する制約がなくなり、また電流容量のより小さなＭＯＳＦＥＴが使用可能となるという効果を奏する。

（実施の形態６）
図６は、第６の実施の形態における電力変換装置の構成を示すものである。図６に示すように、本発明における電力変換装置は、実施の形態１と同様に倍電圧整流回路のダイオードをＭＯＳＦＥＴ９ａ、９ｂに置き換えた回路構成を備える。

さらに、本実施の形態の電力変換装置は、ＭＯＳＦＥＴ９ａを駆動するＭＯＳＦＥＴ駆動手段１０ａと、ＭＯＳＦＥＴ９ａのソース電位をグランド電位とする正電源１９ａおよび負電源２０ａとによって電源供給されたコンパレータ１６ａから成る電圧比較手段とから構成されるＭＯＳＦＥＴ制御部２１ａと、ＭＯＳＦＥＴ９ｂを駆動するＭＯＳＦＥＴ駆動手段１０ｂと、ＭＯＳＦＥＴ９ａのソース電位をグランド電位とする正電源１９ｂおよび負電源２０ｂとによって電源供給されたコンパレータ１６ｂから成る電圧比較手段とから構成されるＭＯＳＦＥＴ制御部２１ｂとを備える。

コンパレータ１６ａの反転入力端子には、分圧抵抗１７ａと分圧抵抗１８ａとによって分圧されたＭＯＳＦＥＴ９ａのドレイン−ソース間電圧が入力され、非反転入力端子にはＭＯＳＦＥＴ９ａのソース電位（ゼロボルト）が入力される。

同様にコンパレータ１６ｂの反転入力端子には、分圧抵抗１７ｂと分圧抵抗１８ｂとによって分圧されたＭＯＳＦＥＴ９ｂのドレイン−ソース間電圧が入力され、非反転入力端子にはＭＯＳＦＥＴ９ｂのソース電位（ゼロボルト）が入力される。

ＭＯＳＦＥＴ駆動手段１０ａは、通常ＭＯＳＦＥＴ９ａをオンするように駆動し、コンパレータ１６ａの出力がＬｏ状態（シンク状態）の場合にのみＭＯＳＦＥＴ９ａをオフする。

同様に、ＭＯＳＦＥＴ駆動手段１０ｂは、通常ＭＯＳＦＥＴ９ｂをオンするように駆動し、コンパレータ１６ｂの出力がＬｏ状態（シンク状態）の場合にのみ、ＭＯＳＦＥＴ９ｂをオフする。

図７に、本実施の形態の電力変換回路におけるＭＯＳＦＥＴ制御部の構成例を示す。図７に示すように、ＭＯＳＦＥＴ制御部２１は、正電源から抵抗２２、抵抗２３を介してＭＯＳＦＥＴ９のゲート容量を充電する充電回路と、コンパレータ１６のオープンドレイン出力端子がＭＯＳＦＥＴ９のゲート端子に抵抗２３を介して接続されたＭＯＳＦＥＴ９のゲート容量の放電回路と、ＭＯＳＦＥＴ９のドレイン−ソース間電圧を分圧抵抗１７、１
８で分圧してソース電位と比較するコンパレータ１６がＬｏ状態（シンク状態）となることで、放電回路が動作し、ＭＯＳＦＥＴ９をオフする。

本実施の形態における電力変換装置では、コンパレータ１６を正負の両電源にて駆動することで、電圧比較の基準電位をＭＯＳＦＥＴのソース電位そのものとすることができる。

ＭＯＳＦＥＴのドレイン端子とソース端子をともに分圧抵抗を用いて比較する場合には、分圧抵抗のばらつきによって大小関係が入れ替わる恐れがあるため、誤差要因となるが、本実施の形態の電力変換装置では、分圧抵抗１７，１８の値によってコンパレータ１４の非反転入力と反転入力の大小関係は変わらないため、ドレイン電位がソース電位よりも高くなるタイミングを検出する際、分圧抵抗１７、１８の精度の影響を受けないという利点を有する。

したがって、上記の構成によって、より正確に順方向のドレイン電流が流れ始めるタイミングを検出することができるので、実施の形態１〜５における効果に加えて、電力変換効率をさらに高くすることが可能となる。

ここで、本発明の電力変換装置において、各々のＭＯＳＦＥＴのドレイン−ソース間電圧は、最大でＭＯＳＦＥＴのオフ時に交流電源１の電圧波高値のおよそ２倍の値から、最小でＭＯＳＦＥＴのオン時に寄生ダイオードの順方向電圧−１Ｖから−２Ｖ程度までの値の範囲内で動作する。

一方、パワーＭＯＳＦＥＴを駆動するために必要な電源は、正電源で１０〜１５Ｖ程度、負電源で−５Ｖ程度である。

ここで、ＭＯＳＦＥＴ９の駆動に用いる正電源の電圧をコンパレータ１６の正電源と共通にすると、上記ＭＯＳＦＥＴ９のドレイン−ソース間電圧を分圧して入力される反転入力端子に印加される電圧がコンパレータ１６の正電源よりも低くなるように分圧抵抗１７、１８の値を調整することになるため、コンパレータ１６の反転入力端子に印加される負電圧の絶対値は０．１Ｖ以下という低い値となる。

一般にコンパレータ１６の同相入力電圧の下限値は、負電源電圧かそれよりも若干高い電圧であるので、コンパレータ１６の負電源に必要な電圧はせいぜい−１Ｖから−２Ｖである。

よって、本実施の形態の電力変換装置は、ＭＯＳＦＥＴ９をオフするときに負電源を用いる場合にも、コンパレータ１６ａ、１６ｂに電力供給する負電源と共通にすることができ、独立して必要な制御電源の数を抑えることが可能である。

なお、本実施の形態において、コンパレータの同相入力電圧は電源電圧範囲もしくはそれよりも狭い範囲であることを前提としているが、コンパレータの同相入力電圧として、電源電圧の下限値よりも低い電圧が許容される場合には、コンパレータを駆動する電源は単電源であってももちろん構わない。

以上のように、本発明にかかる電力変換装置は、整流回路の効率を向上させることができるため、空気調和機や冷蔵庫や洗濯機など、交流電源によって電力供給されるほぼすべての電化製品への用途に適用できる。

本発明の実施の形態１における電力変換装置の構成を示す図 本発明の実施の形態２における電力変換装置の構成を示す図 本発明の実施の形態３における電力変換装置の構成を示す図 本発明の実施の形態４における電力変換装置の構成を示す図 本発明の実施の形態５における電力変換装置の構成を示す図 本発明の実施の形態６における電力変換装置の構成を示す図 本発明の実施の形態６におけるＭＯＳＦＥＴ制御部の構成例を示す図 従来の電力変換装置の構成を示す図

符号の説明

１ 交流電源
２ａ、２ｂ ダイオード
３ａ、３ｂ、３ｃ、３ｄ ＭＯＳＦＥＴ
４ 平滑コンデンサ
５ 負荷
６ａ、６ｂ、６ｃ、６ｄ ＭＯＳＦＥＴ駆動手段
７ａ、７ｂ、７ｃ、７ｄ 電圧比較手段
９ａ、９ｂ、ＭＯＳＦＥＴ
１０ａ、１０ｂ ＭＯＳＦＥＴ駆動手段
１１ａ、１１ｂ 電圧比較手段
１２ａ、１２ｂ 倍電圧コンデンサ
１３ａ、１３ｂ 保護ダイオード
１４ａ、１４ｂ、１４ｃ、１４ｄ ダイオード
１５ａ、１５ｂ ダイオード
１６ａ、１６ｂ コンパレータ
１７ａ、１７ｂ 分圧抵抗
１８ａ、１８ｂ 分圧抵抗
１９ａ、１９ｂ 正電源
２０ａ、２０ｂ 負電源
２１ａ、２１ｂ ＭＯＳＦＥＴ制御部
２２ 抵抗
２３ 抵抗

Claims (6)

1. 全波整流回路を構成するダイオードのうち、少なくとも１つのダイオードを寄生ダイオードの向きが同一方向のＭＯＳＦＥＴで置き換えた整流回路を備え、各々のＭＯＳＦＥＴ毎に、各々のＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動手段と、前記各々のＭＯＳＦＥＴのドレイン端子とソース端子の電位を比較する電圧比較手段とをそれぞれ備えた電力変換装置において、前記各々のＭＯＳＦＥＴ駆動手段は、通常ＭＯＳＦＥＴがオンとなるように駆動し、前記各々の電圧比較手段において前記各々のＭＯＳＦＥＴのドレイン電位がソース電位よりも高い場合に各々のＭＯＳＦＥＴをそれぞれオフすることを特徴とする電力変換装置。
2. 倍電圧整流回路を構成するダイオードのうち、少なくとも１つのダイオードを寄生ダイオードの向きが同一方向のＭＯＳＦＥＴで置き換えた整流回路を備え、各々のＭＯＳＦＥＴ毎に、各々のＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動手段と、前記各々のＭＯＳＦＥＴのドレイン端子とソース端子の電位を比較する電圧比較手段とをそれぞれ備えた電力変換装置において、前記各々のＭＯＳＦＥＴ駆動手段は、通常ＭＯＳＦＥＴがオンとなるように駆動し、前記各々の電圧比較手段において各々のＭＯＳＦＥＴのドレイン電位がソース電位よりも高い場合に各々のＭＯＳＦＥＴをそれぞれオフすることを特徴とする電力変換装置。
3. 全波整流回路を構成するダイオードのうち、少なくとも１つのダイオードと並列に寄生ダイオードの向きが同一方向のＭＯＳＦＥＴが接続された整流回路を備え、各々のＭＯＳＦＥＴ毎に、各々のＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動手段と、前記各々のＭＯＳＦＥＴのドレイン端子とソース端子の電位を比較する電圧比較手段とをそれぞれ備えた電力変換装置において、前記各々のＭＯＳＦＥＴ駆動手段は、通常ＭＯＳＦＥＴがオンとなるように駆動し、前記各々の電圧比較手段において各々のＭＯＳＦＥＴのドレイン電位がソース電位よりも高い場合に各々のＭＯＳＦＥＴをそれぞれオフすることを特徴とする電力変換装置。
4. 倍電圧整流回路を構成するダイオードのうち、少なくとも１つのダイオードと並列に寄生ダイオードの向きが同一方向のＭＯＳＦＥＴが接続された整流回路を備え、各々のＭＯＳＦＥＴ毎に、各々のＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動手段と、前記各々のＭＯＳＦＥＴのドレイン端子とソース端子の電位を比較する電圧比較手段とをそれぞれ備えた電力変換装置において、前記各々のＭＯＳＦＥＴ駆動手段は、通常ＭＯＳＦＥＴがオンとなるように駆動し、前記各々の電圧比較手段において各々のＭＯＳＦＥＴのドレイン電位がソース電位よりも高い場合に各々のＭＯＳＦＥＴをそれぞれオフすることを特徴とする電力変換装置。
5. 前記電圧比較手段は、ＭＯＳＦＥＴのソース端子をグランド電位とする正電源および負電源によって電力供給されて、電圧比較を行う一方の電位を、前記ＭＯＳＦＥＴのドレイン−ソース間電圧を分圧抵抗にて分圧された電位とし、他方の電位を概略前記ＭＯＳＦＥＴのソース電位とするコンパレータで構成されることを特徴とする請求項１から４のいずれか１項に記載の電力変換装置。
6. 前記ＭＯＳＦＥＴは、いずれも整流回路の直流出力端の負極側にソース端子が接続されたＭＯＳＦＥＴであることを特徴とする請求項１から５のいずれか１項に記載の電力変換装置。

Images