CN117375385A - 电源用半导体器件和电源装置 - Google Patents

电源用半导体器件和电源装置 Download PDF

Info

Publication number
CN117375385A
CN117375385A CN202310810104.8A CN202310810104A CN117375385A CN 117375385 A CN117375385 A CN 117375385A CN 202310810104 A CN202310810104 A CN 202310810104A CN 117375385 A CN117375385 A CN 117375385A
Authority
CN
China
Prior art keywords
voltage
circuit
switching element
power supply
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310810104.8A
Other languages
English (en)
Inventor
山本夏辉
名手智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117375385A publication Critical patent/CN117375385A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/322—Means for rapidly discharging a capacitor of the converter for protecting electrical components or for preventing electrical shock
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

本发明提供了电源用半导体器件和电源装置。在目标布线上产生交流电的全整流电压，并且将另一整流电压供给到第一输入端子。第二输入端子连接到目标布线。主电容器设置在电位控制端子与目标布线之间。第一开关元件设置在电位控制端子与接地之间。在交流电压的供应时段中，基于第一输入端子和电位控制端子处的电压接通和关断第一开关元件。当感测到停电时，经由第一输入端子和第二开关元件使相间电容器放电，并且然后经由第一和第二开关元件使主电容器放电。

Description

电源用半导体器件和电源装置
技术领域
本公开涉及电源用半导体器件和电源装置。
背景技术
可以从交流电压产生直流电压的电源装置通常包括相间电容器和主电容器。相间电容器通常称为X电容器。相间电容器连接到接收交流电压的一对输入端子。主电容器连接到被供给交流电压的全整流电压的布线。
专利文献1：日本特开2015-177687号公报
当交流电压到电源装置的供应被切断时，从确保安全等的角度来看，相间电容器和主电容器应当放电。然而，在许多方面，想出使相间电容器和主电容器都放电的技术是具有挑战性的；因此，对开发实际放电技术的期望很高。
发明内容
本公开旨在提供一种在发生停电时可以使相间电容器和主电容器放电(特别地，例如，以简单的配置实现使相间电容器和主电容器放电)的电源用半导体器件和电源装置。
根据本发明的一个方面，一种电源用半导体器件，其在电源装置中使用，所述电源装置将施加到一对输入端子的交流电压供给到二极管电桥以在目标布线上产生全整流电压。所述电源用半导体器件包括：第一输入端子，所述第一输入端子被配置为接收通过将施加到所述一对输入端子的交流电压供给到不同于所述二极管电桥的全波整流电路而获得的整流电压；第二输入端子，所述第二输入端子被配置为连接到所述目标布线；电位控制端子，所述电位控制端子被配置为通过主电容器连接到所述目标布线；第一开关元件，所述第一开关元件设置在所述电位控制端子和接地之间；停电感测电路，所述停电感测电路被配置为基于所述第一输入端子处的电压来感测其中所述交流电压到所述一对输入端子的供应被切断的停电；第二开关元件，所述第二开关元件被配置为当感测到所述停电时，使得用于使设置在所述一对输入端子之间的相间电容器放电的电流和用于使所述主电容器放电的电流流向所述接地；以及控制电路，所述控制电路被配置为控制所述第一开关元件和所述第二开关元件。所述控制电路在所述交流电压到所述一对输入端子的供应时段中基于所述第一输入端子处的电压和所述电位控制端子处的电压接通和关断所述第一开关元件。当感测到所述停电时，所述控制电路执行第一放电操作，并且然后执行第二放电操作。在所述第一放电操作中，所述第一开关元件保持关断并且所述第二开关元件保持接通，以便通过穿过所述全波整流器电路、所述第一输入端子和所述第二开关元件的第一放电路径使所述相间电容器放电。所述第一放电路径包括接地。在所述第二放电操作中，所述第一开关元件和所述第二开关元件保持接通，以便通过穿过所述第一开关元件、所述第二输入端子和所述第二开关元件的第二放电路径使所述主电容器放电。所述第二放电路径包括接地。
根据本公开，可以提供一种在发生停电时可以使相间电容器和主电容器放电(特别地，以简单的配置实现使相间电容器和主电容器放电)的电源用半导体器件和电源装置。
附图说明
图1是根据本公开的实施方式的电源装置的配置图。
图2是根据本公开的实施方式的停电感测电路的配置图。
图3是图示根据本公开的实施方式的停电感测电路的操作的示意图。
图4是示出在发生停电之前和之后根据本公开的实施方式的电源装置中的相关点处的电压、信号波形等的示意图。
图5是示出根据本公开的实施方式的第一放电操作中的放电电流的流动的示意图。
图6是示出根据本公开的实施方式的第二放电操作中的放电电流的流动的示意图。
图7是示出根据属于本公开的实施方式的第一实施例的用于确定第一放电操作的结束时刻的比较器的示意图。
图8是根据属于本公开的实施方式的第二实施例的电源装置的配置图。
图9是示出根据属于本公开的实施方式的第二实施例的第一放电操作中的放电电流的流动的示意图。
图10是示出根据属于本公开的实施方式的第二实施例的第二放电操作中的放电电流的流动的示意图。
图11是示出根据属于本公开的实施方式的第二实施例的电源装置的变形配置的示意图。
具体实施方式
在下文中，将参考附图具体描述实现本公开的示例。在过程中所参考的示意图中，相同的部件由相同的附图标记标识，并且原则上将不重复相同部件的重叠描述。在本描述中，为了简单起见，有时在省略或缩写与那些符号和附图标记相对应的信息、信号、物理量、功能块、电路、元件、部件等的名称的情况下使用指代信息、信号、物理量、功能块、电路、元件、部件等的符号和附图标记。例如，稍后描述并由附图标记“140”(参见图1)标识的施密特触发器电路有时被称为施密特触发器电路140，并且在其他时间缩写为电路140，两者都是指相同的实体。
首先，将定义用于描述本公开的实施方式的术语中的一些术语。“电平”表示电位的电平，并且对于任何感兴趣信号或电压，“高电平”具有比“低电平”更高的电位。对于任何感兴趣信号或电压，其处于高电平意味着更精确地其电平等于高电平，并且其处于低电平意味着更精确地其电平等于低电平。
对于任何感兴趣的信号或电压，从低电平到高电平的转变有时被称为上升沿。“上升沿”可以被读作“升高沿”。同样，对于任何感兴趣的信号或电压，从高电平到低电平的转变有时被称为下降沿。“下降沿”可以被读作“降低沿”。
对于被配置为FET(场效应晶体管)的任何晶体管(其可以是MOSFET)，“接通状态”是指晶体管的漏极-源极沟道导通的状态，而“关断状态”是指晶体管的漏极-源极沟道不导通(切断)的状态。类似的定义适用于未被分类为FET的任何晶体管。除非另有说明，否则任何MOSFET可以被理解为增强MOSFET。“MOSFET”是“金属氧化物半导体场效应晶体管”的缩写。除非另有说明，否则任何MOSFET可以被理解为使其背栅极短路到其源极。
在以下描述中，对于任何晶体管，其处于接通或关断状态有时分别简单地表示为其接通或关断。对于任何晶体管，其从关断状态到接通状态的切换称为“接通”，并且其从接通状态到关断状态的切换称为“关断”。类似的定义适用于任何开关元件。对于任何晶体管或开关元件，其处于接通状态的时段有时称为接通时段，并且其处于关断状态的时段有时被称为关断时段。
无论在何处讨论构成电路的多个部分之间(如在电路元件、布线、节点等之间)的“连接”，该术语应被理解为表示“电连接”。
图1是根据本公开的实施方式的电源装置AA的配置图。电源装置AA是用于从交流电压产生直流电压的AC-DC转换器。
电源装置AA包括半导体器件1(作为电源用半导体器件)、二极管电桥2、全波整流电路3、滤波器4、电力转换电路5以及电容器CX、CIN和CVCC作为其主要部件。此外，电源装置AA的部件之中还包括用于连接电源装置AA的部件之间的布线(例如，稍后描述的布线WRL、WRN和WRIN)。
半导体器件1是包括具有形成在半导体基板上的半导体集成电路的半导体芯片、用于容纳半导体芯片的封装、从封装暴露到半导体器件1外部的多个外部端子的电子部件。通过将半导体芯片密封在由树脂形成的封装中来形成半导体器件1。虽然图1示出了端子TM1至TM5作为多个外部端子中的一些，但是半导体器件1中也包括除了这些之外的其他外部端子。
电源装置AA具有一对输入端子(一对电力输入端子)，并且供给到电源装置AA的交流电压VAC被施加到该对输入端子。该对输入端子包括输入端子TML和TMN。交流电压VAC被供给到电源装置AA的时段被称为交流电压VAC的供应时段。交流电压VAC到电源装置AA的供应被切断的事件被称为停电。交流电压VAC不被供应到电源装置AA的事件的时段(即，交流电压VAC到电源装置AA的供应被切断的时段)被称为交流电压VAC的非供应时段或停电时段。交流电压VAC可以是从未示出的商用电源输出的商用交流电压，并且交流电压VAC的有效电流值是在例如90V至264V的范围内的任何值。在交流电压VAC的供应时段期间，电源装置AA利用二极管电桥2对交流电压VAC执行全波整流，以在布线WRIN(目标布线)上产生全整流电压。然后，电源装置AA利用电力转换电路5基于全波整流电压将电容器CIN两端的端子间电压转换为另一电压(输出电压VOUT，稍后描述)。
滤波器4是共模滤波器，并且减小了可能叠加在交流电压VAC上的共模噪声。滤波器4包括磁耦合在一起的第一和第二线圈。在滤波器4中，第一线圈的第一端子经由布线WRL连接到输入端子TML，并且第一线圈的第二端子连接到二极管电桥2。在滤波器4中，第二线圈的第一端子经由布线WRN连接到输入端子TMN，并且第二线圈的第二端子连接到二极管电桥2。布线WRL指的是输入端子TML和滤波器4中的第一线圈之间的布线，布线WRN指的是输入端子TMN和滤波器4的第二线圈之间的布线。由滤波器4降低共模噪声后的交流电压VAC被供给到二极管电桥2。
在交流电压VAC的供应时段期间，二极管电桥2对经由滤波器4供应的交流电压VAC执行全波整流。通过二极管电桥2中的全波整流获得的全整流电压被施加到布线WRIN。具体地，二极管电桥2包括整流二极管2a至2d。滤波器4中的第一线圈的第二端子连接到整流二极管2a的阳极和整流二极管2c的阴极。滤波器4中的第二线圈的第二端子连接到整流二极管2b的阳极和整流二极管2d的阴极。整流二极管2c和2d的阳极连接到接地。整流二极管2a和2b的阴极连接到布线WRIN。
电容器CX是连接到布线WRL和WRN的相间电容器。通常，相间电容器经常被称为X电容器。相间电容器CX的一个端子连接到布线WRL，并且相间电容器CX的另一个端子连接到布线WRN。相间电容器CX有助于降低高频正常节点噪声。
全波整流电路3是与二极管电桥2分开设置的用于交流电压VAC的整流电路。全波整流电路3包括整流二极管3a、3b和电阻器3c。整流二极管3a的阳极连接到布线WRL。整流二极管3b的阳极连接到布线WRN。整流二极管3a和3b的阴极彼此连接并且经由电阻器3c连接到端子TM1。即，整流二极管3a和3b的阴极连接到电阻器3c的一个端子，并且电阻器3c的另一个端子连接到端子TM1。在交流电压VAC的供应时段期间，整流二极管3a和3b的阴极(因此端子TM1)被供给交流电压VAC的全波整流电压。全波整流电压相当于全整流电压。这里，为了口头区分由二极管电桥2产生的整流电压与由全波整流电路3产生的整流电压，后者的整流电压被称为全波整流电压(前者的整流电压可以被称为第一全波整流电压，并且后者的整流电压可以被称为第二全波整流电压)。
在下文中，端子TM1处的电压被称为电压VH。在交流电压VAC的供应时段期间的任何时间点处，交流电压VAC的全波整流电压的值(即，电压VH的值)等于交流电压VAC的瞬时值的绝对值(这里，整流二极管3a和3b两端的正向电压以及电阻器3c两端的电压降被假设为低到足以被忽略)。
供给到布线WRIN的电压被称为电压VIN。端子TM2连接到布线WRIN并接收电压VIN。电容器CIN是连接在布线WRIN和端子TM3之间的主电容器(输入电容器)。即，主电容器CIN的一个端子(阳极)连接到布线WRIN，并且主电容器CIN的另一个端子(阴极)连接到端子TM3。主电容器CIN两端的端子间电压被称为电容器电压VCIN。电容器电压VCIN被假设为表示相对于端子TM3处的电位的布线WRIN的电位。主电容器CIN具有平滑从二极管电桥2供给到布线WRIN的电压的功能，并且平滑后的电压被施加到布线WRIN。端子TM3处的电压被称为电压VD。端子TM4连接到接地。
电力转换电路5连接到布线WRIN和端子TM3。如稍后将描述的，在交流电压VAC的供应时段期间，电容器电压VCIN具有大致恒定的电压值，并且严格地说，是保持在恒定电压附近的脉动电压。电力转换电路5基于电容器电压VCIN进行操作，并且执行电力转换以将电容器电压VCIN转换为另一电压VOUT。电压VOUT是电力转换电路5的输出电压VOUT。
在图1所示的配置示例中，电力转换电路5是反激型的开关电源电路，并且包括变压器5a、配置为n沟道MOSFET的功率晶体管5b、开关控制器件5c、整流二极管5d和输出电容器5e。变压器5a包括初级和次级绕组。在变压器5a中，初级和次级绕组在彼此电隔离的同时以相反极性磁耦合在一起。初级绕组的一个端子连接到布线WRIN，并且初级绕组的另一个端子连接到功率晶体管5b的漏极。功率晶体管5b的源极连接到端子TM3。开关控制器件5c连接到布线WRIN和端子TM3，并且使用电容器电压VCIN作为供应电压来进行操作。或者，到开关控制器件5c的供应电压可以基于在变压器5A中提供的辅助绕组(未示出)处产生的电压来产生。开关控制器件5c连接到功率晶体管5b的栅极，并通过控制功率晶体管5b的栅极电位以预定的开关频率切换功率晶体管5b(交替地将它接通和关断)。
变压器5a的次级绕组的第一端子连接到整流二极管5d的阳极。整流二极管5d的阴极和输出电容器5e的第一端子连接到输出端子TMOUT。变压器5a的次级绕组的第二端子和输出电容器5e的第二端子连接到预定的次级侧基准电位点。次级侧基准电位点是设置在变压器5a的次级侧上的电路的基准电位点。比次级侧基准电位点处的电位高输出电压VOUT的电压被供给到输出端子TMOUT。在该实施方式中，接地表示初级侧基准电位点，即设置在变压器5a的初级侧上的电路的基准电位点，并且初级侧基准电位点具有0V的电位。在该实施方式中，在未提及特定基准的情况下提及的任何电压指示相对于接地的电位。初级侧基准电位点处的电位可以被称为接地电位。次级侧基准电位点与初级侧基准电位点电隔离(但是初级侧基准电位点和次级侧基准电位点可以是公共电位点)。
在功率晶体管5b的接通时段期间，基于电容器电压VCIN的电流经过变压器5a的初级绕组，并且从而基于该电流的能量在变压器5a中积聚。在功率晶体管5b的关断时段期间，基于变压器5a中积聚的能量的电流从次级绕组经过整流二极管5d流向输出端子TMOUT。因此，输出电压VOUT表现为输出电容器5e两端的直流电压。尽管未具体示出，但是在电力转换电路5中，可以执行用于保持输出电压VOUT恒定的反馈控制。
这里，电力转换电路5被配置为反激类型的隔离DC-DC转换器；相反，它可以被配置为正向类型的隔离DC-DC转换器，或它可以在次级侧采用同步整流而不是二极管整流。电力转换电路5不一定需要包括变压器；它可以是非隔离型DC-DC转换器。电力转换电路5可以以任何方式进行配置，只要它可以基于电容器电压VCIN产生任何其他直流电压作为输出电压VOUT即可。输出电压VOUT可以是如图1所示的配置示例中的以次级侧基准电位点处的电位为基准的直流电压，或可以是以端子TM3处的电位或接地的电位为基准的直流电压。
半导体器件1包括开关元件SW1和SW2、控制电路10、停电感测电路20和具有放电功能的调节器电路30作为其主要部件。这里，开关元件SW1和SW2被配置有n沟道MOSFET，并且在下文中，开关元件SW1和SW2可以被称为晶体管SW1和SW2。
半导体器件1具有通过晶体管SW1的接通/关断控制来控制端子TM3处的电位以将电容器电压VCIN保持在或低于预定的极限电压VLIM的功能。因此，端子TM3也可以被称为电位控制端子。极限电压VLIM低于交流电压VAC的最大峰值。如果交流电压VAC的最大有效电压值为264V，则当交流电压VAC的有效电压值为264V时的交流电压VAC的峰值是交流电压VAC的最大峰值。如果主电容器CIN的阴极恒定地连接到接地，则在主电容器CIN两端施加最大约400V的电压；因此，需要给予主电容器CIN高于该电压的耐受电压。由于上述半导体器件1的功能，电源装置AA允许将主电容器CIN的耐受电压降低到与极限电压VLIM相对应的耐受电压。
晶体管SW1设置在端子TM3和接地之间。具体地，晶体管SW1的漏极连接到端子TM3，并且晶体管SW1的源极连接到端子TM4。如上所述，端子TM4连接到接地。供给到晶体管SW1的栅极的信号被称为栅极信号G1。栅极信号G1从稍后描述的驱动电路160供给到晶体管SW1的栅极。当栅极信号G1处于高电平时，晶体管SW1接通，并且当栅极信号G1处于低电平时，晶体管SW1关断。
晶体管SW2的漏极连接到节点ND1，并且晶体管SW2的源极连接到接地。节点ND1是设置在具有放电功能的调节器电路30中的节点。当感测到停电时，晶体管SW2接通，并且用于使相间电容器CX放电的电流和用于使主电容器CIN放电的电流经由节点ND1在晶体管SW2的漏极和源极之间流动(稍后将给出细节)。供给到晶体管SW2的栅极的信号被称为栅极信号G2。栅极信号G2从稍后描述的控制逻辑电路150供给到晶体管SW2的栅极。当栅极信号G2处于高电平时，晶体管SW2接通，并且当栅极信号G2处于低电平时，晶体管SW2关断。
具有放电功能的调节器电路30连接到端子TM1、TM2和TM5。在半导体器件1的外部，端子TM5经由电容器CVCC连接到接地。端子TM5处的电压被称为内部电源电压VCC。调节器电路30基于施加到端子TM2的电压VIN产生内部电源电压VCC。当调节器电路30产生内部电源电压VCC时，内部电源电压VCC具有规定的电压值，其是预定的正直流电压值。这里，当电压VIN等于或低于预定的下限电压VUVLO时，调节器电路30停止产生内部电源电压VCC，并且内部电源电压VCC变为或接近于零。当内部电源电压VCC被产生为具有规定的电压值时，半导体器件1中的电路(包括控制电路10和停电感测电路20)基于内部电源电压VCC进行操作。在下文中，除非另有说明，否则内部电源电压VCC被假设为具有规定的电压值。
控制电路10包括分压电路110和120、差分放大器电路130、施密特触发器电路140、控制逻辑电路150、驱动电路160以及缓冲器电路BF1和BF2。
分压电路110由连接到端子TM1和接地的多个电阻器的串联电路构成，并且对电压VH进行分压。这里，分压电路110由电阻器111和112的串联电路构成。电阻器111的第一端子连接到端子TM1，电阻器111的第二端子连接到电阻器112的第一端子，并且电阻器112的第二端子连接到接地。在电阻器111和112之间的连接节点处出现电压V1’，该电压V1’是电压VH的分压电压(与电压VH成比例但低于电压VH的电压)。缓冲器电路BF1是以低阻抗输出电压V1’的电压跟随器。即，缓冲器电路BF1由具有用于接收电压V1’的非反相输入端子的运算放大器构成，并且运算放大器的反相输入端子和输出端子连接在一起。从缓冲器电路BF1中的运算放大器的输出端子(在下文中也称为缓冲器电路BF1的输出端子)输出电压V1。电压V1具有与电压V1’相同的电压值(忽略误差)。电压V1和V1’是由分压电路110进行的电压分压产生的电压(第一比较电压)。
分压电路120由连接到端子TM3和接地的多个电阻器的串联电路构成，并且对电压VD进行分压。这里，分压电路120由电阻器121和122的串联电路构成。电阻器121的第一端子连接到端子TM3，电阻器121的第二端子连接到电阻器122的第一端子，并且电阻器122的第二端子连接到接地。在电阻器121和122的连接节点处出现电压V2’，该电压V2’是电压VD的分压电压(与电压VD成比例但低于电压VD的电压)。缓冲器电路BF2是以低阻抗输出电压V2’的电压跟随器。即，缓冲器电路BF2由具有用于接收电压V2’的非反相输入端子的运算放大器构成，并且运算放大器的反相输入端子和输出端子连接在一起。从缓冲器电路BF2中的运算放大器的输出端子(在下文中也称为缓冲器电路BF2的输出端子)输出电压V2。电压V2具有与电压V2’相同的电压值(忽略误差)。电压V2和V2’是由分压电路120进行电压分压产生的电压(第二比较电压)。
差分放大器电路130连接到缓冲器电路BF1和BF2的输出端子以接收电压V1和V2。差分放大器电路130放大电压V1和V2之间的差，并输出与电压V1和V2之间的差相对应的差分信号SDIF。具体地，差分放大器电路130包括运算放大器131和电阻器132至135。电阻器132的第一端子连接到缓冲器电路BF1的输出端子以接收电压V1。电阻器132的第二端子连接到运算放大器131的非反相输入端子，并且还经由电阻器133连接到接地。电阻器134的第一端子连接到缓冲器电路BF2的输出端子以接收电压V2。电阻器134的第二端子连接到运算放大器131的反相输入端子，并且还经由电阻器135连接到运算放大器131的输出端子。从运算放大器131的输出端子输出差分信号SDIF。
在电压V2恒定的条件下，差分信号SDIF的电位随着电压V1增加而增加，并且随着电压V1降低而降低。在电压V1恒定的条件下，差分信号SDIF的电位随着电压V2增加而降低，并且随着电压V2降低而增加。
施密特触发器电路140将为模拟信号的差分信号SDIF转换为具有滞后的数字信号SSMT，并输出该数字信号SSMT。信号SSMT具有高或低信号电平。将描述在信号SSMT处于低电平的时间点处开始的电路140的操作。如果差分信号SDIF的电位从低于预定的上阈值电压VH_SMT的电平转变到高于上阈值电压VH_SMT的电平，则电路140将信号SSMT从低电平切换到高电平。然后，如果差分信号SDIF的电位从高于预定的下阈值电压VL_SMT的电平转变到低于下阈值电压VL_SMT的电平，则电路140将信号SSMT从高电平切换到低电平。这里，上阈值电压VH_SMT高于下阈值电压VL_SMT，并且下阈值电压VL_SMT是正的。
控制逻辑电路150接收来自施密特触发器电路140的信号SSMT和来自停电感测电路20的停电感测信号SFE。停电感测信号SFE和控制信号SCNT(稍后描述)是取值为“1”或“0”的二进制信号。在交流电压VAC稳定地供应给电源装置AA的稳定状态下，停电感测信号SFE保持在值“0”。在停电感测信号SFE具有值“0”的时段期间，控制逻辑电路150将低电平栅极信号G2供给到晶体管SW2以保持晶体管SW2关断，并且此外，基于信号SSMT将控制信号SCNT供给到驱动电路160以接通和关断晶体管SW1。驱动电路160连接到晶体管SW1的栅极，并且根据控制信号SCNT将栅极信号G1供给到晶体管SW1以接通和关断晶体管SW1。
具体地，在停电感测信号SFE值为“0”的时段期间，当信号SSMT处于高电平时，控制逻辑电路150将值为“0”的控制信号SCNT供给到驱动电路160。接收到值为“0”的控制信号SCNT，驱动电路160将低电平栅极信号G1供给晶体管SW1，并且从而使晶体管SW1关断。在停电感测信号SFE值为“0”的时段期间，当信号SSMT处于低电平时，控制逻辑电路150将值为“1”的控制信号SCNT供给到驱动电路160。接收到值为“1”的控制信号SCNT，驱动电路160将高电平栅极信号G1供给到晶体管SW1，并且从而使晶体管SW1接通。
停电感测电路20基于端子TM1处的电压VH来感测停电(更具体地，检查并感测停电的发生)。在图1所示的配置示例中，与电压VH相对应的电压V1被供给到停电感测电路20，并且停电感测电路20基于电压V1来感测停电(更具体地，检查并感测停电的发生)。指示停电感测电路20的感测结果的信号作为停电感测信号SFE从停电感测电路20输出到控制逻辑电路150。值为“1”的停电感测信号SFE是指示发生停电的有效状态(asserted)信号(有效信号)。值为“0”的停电感测信号SFE是无效状态(negated)信号(无效信号)，并且它不指示发生停电或它指示没有发生停电。
电压VH是交流电压VAC的全波整流电压；因此，在交流电压VAC的供应时段期间，随着电压VH改变，电压V1也改变。这里，电压VH和V1的变化周期等于交流电压VAC的半周期。利用该关系，停电感测电路20基于电压VH如何改变来感测停电的发生(实际上，基于电压V1如何改变来感测停电的发生)。在停电感测电路20中，停电感测信号SFE被设置在值“1”的时段(即，感测到停电的发生的时段)称为停电感测时段。在停电感测电路20中，停电感测信号SFE被设置在值“0”的时段(即，未感测到停电的发生的时段)称为停电非感测时段。除了当交流电压VAC的供应时段和交流电压VAC的非供应时段切换时的过渡时段之外，交流电压VAC的供应时段与停电非感测时段一致(即，在交流电压VAC的供应时段中，停电感测信号SFE为“0”)，并且停电感测时段与交流电压VAC的非供应时段一致(即，在交流电压VAC的非供应时段中，停电感测信号SFE为“1”)。
图2示出了停电感测电路20的内部配置的示例。停电感测电路20包括两个或更多个比较器21和接收比较器21的输出信号的判断电路22。图2所示的停电感测电路20包括比较器21[1]至21[3]作为三个比较器21。比较器21[1]至21[3]的非反相输入端子被供给电压V1。比较器21[1]至21[3]的反相输入端子分别被供给预定的判断电压VTH[1]至VTH[3]。这里，“VTH[1]>VTH[2]>VTH[3]>0”成立。对于任何整数i，比较器21[i]将电压V1与判断电压VTH[i]进行比较，并且当电压V1高于判断电压VTH[i]时输出高电平信号CMP[i]，并且当电压V1低于判断电压VTH[i]时输出低电平信号CMP[i]。当电压V1和判断电压VTH[i]刚好相等时，比较器21[i]的输出信号CMP[i]处于高电平或低电平。
判断电路22基于比较器21[1]至21[3]的输出信号产生并输出停电感测信号SFE。取决于交流电压VAC的量值、端子TH1与接地之间的寄生电容等，在交流电压VAC的供应时段期间，发生第一至第三输出切换中的一个或多个。图3示出了发生所有第一至第三输出切换的情况。对于任何整数i，第i输出切换意味着，在交流电压VAC的半周期期间，一个上升沿和一个下降沿在比较器21[i]的输出信号CMP[i]中出现一次。
判断电路22基于比较器21[1]至21[3]的输出信号监测第一至第三输出切换的发生。如果在预定的判断时间tTH期间发生第一至第三输出切换中的一个或多个，则判断电路22将停电感测信号SFE的值设置为“0”。如果在预定的判断时间tTH或更长时间内没有发生第一至第三输出切换，则判断电路22判断已经发生停电，并将停电感测信号SFE的值设置为“1”。
判断时间tTH具有等于或长于交流电压VAC的半周期的时间长度。这里，在半导体器件1中，交流电压VAC的半周期被假设为是已知的。交流电压VAC的半周期是指交流电压VAC的周期的一半。如果交流电压VAC的频率在预定的频率范围内，则基于频率范围的最小频率(例如，50Hz)设置判断时间tTH。也就是说，判断时间tTH可以被给予等于或长于上述最小频率(例如，50Hz)的倒数的一半的时间长度。停电感测信号SFE的初始值被假设为是“0”。即使在停电感测信号SFE被设置为值“1”之后，如果感测到第一、第二或第三输出切换，判断电路22将停电感测信号SFE切换回到值“0”。
当感测到停电时，控制逻辑电路150执行用于使电容器CX和CIN放电的放电操作。
在描述放电操作之前，将描述控制电路10在稳定状态下的操作。首先，在控制电路10的初始状态下，假设信号SSMT处于低电平并且晶体管SW1接通。这里，电压VD基本上具有接地电位。
首先，考虑交流电压VAC的量值足够低的第一种情况。在第一种情况下，即使当晶体管SW1在交流电压VAC的供应时段期间保持接通时，尽管“V1>V2”，但电压V1和V2之间的差不会变得太大。因此，差分信号SDIF不会变得高于施密特触发器电路140的上阈值电压VH_SMT，并且信号SSMT保持在低电平。因此，晶体管SW1总是保持接通。这里，交流电压VAC的量值足够低意味着交流电压VAC的量值如此低以至于即使晶体管SW1在交流电压VAC的供应时段中保持接通，电容器电压VCIN也保持在预定的极限电压VLIM或更低。
接下来，将考虑第二种情况。在第二种情况下，交流电压VAC的量值如此高以至于如果晶体管SW1在交流电压VAC的供应时段中保持接通，则电容器电压VCIN上升至预定的极限电压VLIM以上。例如，在第二种情况下，交流电压VAC的有效电压值为240V。参见图4。图4示出了第二种情况下的电压波形等。图4以从上到下的顺序示出了电压VL-N、电压VH、电压VIN、电压VCIN、栅极信号G1和栅极信号G2的波形。在这些波形中，只有电容器电压VCIN的波形由虚线指示，而其他波形由实线指示。电压VL-N表示相对于输入端子TMN处的电位的输入端子TML处的电位。在图4中，在栅极信号G2的波形下，示出了第一计时器和第二计时器的操作。稍后将描述那些计时器的功能。
假设，随着时间过去，时间点T1、T2、T3、T4、T5和T6以该顺序出现。从时间点T1之前直到紧接时间点T2之前，在第二种情况下观察到的交流电压VAC被供给到电源装置AA(即，供给到输入端子TML和TMN之间)。直到紧接时间点T2之前，停电感测信号SFE保持在值“0”。因此，栅极信号G2保持在低电平。
将描述在信号SSMT处于低电平的状态(即，栅极信号G1处于高电平并且晶体管SW1接通的状态)下开始的时间点T1和T2之间的操作。在晶体管SW1的接通时段期间，随着电压VH增加，差分信号SDIF增加。在第二种情况下，在晶体管SW1的接通时段期间随着电压VH增加，差分信号SDIF的电位上升至施密特触发器电路140的上阈值电压VH_SMT以上，并且在信号SSMT中出现上升沿。因此，在栅极信号G1中出现下降沿，并且晶体管SW1关断。
当电压VH增加时，电压VIN也增加，并且如果晶体管SW1关断，则电压VD也随着电压VIN增加而增加。同时，由于电压VH增加，差分信号SDIF保持在相对高的电平，并且信号SSMT保持在高电平。然后，在晶体管SW1关断的情况下，电压VH的变化方向从增加切换到降低。在晶体管SW1关断的情况下，随着电压VH降低，电压VIN也降低，但是电压VIN不下降到电容器电压VCIN或以下。在晶体管SW1关断的情况下，当电压VH降低时，差分信号SDIF随着电压V1降低而降低。然后，当差分信号SDIF的电位下降到下阈值电压VL_SMT以下时，信号SSMT中出现下降沿，并且栅极信号G1中出现上升沿。因此，晶体管SW1接通。然后，电压VH的变化方向从降低切换到增加，并且此后重复与上面已经描述的内容类似的操作。以这种方式，在交流电压VAC的供应时段中，电容器电压VCIN保持等于或低于预定的极限电压VLIM，在极限电压VLIM附近。
在图4所示的示例中，在时间点T2处，发生从交流电压VAC的供应时段到交流电压VAC的非供应时段的转变。因此，在时间点T2处，停电感测电路20感测停电的发生，并且停电感测信号SFE的值从"0"变为"1"。感测停电的发生需要给定的时间；因此，实际上，当在从交流电压VAC的供应时段到交流电压VAC的非供应时段的转变之后已经经过给定时段时，停电感测信号SFE的值从“0”变为“1”。然而，这里，为了便于解释，停电感测信号SFE的值被认为在时间点T2处从“0”变为“1”。
响应于停电感测信号SFE的值从"0"变为"1"，控制逻辑电路150启动它包括或控制的第一计时器和第二计时器。第一计时器对第一等待时间tA进行计数，并且第二计时器对第二等待时间tB进行计数。第二等待时间tB长于第一等待时间tA。第一计时器对基准时间点之后的经过时间进行计数，并且当基准时间点之后的经过时间达到第一等待时间tA时，输出第一计时器激活信号。第二计时器对基准时间点之后的经过时间进行计数，并且当基准时间点之后的经过时间达到第二等待时间tB时，输出第二计时器激活信号。基准时间点是停电感测信号SFE的值从“0”变为“1”的时间点，并且在图4的示例中，它是时间点T2。
在图4的示例中，时间点T3是比时间点T2晚第一等待时间tA的时间点，并且时间点T5是比时间点T2晚第二等待时间tB的时间点。因此，第一计时器激活信号出现在时间点T3处，并且第二计时器激活信号出现在时间点T5处。在图4的示例中，假设在时间点T2之后，停电继续超过时间点T6。只要半导体器件1继续操作，即使在时间点T2之后，停电感测信号SFE也保持在值“1”。
在接收到第一计时器激活信号时，控制逻辑电路150执行第一放电操作，并且在接收到第二计时器激活信号时，执行第二放电操作。在图4的示例中，在时间点T3与T4之间执行第一放电操作，并且在时间点T5与T6之间执行第二放电操作。
在第一放电操作中，控制逻辑电路150将控制信号SCNT保持在值“0”以将栅极信号G1保持在低电平(即，以保持晶体管SW1关断)。在第一放电操作中，控制逻辑电路150将栅极信号G2保持在高电平以保持晶体管SW2接通。因此，在图4的示例中，在时间点T3与T4之间，晶体管SW1保持关断，并且晶体管SW2保持接通。
在图4中的变型例中，如果在时间点T2之后，在输出第一计时器激活信号之前，交流电压VAC到电源装置AA的供应恢复并且停电感测信号SFE的值从“1”返回到“0”，则控制逻辑电路150不执行第一放电操作。在这种情况下，在停电感测信号SFE的值返回到“0”之后，执行与时间点T2之前的操作类似的操作。
如上所述，在停电感测信号SFE的值已经从"0"切换到"1"之后，当停电感测信号SFE的值保持在"1"的情况下经过第一等待时间tA时，控制逻辑电路150执行第一放电操作。实际上，即使没有发生停电，停电感测信号SFE也可以由于噪声等而片刻地具有值"1"。通过确保第一等待时间tA，可以防止基于这种错误感测执行第一放电操作。
通过第一放电操作，使相间电容器CX放电。图5示出了如何通过第一放电操作使相间电容器CX放电。在图5中，电流IDIS1表示在第一放电操作中来自相间电容器CX的放电电流。在第一放电操作中，通过第一放电路径使相间电容器CX放电(即，放电电流IDIS1经过第一放电路径)，该第一放电路径穿过全波整流电路3、端子TM1和开关元件SW2。第一放电路径包括接地，并且通过第一放电操作，相间电容器CX的两个端子的电位接近接地电位。
仅在预定的放电时间tDIS1内进行第一次放电操作。也就是说，比时间点T3晚放电时间tDIS1的时间点是时间点T4。这里，假设放电时间tDIS1是规定的固定时间。放电时间tDIS1可以被确定为确保通过放电时间tDIS1的第一次放电操作，相间电容器CX两端的电压变得足够低。在图4的示例中，第二等待时间tB长于第一等待时间tA和放电时间tDIS1之和。因此，时间点T5比时间点T4更晚地出现。
基于输出电压VOUT操作的负载(未示出；微型计算机等)连接到输出端子TMOUT。在发生停电之后，在输出电压VOUT的供应被切断之前，负载执行必要的断电处理操作。在第二放电操作开始之前的时间点T4之后留下间隔，使得供应必要的输出电压VOUT直到断电处理操作完成。半导体器件1可以在时间点T3或T4处向负载发送指示已经发生停电的信号。在这种情况下，在接收到该信号时，负载可以启动断电处理操作。
或者，时间tB、tA和tDIS1可以预先被设置为使得第二等待时间tB等于第一等待时间tA和放电时间tDIS1之和。在这种情况下，时间点T5和T4重合。在任何情况下，在第一放电操作之后执行第二放电操作。
在第二放电操作中，控制逻辑电路150将控制信号SCNT保持在值“1”以将栅极信号G1保持在高电平(即，以保持晶体管SW1接通)。在第二放电操作中，控制逻辑电路150将栅极信号G2保持在高电平以保持晶体管SW2接通。因此，在图4的示例中，在时间点T5与T6之间，晶体管SW1和SW2都保持接通。
通过第二放电操作，使主电容器CIN放电。图6示出了如何通过第二放电操作使主电容器CIN放电。在图6中，电流IDIS2表示在第二放电操作中来自主电容器CIN的放电电流。在第二放电操作中，通过第二放电路径使主电容器CIN放电(即，放电电流IDIS2经过第二放电路径)，该第二放电路径穿过开关元件SW1、端子TM3、端子TM2和开关元件SW2。第二放电路径包括接地，并且通过第二放电操作，主电容器CIN的两个端子的电位接近接地电位。
在时间点T5之后，电压VIN和VCIN降低。当电压VIN降低到上述下限电压VUVLO或以下时，在半导体器件1中出现复位信号。在接收到复位信号时，控制电路10执行复位操作。在复位操作中，控制电路10(通过控制逻辑电路150和驱动电路160的协调操作)将栅极信号G1和G2都切换到低电平。时间点T6是出现复位信号的时间点，并且它对应于第二放电操作的结束时间点。在时间点T6处，晶体管SW1和SW2都关断，并且从而第二放电操作结束。
这里，开关控制器件5c在时间点T5之后继续功率晶体管5b的切换，直到电容器电压VCIN变得等于或低于开关控制器件5c的操作下限电压。如果电容器电压VCIN下降到操作下限电压或以下，则开关控制器件5c的操作停止。在开关控制器件5c的操作停止之后，功率晶体管5b保持关断。
通常，当发生停电时，由于诸如所需的外部装配部件的数量增加的原因，通常难以使相间电容器和主电容器两者放电。特别地，主电容器具有高耐电压，并且这使得在技术上难以使它与相间电容器同时放电。相比之下，利用根据实施方式的配置，在发生停电时，可以使相间电容器和主电容器两者放电。
利用图1所示的配置，在使用降低主电容器CIN的所需耐电压所必要的开关元件SW1的同时，仅通过添加开关元件SW2，就可以使相间电容器CX和主电容器CIN放电。即，可以利用简单的配置使这些电容器放电。
在下文中，通过多个实施例，将描述一些具体示例以及所应用的技术、变形技术等。除非另有说明或除非不一致，否则上面结合实施方式描述的任何特征都适用于下面描述的实施例。对于与上面描述的内容相矛盾的实施例的任何特征，可以以结合实施例给出的其描述为准。除非不一致，否则多个实施例中的任何一个的任何特征都可以应用于任何其他实施例(即，多个实施例中的任何两个或更多个可以以任何组合来实施)。
<<第一实施例>>
将描述第一实施例。放电时间tDIS1可以是在第一放电操作开始之后基于电压VH动态改变的时间，而不是固定时间。具体地，如下所述的配置也是可能的。
如图7所示的比较电压V1与预定结束判断电压VTH_DIS1的比较器60包括在半导体器件1中。比较器60的非反相输入端子被供给电压V1，并且比较器60的反相输入端子被供给结束判断电压VTH_DIS1。结束判断电压VTH_DIS1具有预定正电压值(基准值)。比较器60可以是图2中的比较器21[3]。在这种情况下，结束判断电压VTH_DIS1等于上面提及的判断电压VTH[3]。
当电压V1高于结束判断电压VTH_DIS1时，比较器60输出高电平信号，并且当电压V1低于结束判断电压VTH_DIS1时，比较器60输出低电平信号。当“V1＝VTH_DIS1”时，比较器60的输出信号处于高电平或低电平。比较器60的输出信号被供给到控制逻辑电路150。
在第一次放电操作开始之后，根据第一实施例的控制逻辑电路150监测比较器60的输出信号，并且响应于比较器60的输出信号从高电平到低电平的转变(即，响应于电压VH的分压值变得低于基准值)，结束第一次放电操作。因此，在第一实施例中，放电时间tDIS1可以根据时间点T3处的电压VH等而极大地改变。
这里，无论比较器60的输出信号如何，上限都可以被设置为第一放电操作的持续时间(即，放电时间tDIS1)，使得“(tA+tDIS1)<tB”总是成立，即，使得第二等待时间tB长于第一等待时间tA和放电时间tDIS1之和。或者，无论时间点T3处的电压VH如何，第二等待时间tB都可以被设置为足够长，使得“(tA+tDIS1)<tB”总是成立。在任何情况下，在第一放电操作结束之后，开始第二放电操作。第二次放电操作开始之后的操作如上所述。
<<第二实施例>>
将描述第二实施例。第二实施例涉及具有放电功能的调节器电路30的内部结构的示例。图8是根据第二实施例的电源装置AA的结构图。根据第二实施例的调节器电路30包括内部调节器31、晶体管32和33以及开关元件SW3。
晶体管32和33是n沟道JFET(结型场效应晶体管)。晶体管32和33是常通型场效应晶体管，即，即使当栅极-源极电压为0V时其漏极-源极沟道也导通的晶体管。
晶体管32的漏极连接到端子TM1，并且晶体管32的源极连接到节点ND1。晶体管32的栅极和背栅极连接到接地。晶体管33的漏极连接到端子TM2，并且晶体管33的源极连接到开关元件SW3的第一端子。晶体管33的栅极和背栅极连接到接地。开关元件SW3的第二端子连接到节点ND1。控制逻辑电路150接通和关断开关元件SW3。如上所述，节点ND1连接到晶体管SW2的漏极，并且晶体管SW2的源极连接到接地。
内部调节器31基于节点ND1处的电压产生内部电源电压VCC。内部电源电压VCC被供给到端子TM5。开关元件SW3可以被配置有任何数量(一个或多个)晶体管。例如，开关元件SW3可以被配置有n沟道MOSFET。在这种情况下，作为开关元件SW3的MOSFET的漏极和源极用作开关元件SW3的第一端子和第二端子，并且控制逻辑电路150控制MOSFET的栅极电位，并且从而接通和关断开关元件SW3。这里，半导体器件1可以包括启动器电路，当“VIN>0”时，该启动器电路在控制电路10启动之前将端子TM2处的电压供给到内部调节器31，以使内部调节器31产生内部电源电压VCC。
控制逻辑电路150仅在第一放电操作的执行期间保持开关元件SW3关断，否则保持开关元件SW3接通。因此，在图4的示例中，开关元件SW3从时间点T1到紧接时间点T3之前接通，在时间点T3和T4之间关断，并且然后接通到时间点T6。
图9示出了如何通过第一放电操作使相间电容器CX放电。晶体管32是常通型JFET；因此，在第一放电操作的执行期间，当开关元件SW2接通时，通过第一放电路径使相间电容器CX放电(即，放电电流IDIS1经过第一放电路径)，该第一放电路径穿过全波整流电路3、端子TM1、晶体管32和开关元件SW2。这里，当节点ND1的电位随着放电电流IDIS1增加而增加时，晶体管32起作用以便减小经过其沟道(其漏极和源极之间)的电流。可以防止第一放电操作中的过大的放电电流IDIS1。
图10示出了如何通过第二放电操作使主电容器CIN放电。如从以上描述将清楚的，在第二放电操作的执行期间，开关元件SW3接通。晶体管33是常通型JFET；因此，在第二放电操作的执行期间，当开关元件SW1和SW2接通时，通过第二放电路径使主电容器CIN放电(即，放电电流IDIS2经过第二放电路径)，该第二放电路径穿过开关元件SW1、端子TM3和TM2、晶体管33以及开关元件SW3和SW2。这里，当节点ND1的电位随着放电电流IDIS2增加而增加时，晶体管33起作用以便减小经过其沟道(其漏极和源极之间)的电流。可以防止第二放电操作中的过大的放电电流IDIS2。
这里，在第一或第二放电操作的执行期间，节点ND1处的电位低于第一放电操作开始之前的电位；因此，存在内部电源电压VCC的值变得低于规定电压值的可能性。为了消除该可能性，可以在第一或第二放电操作的执行时段中插入再充电时段，使得在再充电时段期间，开关元件SW3接通并且晶体管SW2关断。在再充电时段中，电容器CVCC两端的充电电压基于节点ND1处的电压升高到上述规定电压值。
或者，如图11所示，可以将整流二极管34添加到调节器电路30。整流二极管34的阳极连接到节点ND1，并且整流二极管34的阴极连接到内部调节器31的输入端子。在图11的配置中，内部调节器31基于整流二极管34的阴极处的电压产生内部电源电压VCC。或者，尽管未示出，但是也可以采用内部调节器31直接连接到端子TM3的配置。在这种情况下，内部调节器31基于端子TM3处的电压产生内部电源电压VCC。
<<第三实施例>>
将描述第三实施例。第三示例涉及一些变形例、附加注释等。
对于任何信号或电压，其高电平和低电平之间的关系可以颠倒，只要这可以在不脱离已经在上面描述的内容的情况下完成即可。
在实施方式中描述的FET(场效应晶体管)的沟道类型仅仅是示例。任何FET的沟道类型可以在p沟道类型和n沟道类型之间改变，只要这可以在不脱离已经在上面描述的内容的情况下完成即可。
只要不存在不便，上述任何晶体管可以是任何类型的晶体管。例如，作为MOSFET的上述任何晶体管可以用结型场效应晶体管、IGBT(绝缘栅双极晶体管)或双极晶体管代替。任何晶体管具有第一电极、第二电极和控制电极。在FET中，第一电极和第二电极中的一个是漏极，另一个是源极，并且控制电极是栅极。在IGBT中，第一电极和第二电极中的一个是集电极，另一个是发射极，并且控制电极是栅极。在不属于IGBT的双极晶体管中，第一电极和第二电极中的一个是集电极，另一个是发射极，并且控制电极是基极。
在不脱离所附权利要求限定的技术概念的范围的情况下，可以根据需要以多种方式变更本公开的实施方式。本文描述的实施方式仅仅是如何实施本公开的示例，并且用于描述本公开及其组成元件的任何术语的含义不限于结合实施方式具体提及的含义。以上描述中提及的具体值仅旨在作为示例，并且它们可以被修改为不同的值。
<<注释>>
以下是与本公开相关的注释，已经通过上面的实际示例描述了本公开实施方式的具体示例。
根据本文公开的内容的一个方面，一种电源用半导体器件(1)在电源装置(AA)中使用，所述电源装置将施加到一对输入端子(TML和TMN)的交流电压(VAC)供给到二极管电桥(2)以在目标布线(WRIN)上产生全整流电压。所述电源用半导体器件包括：第一输入端子(TM1)，所述第一输入端子被配置为接收通过将施加到所述一对输入端子的交流电压供给到不同于所述二极管电桥的全波整流电路(3)而获得的整流电压(VH)；第二输入端子(TM2)，所述第二输入端子被配置为连接到所述目标布线；电位控制端子(TM3)，所述电位控制端子被配置为通过主电容器(CIN)连接到所述目标布线；第一开关元件(SW1)，所述第一开关元件设置在所述电位控制端子和接地之间；停电感测电路(20)，所述停电感测电路被配置为基于所述第一输入端子处的电压来感测其中所述交流电压到所述一对输入端子的供应被切断的停电；第二开关元件(SW2)，所述第二开关元件被配置为当感测到所述停电时，使得用于使设置在所述一对输入端子之间的相间电容器(CX)放电的电流和用于使所述主电容器放电的电流流向所述接地；以及控制电路(10)，所述控制电路被配置为控制所述第一开关元件和所述第二开关元件。所述控制电路在所述交流电压到所述一对输入端子的供应时段中基于所述第一输入端子处的电压和所述电位控制端子处的电压接通和关断所述第一开关元件。当感测到所述停电时，所述控制电路执行第一放电操作，并且然后执行第二放电操作。在所述第一放电操作中，所述第一开关元件保持关断并且所述第二开关元件保持接通，以便通过穿过所述全波整流器电路、所述第一输入端子和所述第二开关元件的第一放电路径(参见图5)使所述相间电容器放电。所述第一放电路径包括接地。在所述第二放电操作中，所述第一开关元件和所述第二开关元件保持接通，以便通过穿过所述第一开关元件、所述第二输入端子和所述第二开关元件的第二放电路径(参见图6)使所述主电容器放电。所述第二放电路径包括接地。(第一配置)
这使得可以在发生停电时使相间电容器和主电容器两者放电(利用简单的配置)。
在根据上述第一配置的电源用半导体器件中，优选地，所述停电感测电路基于所述第一输入端子处的电压如何改变来感测停电的发生。所述停电感测电路可以向所述控制电路输出指示感测结果的停电感测信号(SFE)。在所述停电的感测时段期间，所述停电感测电路可以将所述停电感测信号保持在有效状态。在所述停电的非感测时段期间，所述停电感测电路可以将所述停电感测信号保持在无效状态。在所述停电感测信号从所述无效状态切换到所述有效状态之后，当在所述停电感测信号保持在所述有效状态的情况下过去预定等待时间(tA)时，所述控制电路可以开始所述第一放电操作。(第二配置)
这有助于防止相间电容器响应于停电的错误感测而放电。
在根据上述第二配置的电源用半导体器件中，优选地，在开始所述第一放电操作之后，所述控制电路仅在预定放电时间(tDIS1)内执行所述第一放电操作，并且然后开始第二放电操作。(第三配置)
在根据上述第三配置的电源用半导体器件中，优选地，所述等待时间是第一等待时间(tA)。在所述第一放电操作之后执行所述第二放电操作时，在所述停电感测信号从所述无效状态切换到所述有效状态之后，当过去预定的第二等待时间(tB)时，所述控制电路可以开始所述第二放电操作。所述第二等待时间可以等于或长于所述第一等待时间和所述第一放电操作中的所述放电时间之和。(第四配置)
这有助于确保在相对于相间电容器的放电操作(第一放电操作)结束之后开始相对于主电容器的放电操作(第二放电操作)的顺序。
在根据上述第二配置的电源用半导体器件中(参见图7)，优选地，在开始所述第一放电操作之后，所述控制电路响应于所述第一输入端子处的所述电压的分压值变得低于基准值(VTH_DIS1)，结束所述第一放电操作，并且然后开始第二放电操作。(第五配置)
这也有助于确保在相对于相间电容器的放电操作(第一放电操作)结束之后开始相对于主电容器的放电操作(第二放电操作)的顺序。
在根据上述第一至第五配置中的任一配置的电源用半导体器件中，优选地，所述控制电路基于所述第二输入端子处的电压进行操作。在开始所述第二放电操作之后，当所述第二输入端子处的所述电压变得等于或低于预定下限电压(VUVLO)时，所述控制电路结束所述第二放电操作。(第六配置)
在根据上述第一至第六配置中的任一配置的电源用半导体器件中，优选地，所述控制电路包括第一分压电路(110)、第二分压电路(120)和差分放大器电路(130)，所述第一分压电路被配置为对所述第一输入端子处的所述电压进行分压，所述第二分压电路被配置为对所述电位控制端子处的所述电压进行分压，所述差分放大器电路被配置为产生与由所述第一分压电路进行的电压分压产生的第一比较电压和由所述第二分压电路进行的电压分压产生的第二比较电压之间的差相对应的差分信号(SDIF)。在所述交流电压到所述一对输入端子的所述供应时段中，所述控制电路可以根据所述差分信号接通和关断所述第一开关元件。(第七配置)
这有助于抑制主电容器两端的端子间电压等于或低于预定电压(VLIM)。因此，可以将主电容器的所需耐受电压保持为低。
根据本文公开的内容的另一方面，一种电源装置包括上述第一至第七配置中的任一配置的电源用半导体器件、所述二极管电桥、所述全波整流电路、所述相间电容器和所述主电容。(第八配置)
根据上述第八配置的电源装置优选地还包括连接到所述目标布线和所述电位控制端子的电力转换电路。所述电力转换电路可以被配置为将所述主电容器的两端的端子间电压转换为另一电压。(第九配置)。

Claims (9)

1.一种电源用半导体器件，所述电源用半导体器件被使用在将施加到一对输入端子的交流电压供给到二极管电桥以在目标布线上产生全整流电压的电源装置中，所述电源用半导体器件包括：
第一输入端子，所述第一输入端子被配置为接收通过将施加到所述一对输入端子的交流电压供给到不同于所述二极管电桥的全波整流电路而获得的整流电压；
第二输入端子，所述第二输入端子被配置为连接到所述目标布线；
电位控制端子，所述电位控制端子被配置为通过主电容器连接到所述目标布线；
第一开关元件，所述第一开关元件设置在所述电位控制端子和接地之间；
停电感测电路，所述停电感测电路被配置为基于所述第一输入端子处的电压来感测其中所述交流电压到所述一对输入端子的供应被切断的停电；
第二开关元件，所述第二开关元件被配置为当感测到所述停电时，将用于使设置在所述一对输入端子之间的相间电容器放电的电流和用于使所述主电容器放电的电流流向所述接地；以及
控制电路，所述控制电路被配置为控制所述第一开关元件和所述第二开关元件，
其中
所述控制电路在所述交流电压到所述一对输入端子的供应时段中基于所述第一输入端子处的电压和所述电位控制端子处的电压接通和关断所述第一开关元件，
当感测到所述停电时，所述控制电路执行第一放电操作，并且然后执行第二放电操作，
在所述第一放电操作中，所述第一开关元件保持关断并且所述第二开关元件保持接通，以便通过穿过所述全波整流器电路、所述第一输入端子和所述第二开关元件的第一放电路径使所述相间电容器放电，所述第一放电路径包括接地，并且
在所述第二放电操作中，所述第一开关元件和所述第二开关元件保持接通，以便通过穿过所述第一开关元件、所述第二输入端子和所述第二开关元件的第二放电路径使所述主电容器放电，所述第二放电路径包括接地。
2.根据权利要求1所述的电源用半导体器件，
其中
所述停电感测电路
基于所述第一输入端子处的电压如何改变来感测所述停电的发生，
向所述控制电路输出指示感测结果的停电感测信号，
在所述停电的感测时段期间，将所述停电感测信号保持在有效状态，以及
在所述停电的非感测时段期间，将所述停电感测信号保持在无效状态，以及
在所述停电感测信号从所述无效状态切换到所述有效状态之后，当在所述停电感测信号保持在所述有效状态的情况下过去预定等待时间时，所述控制电路开始所述第一放电操作。
3.根据权利要求2所述的电源用半导体器件，
其中
在开始所述第一放电操作之后，所述控制电路仅在预定放电时间内执行所述第一放电操作，并且然后开始第二放电操作。
4.根据权利要求3所述的电源用半导体器件，
其中
所述等待时间是第一等待时间，
在所述第一放电操作之后执行所述第二放电操作时，在所述停电感测信号从所述无效状态切换到所述有效状态之后，当过去预定的第二等待时间时，所述控制电路开始所述第二放电操作，并且
所述第二等待时间等于或长于所述第一等待时间和所述第一放电操作中的所述放电时间之和。
5.根据权利要求2所述的电源用半导体器件，
其中
在开始所述第一放电操作之后，所述控制电路响应于所述第一输入端子处的所述电压的分压值变得低于基准值，结束所述第一放电操作，并且然后开始第二放电操作。
6.根据权利要求1至5中任一项所述的电源用半导体器件，
其中
所述控制电路基于所述第二输入端子处的电压进行操作，并且
在开始所述第二放电操作之后，当所述第二输入端子处的所述电压变得等于或低于预定下限电压时，所述控制电路结束所述第二放电操作。
7.根据权利要求1至6中任一项所述的电源用半导体器件，
其中
所述控制电路包括
第一分压电路，所述第一分压电路被配置为对所述第一输入端子处的所述电压进行分压，
第二分压电路，所述第二分压电路被配置为对所述电位控制端子处的所述电压进行分压，以及
差分放大器电路，所述差分放大器电路被配置为产生与由所述第一分压电路进行的电压分压产生的第一比较电压和由所述第二分压电路进行的电压分压产生的第二比较电压之间的差相对应的差分信号，以及
在所述交流电压到所述一对输入端子的所述供应时段中，所述控制电路根据所述差分信号接通和关断所述第一开关元件。
8.一种电源装置，包括：
根据权利要求1至7中任一项所述的电源用半导体器件；
所述二极管电桥；
所述全波整流电路；
所述相间电容器；以及
所述主电容。
9.根据权利要求8所述的电源装置，还包括连接到所述目标布线和所述电位控制端子的电力转换电路，所述电力转换电路被配置为将所述主电容器的两端的端子间电压转换为另一电压。
CN202310810104.8A 2022-07-07 2023-07-04 电源用半导体器件和电源装置 Pending CN117375385A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022109553A JP2024008046A (ja) 2022-07-07 2022-07-07 電源用半導体装置及び電源装置
JP2022-109553 2022-07-07

Publications (1)

Publication Number Publication Date
CN117375385A true CN117375385A (zh) 2024-01-09

Family

ID=89389936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310810104.8A Pending CN117375385A (zh) 2022-07-07 2023-07-04 电源用半导体器件和电源装置

Country Status (3)

Country Link
US (1) US20240014730A1 (zh)
JP (1) JP2024008046A (zh)
CN (1) CN117375385A (zh)

Also Published As

Publication number Publication date
JP2024008046A (ja) 2024-01-19
US20240014730A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
US10574135B2 (en) Zero current detection circuit for bridgeless totem pole power factor correction converter and bridgeless totem pole power factor correction converter
US10903752B2 (en) AC-DC converter with secondary side-control and synchronous rectifier sense architecture
JP4867279B2 (ja) 電力変換装置
US10186983B2 (en) Ideal diode bridge rectifying circuit and control method
WO2006035638A1 (ja) 直流電源装置
US20180128665A1 (en) Excitation circuit for electromagnetic flow meter, and electromagnetic flow meter
CN111010040B (zh) 同步整流控制装置、绝缘同步整流型dc/dc转换器、栅极驱动装置、ac/dc转换器
US10386213B2 (en) Excitation circuit for electromagnetic flow meter, and electromagnetic flow meter
US20230299665A1 (en) Power converting device
CN111726004A (zh) 电源控制装置以及开关电源
US9001540B2 (en) Power source apparatus
US20190386574A1 (en) Power supply and power supply unit
US9431920B2 (en) Non-isolated DC/DC converter with 2 inductors and zero voltage switching
US11637489B2 (en) Isolated DC/DC converter and AC/DC converter
CN117375385A (zh) 电源用半导体器件和电源装置
US11509237B2 (en) Power conversion device
US20060187692A1 (en) Output voltage control of a synchronous rectifier
JP2002374672A (ja) スイッチング電源装置
CN111937287A (zh) 集成电路、电源电路
US11258353B2 (en) Power converter
JP3262112B2 (ja) 同期整流回路及び電源装置
JP7096749B2 (ja) 同期整流制御装置、絶縁同期整流型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器
WO2002065225A2 (en) Switching power supply
JP2005295627A (ja) 全波整流平滑回路およびスイッチング電源装置
JP4212164B2 (ja) 並列型電源装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication