WO2017199299A1 - 直流電源装置、冷凍サイクル装置及び空気調和装置 - Google Patents

直流電源装置、冷凍サイクル装置及び空気調和装置 Download PDF

Info

Publication number
WO2017199299A1
WO2017199299A1 PCT/JP2016/064503 JP2016064503W WO2017199299A1 WO 2017199299 A1 WO2017199299 A1 WO 2017199299A1 JP 2016064503 W JP2016064503 W JP 2016064503W WO 2017199299 A1 WO2017199299 A1 WO 2017199299A1
Authority
WO
WIPO (PCT)
Prior art keywords
mosfet
power supply
diode
current
supply device
Prior art date
Application number
PCT/JP2016/064503
Other languages
English (en)
French (fr)
Inventor
成雄 梅原
有澤 浩一
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2016/064503 priority Critical patent/WO2017199299A1/ja
Publication of WO2017199299A1 publication Critical patent/WO2017199299A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present invention relates to a DC power supply device that converts an AC voltage into a DC voltage, a refrigeration cycle device having a DC power supply device, and an air conditioner having a refrigeration cycle device.
  • the load of the air conditioner when the input power of the AC power supply is small, the switching element is stopped, and the rectifier circuit is operated as a full-wave rectifier circuit, the current is It flows through a path for charging the smoothing circuit through the bypass diode.
  • the case where the load of the air conditioner is an intermediate condition is a case where the load is half of the rated load of the air conditioner. Therefore, when the current flows through the bypass diode, the bypass diode is connected to the previous stage of the reactor, so that the current does not pass through the reactor and the power factor and efficiency are deteriorated. Therefore, the bypass diode is connected to the subsequent stage of the reactor. It is desirable.
  • the bypass diode when the bypass diode is connected to the subsequent stage of the reactor, the surge current also flows through the transistor constituting the rectifier circuit, and the transistor may be damaged by the surge current. Therefore, it is desired to provide a DC power supply device in which the transistors constituting the rectifier circuit are protected from surge current.
  • the present invention has been made in view of the above, and it is possible to obtain a DC power supply device in which a transistor constituting a rectifier circuit is protected from a surge current even when a bypass diode is provided after the reactor. With the goal.
  • the present invention provides a DC power supply device that supplies power applied from an AC power supply to a load, and converts the AC voltage applied from the AC power supply to a DC voltage.
  • a rectifier circuit for conversion, a reactor connected to the AC power supply and the rectifier circuit, and a smoothing circuit connected in parallel to the load and smoothing a DC voltage output from the rectifier circuit, Comprises a metal oxide semiconductor field effect transistor having a parasitic diode, and a first diode connected in parallel with the metal oxide semiconductor field effect transistor, the forward voltage drop of the first diode is It is smaller than the forward voltage drop of the parasitic diode.
  • the present invention it is possible to obtain a DC power supply device in which the transistors constituting the rectifier circuit are protected from surge current even when a bypass diode is provided in the subsequent stage of the reactor.
  • FIG. 1 Configuration diagram of DC power supply apparatus according to Embodiment 1
  • the figure which shows that the control means of FIG. 1 is a processing circuit.
  • the figure which shows that the control means of FIG. 1 is a processor.
  • 1 is a diagram showing a path of a current flowing through each element when the voltage is restored when the power is turned on or after a power failure in the DC power supply device of FIG.
  • produces when an electric current flows into 1st MOSFET of FIG. 1, 1st resistance, and 1st fast recovery diode.
  • FIG. 1 is a configuration diagram of a DC power supply device 101 according to the first embodiment.
  • the DC power supply device 101 is provided between an AC power supply 1 that is a power supply that supplies AC power to the DC power supply device 101 and an inverter 12 that drives a motor 13.
  • the applied power is supplied to the inverter 12.
  • the inverter 12 is an example of a load.
  • the DC power supply device 101 is connected to a rectifier circuit 51 that converts an AC voltage applied from the AC power supply 1 into a DC voltage, a reactor 2 connected to the AC power supply 1 and the rectifier circuit 51, and an output terminal of the rectifier circuit 51.
  • a smoothing circuit 9 that smoothes the DC voltage output from the rectifier circuit 51.
  • the rectifier circuit 51 includes a first MOSFET 3, a second MOSFET 4, a first fast recovery diode 5, a second fast recovery diode 6, a first rectifier diode 7, and a second rectifier diode 8.
  • MOSFET is an abbreviation for Metal-Oxide-Semiconductor Field-Effect Transistor. In this specification, a metal oxide semiconductor field effect transistor is referred to as a MOSFET.
  • the rectifier circuit 51 includes a series circuit in which a first resistor 10, a first MOSFET 3, and a first rectifier diode 7 are connected in series, a second MOSFET 4, a second resistor 11, and a second rectifier diode 8.
  • This is a bridge circuit in which series circuits connected in series are connected in parallel.
  • the first fast recovery diode 5 is connected in parallel with the first resistor 10 and the first MOSFET 3, and the second fast recovery diode 6 is connected in parallel with the second resistor 11 and the second MOSFET 4. Yes.
  • the first fast recovery diode 5 and the second fast recovery diode 6 may be diodes other than the fast recovery diode.
  • the first fast recovery diode 5, the second fast recovery diode 6, the first rectifier diode 7 and the second rectifier diode 8 may be MOSFETs.
  • the first MOSFET 3 and the second MOSFET 4 may have a super junction structure.
  • the first MOSFET 3 and the second MOSFET 4 may be formed of a wide band gap semiconductor.
  • the MOSFETs may also be formed of a wide band gap semiconductor.
  • the wide band gap semiconductor is one of gallium nitride, silicon carbide, and diamond.
  • the first resistor 10 is connected to the source of the first MOSFET 3.
  • the anode of the first fast recovery diode 5 is connected to the other end of the first resistor 10, and the cathode of the first fast recovery diode 5 is connected to the drain of the first MOSFET 3.
  • the first MOSFET 3 has a parasitic diode, and the forward voltage drop of the first fast recovery diode 5 is smaller than the forward voltage drop of the parasitic diode of the first MOSFET 3.
  • the voltage when the first MOSFET 3 is on is the forward drop voltage of the first fast recovery diode 5 when the current flowing through the first MOSFET 3 is below the maximum value of the current flowing through the first MOSFET 3 at normal times. Smaller than.
  • the second resistor 11 is connected to the source of the second MOSFET 4.
  • the anode of the second fast recovery diode 6 is connected to the other end of the second resistor 11, and the cathode of the second fast recovery diode 6 is connected to the drain of the second MOSFET 4.
  • the second MOSFET 4 has a parasitic diode, and the forward drop voltage of the second fast recovery diode 6 is smaller than the forward drop voltage of the parasitic diode of the second MOSFET 4.
  • the voltage when the second MOSFET 4 is on is the forward voltage drop of the second fast recovery diode 6 when the current flowing through the second MOSFET 4 is below the maximum value of the current flowing through the second MOSFET 4 at normal times. Smaller than.
  • a reactor 2 for suppressing harmonics is connected between the AC power source 1 and the rectifier circuit 51, and the end of the reactor 2 opposite to the end connected to the AC power source 1 is connected to the first resistor 10. The other end is connected to the drain of the second MOSFET 4.
  • a smoothing circuit 9 that smoothes the DC voltage output from the rectifier circuit 51 is connected in parallel between the rectifier circuit 51 and the inverter 12. The smoothing circuit 9 is connected between the first MOSFET 3 and the first rectifier diode 7 and between the second MOSFET 4 and the second rectifier diode 8.
  • the DC power supply device 101 includes a power supply voltage detection unit 14 that detects a power supply voltage applied from the AC power supply 1, a power supply current detection unit 15 that detects a power supply current from the AC power supply 1, and a DC voltage across the smoothing circuit 9. And DC voltage detecting means 16 for detecting.
  • the DC power supply device 101 includes a part or all of the power supply voltage detected by the power supply voltage detection means 14, the power supply current detected by the power supply current detection means 15, and the DC voltage detected by the DC voltage detection means 16. Based on this, it also has a control means 17 for controlling on / off of the first MOSFET 3 and the second MOSFET 4.
  • FIG. 2 is a diagram showing that the control means 17 of FIG.
  • the processing circuit 171 is dedicated hardware. That is, the direct-current power supply device 101 includes a part of the power supply voltage detected by the power supply voltage detection means 14, the power supply current detected by the power supply current detection means 15, and the direct current voltage detected by the DC voltage detection means 16 or A processing circuit 171 for controlling on / off of the first MOSFET 3 and the second MOSFET 4 is provided based on the whole.
  • the processing circuit 171 corresponds to, for example, a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC, an FPGA, or a combination thereof.
  • the control means 17 may be a processor 173 that executes a program stored in the memory 172.
  • FIG. 3 is a diagram showing that the control means 17 of FIG.
  • the processor 173 is a CPU (Central Processing Unit), a processing device, an arithmetic device, a microprocessor, a microcomputer, or a DSP.
  • control means 17 When the control means 17 is the processor 173, the function of the control means 17 is realized by the processor 173 and software, firmware, or a combination of software and firmware. Software and firmware are described as programs and stored in the memory 172.
  • the processor 173 implements the function of the control means 17 by reading and executing the program stored in the memory 172.
  • the DC power supply device 101 uses the power supply voltage detected by the power supply voltage detection means 14, the power supply current detected by the power supply current detection means 15, and the DC voltage detection means 16.
  • a memory 172 for storing a program in which the step of controlling the first MOSFET 3 and the second MOSFET 4 is executed as a result based on part or all of the detected DC voltage is provided. It can be said that the program stored in the memory 172 causes the computer to execute the procedure and method of the control means 17.
  • the memory 172 corresponds to, for example, a nonvolatile or volatile semiconductor memory such as RAM, ROM, flash memory, EPROM, or EEPROM, a magnetic disk, a flexible disk, an optical disk, a compact disk, a mini disk, or a DVD.
  • control means 17 A part of the function of the control means 17 may be realized by dedicated hardware, and the remaining part may be realized by software or firmware.
  • control means 17 can realize the function of the control means 17 by hardware, software, firmware, or a combination thereof.
  • FIG. 4 is a diagram illustrating a path of a current flowing through each element when the voltage is restored when the power is turned on or after a power failure in the DC power supply device 101 of FIG.
  • the arrows in FIG. 4 indicate the direction in which current flows.
  • an inrush current Iac flows from the AC power source 1 toward the reactor 2 in the direction of the arrow in FIG.
  • the inrush current Iac is divided into a current Ia1 that flows through the first MOSFET 3 and a current Ib1 that flows through the first fast recovery diode 5.
  • the current Ia1 is a current flowing through the first MOSFET 3, and the current Ib1 is a current flowing through the first fast recovery diode 5.
  • FIG. 5 is a diagram showing voltages generated when current flows through the first MOSFET 3, the first resistor 10, and the first fast recovery diode 5 of FIG. 1.
  • the voltage generated in the first resistor 10 increases in proportion to the magnitude of the current. When the current is small, the voltage generated in the first resistor 10 decreases.
  • the generated voltage is larger than that of the first resistor 10, but the rate of increase in voltage with respect to the increase in current is generated in the first resistor 10. Smaller than the rate of voltage increase.
  • the forward drop voltage of the first fast recovery diode 5 is smaller than the forward drop voltage of the parasitic diode of the first MOSFET 3, and the voltage generated in the first fast recovery diode 5 is generated in the first MOSFET 3. Smaller than the voltage to be
  • the ratio between the magnitude of the current Ia1 flowing through the first MOSFET 3 and the magnitude of the current Ib1 flowing through the first fast recovery diode 5 is initially the forward direction of the parasitic diode of the first MOSFET 3
  • the drop voltage and the forward drop voltage of the first fast recovery diode 5 are in inverse ratio, and the current Ia1 flowing through the first MOSFET 3 is smaller than the current Ib1 flowing through the first fast recovery diode 5. That is, the current Ia1 flowing through the first MOSFET 3 can be reduced by the first fast recovery diode 5.
  • FIG. 6 is a diagram showing the magnitudes of the inrush current Iac, the current Ia1 flowing through the first MOSFET 3 and the current Ib1 flowing through the first fast recovery diode 5.
  • the first MOSFET 3 having a small surge current withstand voltage is protected from the surge current by the first resistor 10 and the first fast recovery diode 5 included in the rectifier circuit 51 in the DC power supply device 101.
  • the first resistor 10 since power loss occurs in the first resistor 10, it is necessary to consider the resistance value of the first resistor 10 depending on the magnitude of the current. For example, when the flowing current is small, such as in an intermediate condition of the air conditioner, the power loss at the first resistor 10 is small, so the influence of power consumption on the air conditioner is small. However, if the current is large, the power loss generated in the first resistor 10 cannot be ignored. Therefore, depending on the surge current withstand voltage of the first MOSFET 3, the first resistor 10 may be set to 0 ⁇ . As described above, the current Ia1 flowing through the first MOSFET 3 can be reduced by increasing the ratio of the forward voltage drop of the parasitic diode of the first MOSFET 3 and the forward voltage drop of the first fast recovery diode 5. Therefore, even if the first resistor 10 is not provided, the first MOSFET 3 can be protected from the surge current.
  • the second MOSFET 4, the second resistor 11, and the second fast recovery diode 6 also have the same operations and effects as the first MOSFET 3, the first resistor 10, and the first fast recovery diode 5.
  • the second MOSFET 11 having a small surge current withstand voltage is protected from the surge current by the second resistor 11.
  • the second resistor 11 may be 0 ⁇ .
  • FIG. 7 is a flowchart showing a procedure of the operation of the control means 17 in the DC power supply device 101 of FIG.
  • the control means 17 operates as shown in the flowchart of FIG.
  • a plurality of flags are described, and the state of the AC power supply 1 or the state of the load is described in parentheses on the right side of each flag.
  • the flag being 0 means that the AC power supply 1 is normal, and the flag being 1 means that the AC power supply 1 is abnormal.
  • the state of the load when the flag is 0, it means that the load is below the middle, and when the flag is 1, it means that the load is larger than the middle.
  • the intermediate load means, for example, an intermediate condition for heating operation of the air conditioner, and is set in advance according to a product that requires the DC power supply device 101.
  • Step S1 The control means 17 confirms the operation status of the inverter 12.
  • the operation of the control means 17 proceeds to step S2.
  • the operation of the control means 17 proceeds to step S16.
  • Step S2 The control means 17 calculates the power supplied from the AC power supply 1 based on the power supply voltage detected by the power supply voltage detection means 14 and the power supply current detected by the power supply current detection means 15.
  • the operation of control means 17 proceeds to step S3.
  • the electric power supplied from the AC power source 1 is larger than the first electric power P1 (NO in S2), the operation of the control means 17 proceeds to step S11.
  • Step S3 The control means 17 determines that the load is light and sets the load state flag to 0. When the load state flag is 0, it means that the load is below the middle. The operation of the control means 17 proceeds to step S4.
  • Step S4 The control means 17 detects the power supply voltage by the power supply voltage detection means 14. The operation of the control means 17 proceeds to step S5.
  • Step S5 The control means 17 calculates the absolute value of the difference between the current power supply voltage and the power supply voltage one cycle before, and if the absolute value obtained by the calculation is smaller than a predetermined abnormal level (YES in S5), AC It is determined that the operation of the power supply 1 is normal. The operation of the control means 17 proceeds to step S6.
  • the abnormality level is a threshold value for determining that the operation of the AC power supply 1 is abnormal. If the absolute value is equal to or greater than the abnormal level (NO in S5), the control means 17 determines that an abnormality has occurred in the AC power source 1, and the operation of the control means 17 proceeds to step S12.
  • An example of an abnormality of the AC power supply 1 is an instantaneous power failure.
  • the abnormality of the AC power supply 1 is determined based on the power supply voltage detected by the power supply voltage detection means 14.
  • the abnormality of the AC power supply 1 is the same as the determination made using the power supply voltage detection means 14 based on the power supply current obtained by the power supply current detection means 15 or the DC voltage obtained by the DC voltage detection means 16. May be judged.
  • Step S6 The control means 17 sets the power status flag to 0. When the power supply state flag is 0, it means that the AC power supply 1 is normal. The operation of the control means 17 proceeds to step S7.
  • Step S7 The control means 17 checks the power status flag. If the power status flag is 0 (YES in S7), the operation of the control means 17 proceeds to step S8. If the power supply state flag is not 0 (NO in S7), that is, if the power supply state flag is 1 (NO in S7), the control unit 17 executes the process of step S10, and the operation of the control unit 17 returns to START. .
  • a power status flag of 1 means that the AC power source 1 is abnormal.
  • Step S8 The control means 17 confirms the load state flag. If the load state flag is 0 (YES in S8), the operation of the control means 17 proceeds to step S9. When the load state flag is 0, it means that the load is below the middle. If the load state flag is not 0 (NO in S8), that is, if the load state flag is 1 (NO in S8), the operation of the control means 17 proceeds to step S14. That the load status flag is not 0, that is, that the load status flag is 1 means that the load is larger than the middle.
  • Step S9 The control means 17 operates the first MOSFET 3 and the second MOSFET 4 to perform synchronous rectification control. The operation of the control means 17 proceeds to step S10.
  • Step S10 The control means 17 updates the value of the power supply voltage from the previous value to the latest value, and ends the process. The operation of the control means 17 returns to START.
  • Step S11 The control means 17 determines whether or not the power obtained by the calculation in step S2 is equal to or less than a predetermined second power P2, and the power obtained by the calculation in step S2 is determined in advance. If it is less than or equal to 2 power P2 (YES in S11), the operation of the control means 17 proceeds to step S4. When the power obtained by the calculation in step S2 is larger than the second power P2 (NO in S11), the operation of the control unit 17 proceeds to step S15.
  • Step S12 The control means 17 stops the operation of the first MOSFET 3 and the second MOSFET 4.
  • the operation of the control means 17 proceeds to step S13.
  • the operation of the first MOSFET 3 and the second MOSFET 4 is stopped when the AC power supply 1 is abnormal.
  • the first MOSFET 3 and the second MOSFET 4 operate when the AC power supply 1 is restored and an inrush current flows. This is because the inrush current flows to the first MOSFET 3 and the second MOSFET 4 having a low on-voltage, and the first MOSFET 3 and the second MOSFET 4 may be destroyed.
  • an example of an abnormality in the AC power supply 1 is an instantaneous power failure.
  • Step S13 The control means 17 sets the power status flag to 1.
  • a power status flag of 1 means that the AC power source 1 is abnormal.
  • the operation of the control means 17 proceeds to step S7.
  • Step S14 The control means 17 makes the power source current sinusoidal, improves the power factor, suppresses the harmonic current, and operates the first MOSFET 3 and the second MOSFET 4 so that the DC voltage becomes a desired value. I do.
  • the operation of the control means 17 proceeds to step S10.
  • Step S15 The control means 17 determines that the load is large and sets the load state flag to 1. A load status flag of 1 means that the load is greater than the middle. The operation of the control means 17 proceeds to step S4. The reason why the control means 17 performs the processes of steps S2, S3, S11, and S15 is to prevent the process from hunting due to a change in load.
  • Step S16 The control means 17 stops the operation of the first MOSFET 3 and the second MOSFET 4. This is because it is not necessary to operate the DC power supply device 101 when the inverter 12 is not operating. The operation of the control means 17 proceeds to step S10.
  • FIG. 8 is a diagram showing a path of current flowing through each element constituting DC power supply device 101 of Embodiment 1 during normal operation.
  • FIG. 9 is a timing chart during synchronous rectification control during normal operation according to the first embodiment.
  • the voltage Vac is an AC voltage applied from the AC power source 1
  • the current Iac ′ is an AC current from the AC power source 1.
  • the current Ia1 is a current flowing through the first MOSFET 3, and the current Ia2 is a current flowing through the second MOSFET 4.
  • the current Ib1 is a current flowing through the first fast recovery diode 5, and the current Ib2 is a current flowing through the second fast recovery diode 6.
  • the signal GS1 is a gate signal of the first MOSFET 3, and the signal GS2 is a gate signal of the second MOSFET 4. Assume that the direction of the arrow in FIG. 8 is positive.
  • the control means 17 turns on and off the first MOSFET 3 and the second MOSFET 4 according to the polarity of the power supply voltage Vac.
  • the MOSFET through which current flows differs according to the polarity of the power supply voltage Vac, and the control means 17 turns on the MOSFET on the side through which current flows in the parasitic diode of the first MOSFET 3 and the second MOSFET 4, and the other MOSFET Turn off.
  • the first MOSFET 3 is turned on, the on-voltage of the first MOSFET 3 becomes smaller than the forward drop voltage of the first fast recovery diode 5, and when the second MOSFET 4 is turned on, the second MOSFET 4 is turned on. Since the voltage is smaller than the forward drop voltage of the second fast recovery diode 6, it is possible to reduce power loss during conversion from AC to DC in the rectifier circuit 51.
  • FIG. 10 is a timing chart at the time of boost control in the control means 17 of the first embodiment.
  • the voltage Vac is an AC voltage applied from the AC power source 1
  • the current Iac ′ is an AC current from the AC power source 1.
  • the current Ia1 is a current flowing through the first MOSFET 3, and the current Ia2 is a current flowing through the second MOSFET 4.
  • the current Ib1 is a current flowing through the first fast recovery diode 5, and the current Ib2 is a current flowing through the second fast recovery diode 6.
  • the signal GS1 is a gate signal of the first MOSFET 3, and the signal GS2 is a gate signal of the second MOSFET 4. Assume that the direction of the arrow in FIG. 8 is positive.
  • the control means 17 operates so that the current Iac ′ becomes a sinusoidal current having the same frequency and the same phase as the voltage Vac, and the voltage across the smoothing circuit 9 rises to a desired voltage.
  • the first MOSFET 3 and the second MOSFET 4 are controlled by the gate signal GS1 of the first MOSFET 3 and the gate signal GS2 of the second MOSFET 4.
  • the gate signal GS1 of the first MOSFET 3 and the gate signal GS2 of the second MOSFET 4 are complementary pulse width modulation signals that are gate signals based on complementary pulse width modulation, and the first MOSFET 3 and the second MOSFET 3 are arranged so as not to cause an arm short circuit.
  • An appropriate dead time Td interval corresponding to the switching speed of the MOSFET 4 is provided.
  • the complementary pulse width modulation signal is referred to as a complementary PWM signal.
  • PWM is an abbreviation for Pulse Width Modulation.
  • control means 17 When the control means 17 generates the above gate signal, a complicated current as shown in FIG. 10 flows in the MOSFET and the fast recovery diode in which the current flows in the parasitic diode.
  • the control means 17 generates the complementary PWM signal in the timing chart shown in FIG. 10 by turning on the MOSFET during the period in which the current flows through the parasitic diode and fast recovery diode of the MOSFET, thereby moving to the MOSFET side where the on-voltage is small. This is to reduce power loss by passing current.
  • a resistor is connected in series with a MOSFET having a small surge current withstand capability, and a fast recovery diode whose forward drop voltage is smaller than that of a parasitic diode of the MOSFET is connected in parallel to a series circuit composed of the MOSFET and the resistor. ing. Therefore, when an inrush current flows after turning on the power or after returning from an instantaneous power failure, the surge current hardly flows through the MOSFET. As a result, it is possible to protect a MOSFET having a small surge current resistance.
  • the boost operation is not performed, and the MOSFETs are the first MOSFET 3 and the second MOSFET 4. And the other MOSFET is turned off, so that the power conversion loss can be reduced.
  • the MOSFET operates with complementary PWM, so that the first MOSFET 3 and the second MOSFET 4 are as much as possible. Synchronize. As a result, power conversion loss can be reduced.
  • control means 17 turns on the MOSFET on the side through which current flows in the parasitic diode of the first MOSFET 3 and the second MOSFET 4 and turns off the other MOSFET during normal operation.
  • the control means 17 determines whether the power supply voltage detected by the power supply voltage detection means 14 is equal to or lower than the first threshold value determined in advance, or the power supply current detected by the power supply current detection means 15 is predetermined. If it is less than or equal to the second threshold, the following operation is performed.
  • the control means 17 turns on the first MOSFET 3 when current flows through the first parasitic diode of the first MOSFET 3, and turns off the first MOSFET 3 when current does not flow through the first parasitic diode.
  • the control means 17 turns on the second MOSFET 4 when current flows through the second parasitic diode of the second MOSFET 4, and turns off the second MOSFET 4 when current does not flow through the second parasitic diode. To.
  • Embodiment 2 FIG.
  • the first MOSFET 3 is connected to the upper arm of the rectifier circuit 51, which is a bridge circuit, and the second MOSFET 4 is connected to the lower arm.
  • a first MOSFET 3 and a second MOSFET 4 are connected to the arm.
  • FIG. 11 is a configuration diagram of the DC power supply apparatus 102 according to the second embodiment.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the first fast recovery diode 5 is connected in series with the first rectifier diode 7, and the second fast recovery diode 6 is Two rectifier diodes 8 are connected in series.
  • the rectifier circuit 52 a circuit in which the first resistor 10, the first MOSFET 3 and the first rectifier diode 7 are connected, and a second resistor 11, the second MOSFET 4 and the second rectifier diode 8 are connected. This is a bridge circuit in which the circuit is connected in parallel.
  • a circuit constituted by the first MOSFET 3 and the first resistor 10 connected in series is connected in parallel with the first rectifier diode 7.
  • a circuit constituted by the second MOSFET 4 and the second resistor 11 connected in series is connected in parallel with the second rectifier diode 8.
  • the forward voltage drop of the first rectifier diode 7 is smaller than the forward voltage drop of the parasitic diode of the first MOSFET 3.
  • the forward voltage drop of the second rectifier diode 8 is smaller than the forward voltage drop of the parasitic diode of the second MOSFET 4.
  • the surge current immunity of the first fast recovery diode 5 and the second fast recovery diode 6 is larger than the surge current immunity of the first fast recovery diode 5 and the second fast recovery diode 6 of the first embodiment. This is because, in the second embodiment, the inrush current is concentrated on the first fast recovery diode 5 and the second fast recovery diode 6.
  • the control means 17 operates according to the procedure of the flowchart shown in FIG. 7 as in the first embodiment, and performs synchronous rectification control and boost control.
  • FIG. 12 is a time chart during the synchronous rectification operation of the second embodiment.
  • the control means 17 turns on the MOSFET on the side through which the current flows in the parasitic diode of the MOSFET of the first MOSFET 3 and the second MOSFET 4 and turns off the other MOSFET.
  • the MOSFET is turned on, since the on-voltage of the MOSFET is smaller than the forward drop voltage of the rectifier diode, power loss during conversion from AC to DC can be reduced.
  • the current Ib1 is a current flowing through the first rectifier diode 7 and the current Ib2 is a current flowing through the second rectifier diode 8
  • the second embodiment is different from the first embodiment, but the other is the embodiment. Same as 1.
  • FIG. 13 is a time chart during the synchronous rectification operation of the second embodiment.
  • the control means 17 controls the first MOSFET 3 and the second MOSFET so that the current Iac ′ becomes a sinusoidal current having the same frequency and the same phase as the voltage Vac, and the voltage across the smoothing circuit 9 rises to a desired voltage.
  • the MOSFET 4 is controlled. For example, when the polarity of the AC power supply 1 is positive, the gate signal GS1 of the first MOSFET 3 is Hi, and the gate signal GS2 of the second MOSFET 4 is a PWM signal.
  • the gate signal GS1 of the first MOSFET 3 is a PWM signal
  • the gate signal GS2 of the second MOSFET 4 is Hi.
  • a sine wave current flows in the MOSFET in which the current flows through the parasitic diode of the first MOSFET 3 and the second MOSFET 4, and the rectification is performed.
  • a smaller sinusoidal current flows through the diode.
  • a resistor is connected in series to a MOSFET having a small surge current resistance, and the forward voltage drop is smaller than the forward voltage drop of the parasitic diode of the MOSFET. Is connected in parallel to a series circuit composed of a MOSFET and a resistor. For this reason, when an inrush current flows after turning on the power or after returning from an instantaneous power failure, the MOSFET is turned off, and the surge current hardly flows to the MOSFET. As a result, it is possible to protect a MOSFET having a small surge current resistance.
  • FIG. FIG. 14 is a configuration diagram of the DC power supply device 103 according to the third embodiment.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the first rectifier diode 7 of the first embodiment is changed to a third fast recovery diode 20, and the second rectifier diode 8 of the first embodiment is a fourth fast recovery diode 21. Has been changed.
  • the DC power supply device 103 according to the third embodiment includes a third MOSFET 18 and a third resistor 22.
  • the third MOSFET 18 and the third resistor 22 are connected in series.
  • a series circuit constituted by the third MOSFET 18 and the third resistor 22 is connected in parallel to the third fast recovery diode 20.
  • the DC power supply device 103 according to the third embodiment has a fourth MOSFET 19 and a fourth resistor 23.
  • the fourth MOSFET 19 and the fourth resistor 23 are connected in series.
  • a series circuit constituted by the fourth MOSFET 19 and the fourth resistor 23 is connected in parallel to the fourth fast recovery diode 21.
  • any of the plurality of diodes constituting rectifier circuit 53 of DC power supply device 103 of Embodiment 3 may be constituted of a MOSFET.
  • the rectifier circuit 53 includes a circuit in which the first resistor 10 and the first MOSFET 3 are connected, a circuit in which the second resistor 11 and the second MOSFET 4 are connected, a third resistor 22 and a third resistor.
  • This is a bridge circuit in which a circuit to which the MOSFET 18 is connected and a circuit to which the fourth resistor 23 and the fourth MOSFET 19 are connected are connected in parallel.
  • the operation of the DC power supply device 103 according to the third embodiment will be described. Since the inrush current that flows when the power is turned on and at the time of recovery after a power failure is divided into a current to the MOSFET and a current to the rectifier diode as in the first embodiment, the MOSFET can be protected as in the first embodiment. it can. As in the first embodiment, the control means 17 performs synchronous rectification control and boost control as shown in FIG.
  • the control means 17 turns on the MOSFET on the side through which current flows in the parasitic diode of the two MOSFETs connected in series, and turns off the other MOSFET.
  • the MOSFET is turned on, the on-voltage of the MOSFET is smaller than the forward drop voltage of the rectifier diode, so that it is possible to reduce power loss during conversion from AC to DC.
  • the control means 17 When performing the boosting operation, the control means 17 operates the first MOSFET 3 and the second MOSFET 4 in the same manner as in the first embodiment. As for the third MOSFET 18 and the fourth MOSFET 19, the control means 17 may turn on the MOSFET in which the current flows through the parasitic diode of the two MOSFETs and turn off the other MOSFET. The control means 17 may operate the third MOSFET 18 and the fourth MOSFET 19 in the same manner as the first MOSFET 3 and the second MOSFET 4 of the first embodiment.
  • the control unit 17 causes the first MOSFET 3 and the second MOSFET 4 to operate in the same manner as in the first embodiment in one cycle of the power supplied from the AC power supply 1.
  • the control unit 17 may cause the third MOSFET 18 and the fourth MOSFET 19 to operate in the same manner as the first MOSFET 3 and the second MOSFET 4 of the first embodiment.
  • a resistor is connected in series to a MOSFET having a small surge current withstand capability, and the forward voltage drop from the forward voltage drop of the parasitic diode of the MOSFET. Diodes with a small direction drop voltage are connected in parallel. For this reason, when an inrush current or the like flows after power-on or after recovery from an instantaneous power failure, the MOSFET is turned off and the surge current hardly flows to the MOSFET. As a result, it is possible to protect a MOSFET having a small surge current resistance.
  • the DC power supply device 103 according to the third embodiment can convert an AC voltage into a DC voltage with higher efficiency than the DC power supply device 101 according to the first embodiment and the DC power supply device 102 according to the second embodiment.
  • FIG. 15 is a configuration diagram of the refrigeration cycle apparatus 200 and the air conditioner 300.
  • the refrigeration cycle apparatus 200 is connected in parallel with the DC power supply devices 101, 102, 103 of any one of the first to third embodiments and the smoothing circuit 9 of the DC power supply devices 101, 102, 103. It has an inverter 12 as a load and a refrigeration cycle 201.
  • the refrigeration cycle 201 is a cycle in which a compressor 202 driven by the inverter 12, a condenser 203, an expander 204, and an evaporator 205 are connected by a refrigerant pipe 206.
  • the air conditioning apparatus 300 includes a refrigeration cycle apparatus 200.
  • the configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.
  • 101, 102, 103 DC power supply 1 AC power supply, 2 reactor, 51, 52, 53 rectifier circuit, 9 smoothing circuit, 3rd MOSFET, 4th MOSFET, 5th first fast recovery diode, 6th 2 fast recovery diodes, 7 first rectifier diode, 8 second rectifier diode, 10 first resistor, 11 second resistor, 12 inverter, 13 motor, 14 power supply voltage detection means, 15 power supply current detection means, 16 DC voltage detection means, 17 control means.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

 直流電源装置101は、交流電源1から印加される電力をインバータ12に供給する装置であって、交流電源1から印加される交流電圧を直流電圧に変換する整流回路51と、交流電源1及び整流回路51に接続されるリアクタ2と、インバータ12と並列に接続され、整流回路51から出力される直流電圧を平滑化する平滑回路9とを有する。整流回路51は、寄生ダイオードを有する第1のMOSFET3と、第1のMOSFET3と並列に接続された第1のファストリカバリーダイオード5とを有する。第1のファストリカバリーダイオード5の順方向降下電圧は、寄生ダイオードの順方向降下電圧より小さい。

Description

直流電源装置、冷凍サイクル装置及び空気調和装置
 本発明は、交流電圧を直流電圧に変換する直流電源装置と、直流電源装置を有する冷凍サイクル装置と、冷凍サイクル装置を有する空気調和装置とに関する。
 従来、高速ダイオード又はスイッチング素子の内部の逆導通機能部に過大電流を流さない整流回路が提案されている(例えば、特許文献1参照)。逆導通機能部の一例は、寄生ダイオードである。
特開2004-72846号公報
 従来の直流電源装置では、例えば、空気調和装置の負荷が中間条件である場合、交流電源の入力電力が小さく、スイッチング素子を停止させて、整流回路を全波整流回路として動作させるとき、電流はバイパスダイオードを流れて平滑回路を充電する経路に流れる。空気調和装置の負荷が中間条件である場合は、負荷が空気調和装置の定格負荷の半分である場合である。そのため、電流がバイパスダイオードを流れると、バイパスダイオードはリアクタの前段に接続されているので、電流はリアクタを通らず、力率や効率が悪化してしまうので、バイパスダイオードをリアクタの後段に接続することが望ましい。一方、バイパスダイオードをリアクタの後段に接続すると、サージ電流が整流回路を構成するトランジスタにも流れるので、トランジスタがサージ電流によって損傷することがある。そのため、整流回路を構成するトランジスタがサージ電流から保護される直流電源装置が提供されることが要望されている。
 本発明は、上記に鑑みてなされたものであって、リアクタの後段にバイパスダイオードが設けられた場合であっても、整流回路を構成するトランジスタがサージ電流から保護される直流電源装置を得ることを目的とする。
 上述した課題を解決し、目的を達成するために、本発明は、交流電源から印加される電力を負荷に供給する直流電源装置であって、前記交流電源から印加される交流電圧を直流電圧に変換する整流回路と、前記交流電源及び前記整流回路に接続されるリアクタと、前記負荷と並列に接続され、前記整流回路から出力される直流電圧を平滑化する平滑回路とを備え、前記整流回路は、寄生ダイオードを有する金属酸化物半導体電界効果トランジスタと、前記金属酸化物半導体電界効果トランジスタと並列に接続された第1のダイオードとを備え、前記第1のダイオードの順方向降下電圧は、前記寄生ダイオードの順方向降下電圧より小さい。
 本発明によれば、リアクタの後段にバイパスダイオードが設けられた場合であっても、整流回路を構成するトランジスタがサージ電流から保護される直流電源装置を得ることができるという効果を奏する。
実施の形態1の直流電源装置の構成図 図1の制御手段が処理回路であることを示す図 図1の制御手段がプロセッサであることを示す図 図1の直流電源装置において、電源投入時又は停電後に電圧が復帰した場合に各素子に流れる電流の経路を示す図 図1の第1のMOSFET、第1の抵抗及び第1のファストリカバリーダイオードに電流が流れた場合にそれぞれで発生する電圧を示す図 突入電流、第1のMOSFETに流れる電流及び第1のファストリカバリーダイオードに流れる電流のそれぞれの大きさを示す図 図1の直流電源装置における制御手段の動作の手順を示すフローチャート 通常運転時において実施の形態1の直流電源装置を構成する各素子に流れる電流の経路を示す図 実施の形態1の通常運転時における同期整流制御時のタイミングチャート 実施の形態1の制御手段における昇圧制御時のタイミングチャート 実施の形態2の直流電源装置の構成図 実施の形態2の同期整流動作時のタイムチャート 実施の形態2の同期整流動作時のタイムチャート 実施の形態3の直流電源装置の構成図 冷凍サイクル装置及び空気調和機の構成図
 以下に、本発明の実施の形態にかかる直流電源装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
 図1は、実施の形態1の直流電源装置101の構成図である。図1に示す通り、直流電源装置101は、交流電力を直流電源装置101に供給する電源である交流電源1と、モータ13を駆動するインバータ12との間に設けられており、交流電源1から印加される電力をインバータ12に供給する。インバータ12は、負荷の一例である。直流電源装置101は、交流電源1から印加される交流電圧を直流電圧に変換する整流回路51と、交流電源1及び整流回路51に接続されるリアクタ2と、整流回路51の出力端に接続されており整流回路51から出力される直流電圧を平滑する平滑回路9とを有する。
 整流回路51は、第1のMOSFET3と、第2のMOSFET4と、第1のファストリカバリーダイオード5と、第2のファストリカバリーダイオード6と、第1の整流ダイオード7と、第2の整流ダイオード8と、第1のMOSFET3に流れる電流をその電流に対応する電圧として検出するための第1の抵抗10と、第2のMOSFET4に流れる電流をその電流に対応する電圧として検出するための第2の抵抗11とを有する。MOSFETは、Metal-Oxide-Semiconductor Field-Effect Transistorの略語である。本明細書では、金属酸化物半導体電界効果トランジスタを、MOSFETと記載する。
 整流回路51は、第1の抵抗10、第1のMOSFET3及び第1の整流ダイオード7が順に直列接続された直列回路と、第2のMOSFET4、第2の抵抗11及び第2の整流ダイオード8が順に直列接続された直列回路とが並列に接続されたブリッジ回路である。第1のファストリカバリーダイオード5は第1の抵抗10及び第1のMOSFET3と並列に接続されており、第2のファストリカバリーダイオード6は第2の抵抗11及び第2のMOSFET4と並列に接続されている。第1のファストリカバリーダイオード5及び第2のファストリカバリーダイオード6は、ファストリカバリーダイオード以外のダイオードであってもよい。第1のファストリカバリーダイオード5、第2のファストリカバリーダイオード6、第1の整流ダイオード7及び第2の整流ダイオード8は、MOSFETであってもよい。
 第1のMOSFET3及び第2のMOSFET4は、スーパージャンクション構造を有してもよい。第1のMOSFET3及び第2のMOSFET4は、ワイドバンドギャップ半導体によって構成されてもよい。第1のファストリカバリーダイオード5、第2のファストリカバリーダイオード6、第1の整流ダイオード7及び第2の整流ダイオード8がMOSFETである場合、そのMOSFETも、ワイドバンドギャップ半導体によって構成されてもよい。例えば、ワイドバンドギャップ半導体は、窒化ガリウム、シリコンカーバイド及びダイヤモンドのいずれかひとつである。
 第1の抵抗10の一方の端は、第1のMOSFET3のソースに接続されている。第1のファストリカバリーダイオード5のアノードは第1の抵抗10の他方の端に接続されており、第1のファストリカバリーダイオード5のカソードは第1のMOSFET3のドレインに接続されている。第1のMOSFET3は寄生ダイオードを有しており、第1のファストリカバリーダイオード5の順方向降下電圧は、第1のMOSFET3の寄生ダイオードの順方向降下電圧より小さい。第1のMOSFET3がオンであるときの電圧は、第1のMOSFET3に流れる電流が通常時に第1のMOSFET3に流れる電流の最大値以下である場合、第1のファストリカバリーダイオード5の順方向降下電圧より小さい。
 第2の抵抗11の一方の端は、第2のMOSFET4のソースに接続されている。第2のファストリカバリーダイオード6のアノードは第2の抵抗11の他方の端に接続されており、第2のファストリカバリーダイオード6のカソードは第2のMOSFET4のドレインに接続されている。第2のMOSFET4は寄生ダイオードを有しており、第2のファストリカバリーダイオード6の順方向降下電圧は、第2のMOSFET4の寄生ダイオードの順方向降下電圧より小さい。第2のMOSFET4がオンであるときの電圧は、第2のMOSFET4に流れる電流が通常時に第2のMOSFET4に流れる電流の最大値以下である場合、第2のファストリカバリーダイオード6の順方向降下電圧より小さい。
 交流電源1と整流回路51との間には高調波を抑制するリアクタ2が接続されており、リアクタ2の交流電源1と接続されている端と反対側の端は、第1の抵抗10の上記他方の端と、第2のMOSFET4のドレインとに接続されている。整流回路51とインバータ12との間には整流回路51から出力される直流電圧を平滑する平滑回路9が並列に接続されている。平滑回路9は、第1のMOSFET3及び第1の整流ダイオード7の間と第2のMOSFET4及び第2の整流ダイオード8の間に接続されている。
 直流電源装置101は、交流電源1から印加される電源電圧を検出する電源電圧検出手段14と、交流電源1からの電源電流を検出する電源電流検出手段15と、平滑回路9の両端の直流電圧を検出する直流電圧検出手段16とを有する。直流電源装置101は、電源電圧検出手段14によって検出された電源電圧と、電源電流検出手段15によって検出された電源電流と、直流電圧検出手段16によって検出された直流電圧との一部又は全部に基づいて、第1のMOSFET3及び第2のMOSFET4をオンオフ制御する制御手段17も有する。
 制御手段17の機能は、処理回路171により実現される。図2は、図1の制御手段17が処理回路171であることを示す図である。処理回路171は、専用のハードウェアである。すなわち、直流電源装置101は、電源電圧検出手段14によって検出された電源電圧と、電源電流検出手段15によって検出された電源電流と、直流電圧検出手段16によって検出された直流電圧との一部又は全部に基づいて、第1のMOSFET3及び第2のMOSFET4をオンオフ制御する処理回路171を有する。処理回路171は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC、FPGA、又はこれらを組み合わせたものが該当する。
 制御手段17は、メモリ172に格納されるプログラムを実行するプロセッサ173であってもよい。図3は、図1の制御手段17がプロセッサ173であることを示す図である。プロセッサ173は、CPU(Central Processing Unit)、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、又はDSPである。
 制御手段17がプロセッサ173である場合、制御手段17の機能は、プロセッサ173と、ソフトウェア、ファームウェア、又はソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアやファームウェアはプログラムとして記述され、メモリ172に格納される。プロセッサ173は、メモリ172に記憶されたプログラムを読み出して実行することにより、制御手段17の機能を実現する。
 すなわち、制御手段17がプロセッサ173である場合、直流電源装置101は、電源電圧検出手段14によって検出された電源電圧と、電源電流検出手段15によって検出された電源電流と、直流電圧検出手段16によって検出された直流電圧との一部又は全部に基づいて、第1のMOSFET3及び第2のMOSFET4を制御するステップが結果的に実行されることになるプログラムを格納するためのメモリ172を有する。メモリ172に格納されるプログラムは、制御手段17の手順や方法をコンピュータに実行させるものであるともいえる。メモリ172とは、例えば、RAM、ROM、フラッシュメモリ、EPROM、EEPROM等の、不揮発性又は揮発性の半導体メモリや、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク又はDVD等が該当する。
 制御手段17の機能について、一部を専用のハードウェアで実現し、残部をソフトウェア又はファームウェアで実現するようにしてもよい。このように、制御手段17は、ハードウェア、ソフトウェア、ファームウェア、又はこれらの組み合わせによって、制御手段17の機能を実現することができる。
 次に、直流電源装置101の動作を説明する。図4は、図1の直流電源装置101において、電源投入時又は停電後に電圧が復帰した場合に各素子に流れる電流の経路を示す図である。図4における矢印は、電流が流れる向きを示している。電源投入時又は停電後に電圧が復帰した場合、交流電源1からリアクタ2に向かって突入電流Iacが図4の矢印の向きに流れる。突入電流Iacは、第1のMOSFET3に流れる電流Ia1と、第1のファストリカバリーダイオード5に流れる電流Ib1とに分かれる。電流Ia1は第1のMOSFET3に流れる電流であって、電流Ib1は第1のファストリカバリーダイオード5に流れる電流である。
 図5は、図1の第1のMOSFET3、第1の抵抗10及び第1のファストリカバリーダイオード5に電流が流れた場合にそれぞれで発生する電圧を示す図である。図5に示すように、第1の抵抗10では、発生する電圧は電流の大きさに比例して大きくなり、電流が小さい場合、第1の抵抗10で発生する電圧は小さくなる。他方、第1のMOSFET3及び第1のファストリカバリーダイオード5では、発生する電圧は第1の抵抗10に比べて大きいが、電流の増加に対する電圧の増加の割合は、第1の抵抗10で発生する電圧の増加の割合に比べて小さくなる。また、第1のファストリカバリーダイオード5の順方向降下電圧は、第1のMOSFET3の寄生ダイオードの順方向降下電圧より小さく、第1のファストリカバリーダイオード5で発生する電圧は、第1のMOSFET3で発生する電圧より小さい。
 そのため、突入電流Iacが流れると、第1のMOSFET3に流れる電流Ia1の大きさと第1のファストリカバリーダイオード5に流れる電流Ib1の大きさとの比は、初めは第1のMOSFET3の寄生ダイオードの順方向降下電圧と第1のファストリカバリーダイオード5の順方向降下電圧との逆比となり、第1のMOSFET3に流れる電流Ia1は、第1のファストリカバリーダイオード5に流れる電流Ib1よりも小さくなる。すなわち、第1のファストリカバリーダイオード5によって、第1のMOSFET3に流れる電流Ia1を小さくすることができる。
 さらに、第1のMOSFET3のアノードには第1の抵抗10が接続されているため、突入電流Iacが流れると、第1のMOSFET3に流れる電流Ia1は、第1のファストリカバリーダイオード5に流れる電流Ib1よりも小さくなる。また、電流が大きくなるにつれて、第1の抵抗10で発生する電圧が大きくなり、第1のMOSFET3に流れる電流Ia1は、第1のファストリカバリーダイオード5に流れる電流Ib1よりもさらに小さくなる。すなわち、第1の抵抗10によって、第1のMOSFET3に流れる電流Ia1を小さくすることができる。図6は、突入電流Iac、第1のMOSFET3に流れる電流Ia1及び第1のファストリカバリーダイオード5に流れる電流Ib1のそれぞれの大きさを示す図である。
 すなわち、直流電源装置101における整流回路51が有している第1の抵抗10および第1のファストリカバリーダイオード5によって、サージ電流耐圧が小さい第1のMOSFET3はサージ電流から保護される。
 なお、第1の抵抗10には電力損失が発生するため電流の大きさによって第1の抵抗10の抵抗値を考慮する必要がある。例えば、空気調和装置の中間条件など、流れる電流が小さい場合、第1の抵抗10での電力の損失は小さいので、空気調和装置に与える電力消費の影響は小さい。しかし、電流が大きいと第1の抵抗10で発生する電力の損失は無視できなくなる。そこで、第1のMOSFET3のサージ電流耐圧によっては、第1の抵抗10を0Ωにしてもよい。上述した通り、第1のMOSFET3の寄生ダイオードの順方向降下電圧と第1のファストリカバリーダイオード5の順方向降下電圧の比を広げることによって、第1のMOSFET3に流れる電流Ia1を小さくすることができるので、第1の抵抗10が設けられていない場合であっても、第1のMOSFET3をサージ電流から保護することができる。
 なお、第2のMOSFET4、第2の抵抗11及び第2のファストリカバリーダイオード6においても、第1のMOSFET3、第1の抵抗10及び第1のファストリカバリーダイオード5と同様の作用及び効果を有しており、第2の抵抗11によって、サージ電流耐圧が小さい第2のMOSFET4はサージ電流から保護される。第2のMOSFET4のサージ電流耐圧によっては、第2の抵抗11は0Ωであってもよい。
 図7は、図1の直流電源装置101における制御手段17の動作の手順を示すフローチャートである。制御手段17は、図7のフローチャートの通りに動作する。図7のフローチャートでは、複数のフラグが記載されており、各フラグの右側には括弧書きで交流電源1の状態又は負荷の状態が記載されている。交流電源1の状態に関し、フラグが0であることは、交流電源1が正常であることを意味し、フラグが1であることは、交流電源1が異常であることを意味する。負荷の状態に関し、フラグが0であることは負荷が中間以下であることを意味し、フラグが1であることは負荷が中間より大きいことを意味する。中間の負荷とは、例えば、空気調和装置の暖房運転の中間条件を意味し、直流電源装置101を必要とする製品に合わせてあらかじめ設定される。
 (ステップS1)
 制御手段17は、インバータ12の動作の状況を確認する。インバータ12が動作中である場合(S1でYES)、制御手段17の動作はステップS2へ進む。インバータ12が停止中である場合(S1でNO)、制御手段17の動作はステップS16へ進む。
 (ステップS2)
 制御手段17は、電源電圧検出手段14によって検出された電源電圧と、電源電流検出手段15によって検出された電源電流とをもとに、交流電源1から供給される電力を計算する。交流電源1から供給される電力があらかじめ定められた第1電力P1以下である場合(S2でYES)、制御手段17の動作はステップS3へ進む。交流電源1から供給される電力が上記の第1電力P1より大きい場合(S2でNO)、制御手段17の動作はステップS11へ進む。
 (ステップS3)
 制御手段17は、負荷は軽いと判断し、負荷状態フラグを0にセットする。負荷状態フラグが0であることは、負荷が中間以下であることを意味する。制御手段17の動作は、ステップS4へ進む。
 (ステップS4)
 制御手段17は、電源電圧検出手段14によって電源電圧を検出する。制御手段17の動作は、ステップS5へ進む。
 (ステップS5)
 制御手段17は、現在の電源電圧と一周期前の電源電圧との差の絶対値を計算し、計算によって得られた絶対値があらかじめ定められた異常レベルより小さい場合(S5でYES)、交流電源1の動作は正常であると判断する。制御手段17の動作は、ステップS6へ進む。異常レベルは、交流電源1の動作が異常であることを判断するための閾値である。上記の絶対値が異常レベルと同じか異常レベルより大きい場合(S5でNO)、制御手段17は交流電源1に異常が発生していると判断し、制御手段17の動作はステップS12へ進む。交流電源1の異常の一例は、瞬時停電である。なお、上記では、交流電源1の異常は電源電圧検出手段14によって検出された電源電圧をもとに判断される。しかしながら、交流電源1の異常は、電源電流検出手段15によって得られた電源電流又は直流電圧検出手段16によって得られた直流電圧をもとに、電源電圧検出手段14を用いて行った判断と同様に判断されてもよい。
 (ステップS6)
 制御手段17は、電源状態フラグを0にセットする。電源状態フラグが0であることは、交流電源1が正常であることを意味する。制御手段17の動作は、ステップS7へ進む。
 (ステップS7)
 制御手段17は、電源状態フラグを確認する。電源状態フラグが0である場合(S7でYES)、制御手段17の動作はステップS8へ進む。電源状態フラグが0でない場合(S7でNO)、すなわち、電源状態フラグが1である場合(S7でNO)、制御手段17はステップS10の処理を実行し、制御手段17の動作はSTARTへ戻る。電源状態フラグが1であることは、交流電源1が異常であることを意味する。
 (ステップS8)
 制御手段17は、負荷状態フラグを確認する。負荷状態フラグが0である場合(S8でYES)、制御手段17の動作はステップS9へ進む。負荷状態フラグが0であることは、負荷が中間以下であることを意味する。負荷状態フラグが0でない場合(S8でNO)、すなわち、負荷状態フラグが1である場合(S8でNO)、制御手段17の動作はステップS14へ進む。負荷状態フラグが0でないことは、すなわち、負荷状態フラグが1であることは、負荷が中間より大きいことを意味する。
 (ステップS9)
 制御手段17は、第1のMOSFET3及び第2のMOSFET4を動作させて、同期整流制御を行う。制御手段17の動作はステップS10へ進む。
 (ステップS10)
 制御手段17は、電源電圧の値を1周期前の値から最新の値に更新し、処理を終了する。制御手段17の動作は、STARTへ戻る。
 (ステップS11)
 制御手段17は、ステップS2での計算によって得られた電力があらかじめ定められた第2電力P2以下であるか否かを判断し、ステップS2での計算によって得られた電力があらかじめ定められた第2電力P2以下である場合(S11でYES)、制御手段17の動作はステップS4へ進む。ステップS2での計算によって得られた電力が第2電力P2より大きい場合(S11でNO)、制御手段17の動作はステップS15へ進む。
 (ステップS12)
 制御手段17は、第1のMOSFET3及び第2のMOSFET4の動作を停止させる。制御手段17の動作は、ステップS13へ進む。交流電源1が異常である場合に第1のMOSFET3及び第2のMOSFET4の動作を停止させるのは、交流電源1が復帰して突入電流が流れる際に第1のMOSFET3及び第2のMOSFET4が動作していると、突入電流がオン電圧の低い第1のMOSFET3及び第2のMOSFET4に流れてしまい、第1のMOSFET3及び第2のMOSFET4を破壊させてしまうおそれがあるためである。上述の通り、交流電源1の異常の一例は、瞬時停電である。
 (ステップS13)
 制御手段17は、電源状態フラグを1にセットする。電源状態フラグが1であることは、交流電源1が異常であることを意味する。制御手段17の動作は、ステップS7へ進む。
 (ステップS14)
 制御手段17は、電源電流を正弦波状にして力率を改善し、高調波電流を抑制しながら、直流電圧が所望の値になるように第1のMOSFET3及び第2のMOSFET4を動作させる昇圧制御を行う。制御手段17の動作は、ステップS10へ進む。
 (ステップS15)
 制御手段17は、負荷は大きいと判断し、負荷状態フラグを1にセットする。負荷状態フラグが1であることは、負荷が中間より大きいことを意味する。制御手段17の動作は、ステップS4へ進む。制御手段17がステップS2、S3、S11及びS15の処理を行うのは、負荷が変動して処理がハンチングすることを抑制するためである。
 (ステップS16)
 制御手段17は、第1のMOSFET3及び第2のMOSFET4の動作を停止させる。それは、インバータ12が動作していない場合、直流電源装置101を動作させる必要がないためである。制御手段17の動作は、ステップS10へ進む。
 次に、同期整流動作について説明する。図8は、通常運転時において実施の形態1の直流電源装置101を構成する各素子に流れる電流の経路を示す図である。図9は、実施の形態1の通常運転時における同期整流制御時のタイミングチャートである。図9において、電圧Vacは交流電源1から印加される交流電圧であり、電流Iac’は交流電源1からの交流電流である。電流Ia1は第1のMOSFET3を流れる電流であり、電流Ia2は第2のMOSFET4を流れる電流である。電流Ib1は第1のファストリカバリーダイオード5を流れる電流であり、電流Ib2は第2のファストリカバリーダイオード6を流れる電流である。信号GS1は第1のMOSFET3のゲート信号であり、信号GS2は第2のMOSFET4のゲート信号である。図8の矢印の方向が正であると仮定する。
 図9に示すように、制御手段17は、電源電圧Vacの極性に応じて第1のMOSFET3と第2のMOSFET4をオンオフさせる。電源電圧Vacの極性に応じて電流が流れるMOSFETは異なり、制御手段17は、第1のMOSFET3と第2のMOSFET4とのうちの寄生ダイオードに電流が流れる側のMOSFETをオンさせると共に、他方のMOSFETをオフさせる。第1のMOSFET3がオンされると、第1のMOSFET3のオン電圧が第1のファストリカバリーダイオード5の順方向降下電圧より小さくなり、第2のMOSFET4がオンされると、第2のMOSFET4のオン電圧が第2のファストリカバリーダイオード6の順方向降下電圧より小さくなるので、整流回路51における交流から直流への変換時の電力の損失を低減することができる。
 次に、昇圧動作について説明する。図10は、実施の形態1の制御手段17における昇圧制御時のタイミングチャートである。図10において、図9と同様に、電圧Vacは交流電源1から印加される交流電圧であり、電流Iac’は交流電源1からの交流電流である。電流Ia1は第1のMOSFET3を流れる電流であり、電流Ia2は第2のMOSFET4を流れる電流である。電流Ib1は第1のファストリカバリーダイオード5を流れる電流であり、電流Ib2は第2のファストリカバリーダイオード6を流れる電流である。信号GS1は第1のMOSFET3のゲート信号であり、信号GS2は第2のMOSFET4のゲート信号である。図8の矢印の方向が正であると仮定する。
 図10に示すように、制御手段17は、電流Iac’が電圧Vacと同じ周波数かつ同位相の正弦波状の電流になると共に、平滑回路9の両端電圧が所望の電圧に上昇するように、第1のMOSFET3のゲート信号GS1と第2のMOSFET4のゲート信号GS2により第1のMOSFET3及び第2のMOSFET4を制御する。第1のMOSFET3のゲート信号GS1と第2のMOSFET4のゲート信号GS2は、相補パルス幅変調によるゲート信号である相補パルス幅変調信号であり、アーム短絡が発生しないよう、第1のMOSFET3と第2のMOSFET4のスイッチングスピードに合わせた適切なデッドタイムTd区間が設けられている。以下では、相補パルス幅変調信号を相補PWM信号と記載する。PWMは、Pulse Width Modulationの略語である。
 制御手段17が上述のゲート信号を生成することで、寄生ダイオードに電流が流れる方のMOSFET及びファストリカバリーダイオードには、図10に示すような複雑な電流が流れる。制御手段17が相補PWM信号を生成するのは、図10に示すタイミングチャートにおいて、MOSFETの寄生ダイオード及びファストリカバリーダイオードに電流が流れる期間でMOSFETをオン動作させ、それによりオン電圧が小さいMOSFET側へ電流を流すことで、電力の損失を低減するためである。
 上述のように、サージ電流耐量が小さいMOSFETに直列に抵抗が接続され、MOSFETの寄生ダイオードよりも順方向降下電圧が小さいファストリカバリーダイオードがMOSFETと抵抗とによって構成される直列回路に並列に接続されている。そのため、電源投入時又は瞬時停電からの復帰後の突入電流が流れる場合、サージ電流はMOSFETに流れにくい。その結果、サージ電流耐量が小さいMOSFETを保護することができる。
 空気調和装置の中間の負荷のように入力する電力が小さい場合、力率を改善するために又は高調波電流を低減するために、昇圧動作せず、MOSFETを第1のMOSFET3と第2のMOSFET4とのうちの寄生ダイオードに電流が流れる側のMOSFETをオンさせると共に、他方のMOSFETをオフさせるので、電力の変換損失を低減することができる。
 力率を改善するために又は高調波電流を低減するためにMOSFETを動作させて昇圧動作する場合でも、MOSFETは相補PWMで動作するので、第1のMOSFET3と第2のMOSFET4とは可能な限り同期する。その結果、電力の変換損失を低減することができる。
 上述の通り、制御手段17は、通常運転時において第1のMOSFET3と第2のMOSFET4とのうちの寄生ダイオードに電流が流れる側のMOSFETをオンさせると共に、他方のMOSFETをオフさせる。
 なお、制御手段17は、電源電圧検出手段14によって検出された電源電圧があらかじめ定められた第1の閾値以下である場合、又は、電源電流検出手段15によって検出された電源電流があらかじめ定められた第2の閾値以下である場合、以下の動作を行う。制御手段17は、第1のMOSFET3の第1の寄生ダイオードに電流が流れるとき、第1のMOSFET3をオンにし、第1の寄生ダイオードに電流が流れないとき、第1のMOSFET3をオフにする。加えて、制御手段17は、第2のMOSFET4の第2の寄生ダイオードに電流が流れるとき、第2のMOSFET4をオンにし、第2の寄生ダイオードに電流が流れないとき、第2のMOSFET4をオフにする。
実施の形態2.
 実施の形態1では、ブリッジ回路である整流回路51の上アームに第1のMOSFET3が接続され、下アームに第2のMOSFET4が接続されているが、実施の形態2では、整流回路52の下アームに第1のMOSFET3と第2のMOSFET4が接続されている。
 図11は、実施の形態2の直流電源装置102の構成図である。実施の形態2では、実施の形態1と同一の構成要素については、同一の符号を付し、説明を省略する。図11に示す通り、実施の形態2の直流電源装置102では、第1のファストリカバリーダイオード5は、第1の整流ダイオード7と直列に接続されており、第2のファストリカバリーダイオード6は、第2の整流ダイオード8と直列に接続されている。整流回路52は、第1の抵抗10、第1のMOSFET3及び第1の整流ダイオード7が接続された回路と、第2の抵抗11、第2のMOSFET4及び第2の整流ダイオード8が接続された回路とが並列に接続されたブリッジ回路である。
 直列に接続された第1のMOSFET3と第1の抵抗10とによって構成される回路は、第1の整流ダイオード7と並列に接続されている。直列に接続された第2のMOSFET4と第2の抵抗11とによって構成される回路は、第2の整流ダイオード8と並列に接続されている。第1の整流ダイオード7の順方向降下電圧は、第1のMOSFET3の寄生ダイオードの順方向降下電圧より小さい。第2の整流ダイオード8の順方向降下電圧は、第2のMOSFET4の寄生ダイオードの順方向降下電圧より小さい。第1のファストリカバリーダイオード5及び第2のファストリカバリーダイオード6のサージ電流耐量は、実施の形態1の第1のファストリカバリーダイオード5及び第2のファストリカバリーダイオード6のサージ電流耐量より大きい。なぜなら、実施の形態2では、突入電流が第1のファストリカバリーダイオード5及び第2のファストリカバリーダイオード6に集中するからである。
 次に、実施の形態2の直流電源装置102の動作について説明する。電源投入時及び停電後の復帰時に流れる突入電流は、実施の形態1と同様に、第1の抵抗10及び第2の抵抗11が設けられているため、第1のMOSFET3と第1の整流ダイオード7とに分かれると共に、第2のMOSFET4と第2の整流ダイオード8とに分かれる。そのため、実施の形態1と同様に、第1のMOSFET3及び第2のMOSFET4を保護することができる。制御手段17は、実施の形態1と同様に図7に示すフローチャートの手順の通りに動作し、同期整流制御及び昇圧制御を行う。
 図12は、実施の形態2の同期整流動作時のタイムチャートである。制御手段17は、第1のMOSFET3と第2のMOSFET4とのうちのMOSFETの寄生ダイオードに電流が流れる側のMOSFETをオンさせ、他方のMOSFETをオフさせる。MOSFETをオンさせると、MOSFETのオン電圧が整流ダイオードの順方向降下電圧より小さいので、交流から直流への変換時の電力の損失を低減することができる。電流Ib1は第1の整流ダイオード7を流れる電流であり、電流Ib2は第2の整流ダイオード8を流れる電流である点が、実施の形態2は実施の形態1と異なるが、その他は実施の形態1と同じである。
 実施の形態2の昇圧制御時の動作は、実施の形態1の昇圧制御時の動作と異なる。図13は、実施の形態2の同期整流動作時のタイムチャートである。制御手段17は、電流Iac’が電圧Vacと同じ周波数かつ同位相の正弦波状の電流になると共に、平滑回路9の両端電圧が所望の電圧に上昇するように、第1のMOSFET3及び第2のMOSFET4を制御する。例えば、交流電源1の極性が正である場合、第1のMOSFET3のゲート信号GS1はHiであり、第2のMOSFET4のゲート信号GS2はPWM信号である。交流電源1の極性が負である場合、第1のMOSFET3のゲート信号GS1はPWM信号であり、第2のMOSFET4のゲート信号GS2はHiである。このように、第1のMOSFET3及び第2のMOSFET4が動作すると、第1のMOSFET3と第2のMOSFET4とのうちの寄生ダイオードに電流が流れる方のMOSFETには、正弦波状の電流が流れ、整流ダイオードにはそれよりも小さい正弦波状の電流が流れる。
 上述の通り、実施の形態2においても、実施の形態1と同様、サージ電流耐量の小さいMOSFETに直列に抵抗が接続されており、MOSFETの寄生ダイオードの順方向降下電圧よりも小さい順方向降下電圧を有する整流ダイオードがMOSFETと抵抗とによって構成される直列回路に並列に接続されている。そのため、電源投入時又は瞬時停電からの復帰後の突入電流が流れる場合、MOSFETはオフ動作し、サージ電流はMOSFETに流れにくい。その結果、サージ電流耐量が小さいMOSFETを保護することができる。
実施の形態3.
 図14は、実施の形態3の直流電源装置103の構成図である。実施の形態3では、実施の形態1と同一の構成要素については、同一の符号を付し、説明を省略する。実施の形態3では、実施の形態1の第1の整流ダイオード7は第3のファストリカバリーダイオード20に変更されており、実施の形態1の第2の整流ダイオード8は第4のファストリカバリーダイオード21に変更されている。
 実施の形態3の直流電源装置103は、第3のMOSFET18と、第3の抵抗22とを有する。第3のMOSFET18と第3の抵抗22とは、直列に接続されている。第3のMOSFET18と第3の抵抗22とによって構成される直列回路は、第3のファストリカバリーダイオード20に並列に接続されている。実施の形態3の直流電源装置103は、第4のMOSFET19と、第4の抵抗23とを有する。第4のMOSFET19と第4の抵抗23とは、直列に接続されている。第4のMOSFET19と第4の抵抗23とによって構成される直列回路は、第4のファストリカバリーダイオード21に並列に接続されている。実施の形態3の直流電源装置103の整流回路53を構成する複数のダイオードはいずれも、MOSFETで構成されてもよい。整流回路53は、第1の抵抗10と第1のMOSFET3とが接続された回路と、第2の抵抗11と第2のMOSFET4とが接続された回路と、第3の抵抗22と第3のMOSFET18とが接続された回路と、第4の抵抗23と第4のMOSFET19とが接続された回路とが並列に接続されたブリッジ回路である。
 次に、実施の形態3の直流電源装置103の動作について説明する。電源投入時及び停電後の復帰時に流れる突入電流は、実施の形態1と同様に、MOSFETへの電流と整流ダイオードへの電流とに分かれるので、実施の形態1と同様にMOSFETを保護することができる。制御手段17は、実施の形態1と同様に図7に示すように、同期整流制御及び昇圧制御を行う。
 負荷が中間であって同期整流制御を行う場合、制御手段17は、直列に接続された二つのMOSFETのうちの寄生ダイオードに電流が流れる側のMOSFETをオンさせ、他方のMOSFETをオフさせる。MOSFETがオンすると、MOSFETのオン電圧が整流ダイオードの順方向降下電圧より小さいので、交流から直流への変換時の電力の損失を低減することができる。
 昇圧動作を行う場合、制御手段17は、第1のMOSFET3及び第2のMOSFET4を実施の形態1と同じように動作させる。第3のMOSFET18及び第4のMOSFET19については、制御手段17は、二つのMOSFETのうちの寄生ダイオードに電流が流れる方のMOSFETをオンさせ、他方のMOSFETをオフさせてもよい。制御手段17は、第3のMOSFET18及び第4のMOSFET19については、実施の形態1の第1のMOSFET3及び第2のMOSFET4と同じように動作させてもよい。
 各素子の発熱の分散を図るために、制御手段17は、交流電源1が供給する電力の1周期において、第1のMOSFET3及び第2のMOSFET4については、実施の形態1と同じように動作させるとともに、第3のMOSFET18及び第4のMOSFET19については、寄生ダイオードに電流が流れる側のMOSFETをオンさせ、他方のMOSFETをオフさせてもよい。次の周期では、制御手段17は、第3のMOSFET18及び第4のMOSFET19を実施の形態1の第1のMOSFET3及び第2のMOSFET4と同じように動作させてもよい。
 上述の通り、実施の形態3においても、実施の形態1及び2と同様に、サージ電流耐量の小さいMOSFETに直列に抵抗が接続されており、かつ、MOSFETの寄生ダイオードの順方向降下電圧より順方向降下電圧が小さいダイオードが並列に接続されている。そのため、電源投入時又は瞬時停電からの復帰後の突入電流等が流れる場合、MOSFETがオフ動作し、サージ電流はMOSFETに流れにくい。その結果、サージ電流耐量が小さいMOSFETを保護することができる。
 実施の形態3の直流電源装置103は、実施の形態1の直流電源装置101及び実施の形態2の直流電源装置102よりも高効率で交流電圧を直流電圧に変換することができる。
 図15は、冷凍サイクル装置200及び空気調和装置300の構成図である。図15に示す通り、冷凍サイクル装置200は、実施の形態1から3のいずれかの直流電源装置101、102、103と、直流電源装置101、102、103の平滑回路9と並列に接続される負荷であるインバータ12と、冷凍サイクル201とを有する。冷凍サイクル201は、インバータ12によって駆動される圧縮機202と、凝縮器203と、膨張器204と、蒸発器205とが冷媒配管206によって接続されたサイクルである。空気調和装置300は、冷凍サイクル装置200を有する。
 以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
 101,102,103 直流電源装置、1 交流電源、2 リアクタ、51,52,53 整流回路、9 平滑回路、3 第1のMOSFET、4 第2のMOSFET、5 第1のファストリカバリーダイオード、6 第2のファストリカバリーダイオード、7 第1の整流ダイオード、8 第2の整流ダイオード、10 第1の抵抗、11 第2の抵抗、12 インバータ、13 モータ、14 電源電圧検出手段、15 電源電流検出手段、16 直流電圧検出手段、17制御手段。

Claims (11)

  1.  交流電源から印加される電力を負荷に供給する直流電源装置であって、
     前記交流電源から印加される交流電圧を直流電圧に変換する整流回路と、
     前記交流電源及び前記整流回路に接続されるリアクタと、
     前記負荷と並列に接続され、前記整流回路から出力される直流電圧を平滑化する平滑回路とを備え、
     前記整流回路は、
     寄生ダイオードを有する第1の金属酸化物半導体電界効果トランジスタと、前記第1の金属酸化物半導体電界効果トランジスタと並列に接続された第1のダイオードとを備え、
     前記第1のダイオードの順方向降下電圧は、前記寄生ダイオードの順方向降下電圧より小さい直流電源装置。
  2.  交流電源から印加される電力を負荷に供給する直流電源装置であって、
     前記交流電源から印加される交流電圧を直流電圧に変換する整流回路と、
     前記交流電源及び前記整流回路に接続されるリアクタと、
     前記負荷と並列に接続され、前記整流回路から出力される直流電圧を平滑にする平滑回路とを備え、
     前記整流回路は、寄生ダイオードを有する第1の金属酸化物半導体電界効果トランジスタと、前記第1の金属酸化物半導体電界効果トランジスタのアノードに直列に接続された抵抗と、前記第1の金属酸化物半導体電界効果トランジスタおよび前記抵抗と並列に接続された第1のダイオードとを有する直流電源装置。
  3.  前記第1のダイオードの順方向降下電圧は、前記寄生ダイオードの順方向降下電圧より小さい請求項2に記載の直流電源装置。
  4.  前記抵抗の抵抗値は、0オームである
     請求項2または請求項3に記載の直流電源装置。
  5.  前記整流回路は、第2の寄生ダイオードを有する第2の金属酸化物半導体電界効果トランジスタと、前記第2の金属酸化物半導体電界効果トランジスタと並列に接続された第2のダイオードとをさらに備え、
     前記第2のダイオードの順方向降下電圧は、前記第2の寄生ダイオードの順方向降下電圧より小さい請求項1に記載の直流電源装置。
  6.  前記整流回路は、第2の寄生ダイオードを有する第2の金属酸化物半導体電界効果トランジスタと、前記第2の金属酸化物半導体電界効果トランジスタのアノードに直列に接続された第2の抵抗と、前記第2の金属酸化物半導体電界効果トランジスタおよび前記第2の抵抗と並列に接続された第2のダイオードとをさらに有する請求項2に記載の直流電源装置。
  7.  瞬時停電が発生した場合、前記第1の金属酸化物半導体電界効果トランジスタおよび前記第2の金属酸化物半導体電界効果トランジスタがオフされる請求項5または請求項6に記載の直流電源装置。
  8.  前記寄生ダイオードに電流が流れた場合、前記第1の金属酸化物半導体電界効果トランジスタがオンされるとともに前記第2の金属酸化物半導体電界効果トランジスタがオフされる
     請求項5から請求項7のいずれか1項に記載の直流電源装置。
  9.  前記第1の金属酸化物半導体電界効果トランジスタ及び前記第2の金属酸化物半導体電界効果トランジスタは、ワイドバンドギャップ半導体によって構成されており、
     前記ワイドバンドギャップ半導体は、窒化ガリウム、シリコンカーバイド及びダイヤモンドのいずれかひとつである
     請求項5から請求項8のいずれか1項に記載の直流電源装置。
  10.  請求項1から請求項9のいずれか1項に記載の直流電源装置と、
     前記直流電源装置の前記平滑回路と並列に接続される前記負荷であるインバータと、
     前記インバータによって駆動される圧縮機、凝縮器、膨張器及び蒸発器が冷媒配管によって接続された冷凍サイクルとを備える
     冷凍サイクル装置。
  11.  請求項10に記載の冷凍サイクル装置を備える
     空気調和装置。
PCT/JP2016/064503 2016-05-16 2016-05-16 直流電源装置、冷凍サイクル装置及び空気調和装置 WO2017199299A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/064503 WO2017199299A1 (ja) 2016-05-16 2016-05-16 直流電源装置、冷凍サイクル装置及び空気調和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/064503 WO2017199299A1 (ja) 2016-05-16 2016-05-16 直流電源装置、冷凍サイクル装置及び空気調和装置

Publications (1)

Publication Number Publication Date
WO2017199299A1 true WO2017199299A1 (ja) 2017-11-23

Family

ID=60326358

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/064503 WO2017199299A1 (ja) 2016-05-16 2016-05-16 直流電源装置、冷凍サイクル装置及び空気調和装置

Country Status (1)

Country Link
WO (1) WO2017199299A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020066030A1 (ja) * 2018-09-28 2020-04-02 三菱電機株式会社 直流電源装置、モータ駆動装置、送風機、圧縮機及び空気調和機
CN113544962A (zh) * 2019-03-08 2021-10-22 三菱电机株式会社 直流电源装置、电力转换装置以及制冷循环装置
JP7364487B2 (ja) 2020-02-04 2023-10-18 ローム株式会社 電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08205542A (ja) * 1995-01-31 1996-08-09 Sanken Electric Co Ltd 直流コンバータ装置
JP2005261055A (ja) * 2004-03-10 2005-09-22 Toshiba Mitsubishi-Electric Industrial System Corp 電力変換装置
JP2007110869A (ja) * 2005-10-17 2007-04-26 Matsushita Electric Ind Co Ltd 電力変換装置
JP2008109770A (ja) * 2006-10-25 2008-05-08 Toshiba Corp 単相整流回路および洗濯機
JP2010088283A (ja) * 2008-09-05 2010-04-15 Fuji Electric Systems Co Ltd スナバ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08205542A (ja) * 1995-01-31 1996-08-09 Sanken Electric Co Ltd 直流コンバータ装置
JP2005261055A (ja) * 2004-03-10 2005-09-22 Toshiba Mitsubishi-Electric Industrial System Corp 電力変換装置
JP2007110869A (ja) * 2005-10-17 2007-04-26 Matsushita Electric Ind Co Ltd 電力変換装置
JP2008109770A (ja) * 2006-10-25 2008-05-08 Toshiba Corp 単相整流回路および洗濯機
JP2010088283A (ja) * 2008-09-05 2010-04-15 Fuji Electric Systems Co Ltd スナバ回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020066030A1 (ja) * 2018-09-28 2020-04-02 三菱電機株式会社 直流電源装置、モータ駆動装置、送風機、圧縮機及び空気調和機
JPWO2020066030A1 (ja) * 2018-09-28 2021-02-18 三菱電機株式会社 直流電源装置、モータ駆動装置、送風機、圧縮機及び空気調和機
CN112715001A (zh) * 2018-09-28 2021-04-27 三菱电机株式会社 直流电源装置、马达驱动装置、送风机、压缩机以及空气调节机
US11387768B2 (en) 2018-09-28 2022-07-12 Mitsubishi Electric Corporation Direct-current power supply device, motor drive device, blower, compressor, and air conditioner
CN112715001B (zh) * 2018-09-28 2024-05-14 三菱电机株式会社 直流电源装置、马达驱动装置、送风机、压缩机以及空气调节机
CN113544962A (zh) * 2019-03-08 2021-10-22 三菱电机株式会社 直流电源装置、电力转换装置以及制冷循环装置
JP7364487B2 (ja) 2020-02-04 2023-10-18 ローム株式会社 電力変換装置

Similar Documents

Publication Publication Date Title
CN107546991B (zh) 电力变换装置、以及具备电力变换装置的空调机
WO2018074274A1 (ja) 電力変換装置および空気調和機
JP5780074B2 (ja) スイッチング電源回路の制御装置およびヒートポンプユニット
EP2866341A1 (en) Power supply circuit and air conditioning apparatus provided with same
JP7104209B2 (ja) 電力変換装置、及びこれを備える空気調和機
US10833598B2 (en) Power conversion device, motor drive control device, blower, compressor, and air conditioner
WO2018073875A1 (ja) 電力変換装置、モータ駆動装置および空気調和機
CN112640283B (zh) 逆变器的控制方法、针对交流负载的电力供给系统、制冷回路
JPWO2019049299A1 (ja) 電力変換装置、圧縮機、送風機、および空気調和装置
WO2017199299A1 (ja) 直流電源装置、冷凍サイクル装置及び空気調和装置
JP6528002B2 (ja) 電源装置
JP2011125147A (ja) 電源回路及びそれを用いたモータ駆動装置並びに冷凍機器
JP7312189B2 (ja) モータ駆動装置及び空気調和機
WO2020066030A1 (ja) 直流電源装置、モータ駆動装置、送風機、圧縮機及び空気調和機
WO2020031290A1 (ja) 負荷駆動装置、冷凍サイクル適用機器及び空気調和機
JP2016103886A (ja) モータ制御装置
WO2006120819A1 (ja) ヒートポンプ
JP6982254B2 (ja) 電力変換装置及び空気調和機
JP2020096527A (ja) 直流電源装置および空気調和機
JP2009273242A (ja) 直流電源装置およびそれを備えた空気調和機
JP2016046935A (ja) 半導体装置並びにそれを用いたコンバータ、インバータ、エアーコンディショナー、ソーラーパワーコントローラ、及び自動車
JP7337232B2 (ja) モータ駆動装置及び空気調和機
JP7333450B2 (ja) 電力変換装置及び空気調和機
JP7130568B2 (ja) 電源装置
JP7278497B2 (ja) 電力変換装置および空気調和機

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16902319

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16902319

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP