WO2017199299A1

WO2017199299A1 - 直流電源装置、冷凍サイクル装置及び空気調和装置

Info

Publication number: WO2017199299A1
Application number: PCT/JP2016/064503
Authority: WO
Inventors: 成雄梅原; 有澤　浩一
Original assignee: 三菱電機株式会社
Priority date: 2016-05-16
Filing date: 2016-05-16
Publication date: 2017-11-23

Abstract

　直流電源装置１０１は、交流電源１から印加される電力をインバータ１２に供給する装置であって、交流電源１から印加される交流電圧を直流電圧に変換する整流回路５１と、交流電源１及び整流回路５１に接続されるリアクタ２と、インバータ１２と並列に接続され、整流回路５１から出力される直流電圧を平滑化する平滑回路９とを有する。整流回路５１は、寄生ダイオードを有する第１のＭＯＳＦＥＴ３と、第１のＭＯＳＦＥＴ３と並列に接続された第１のファストリカバリーダイオード５とを有する。第１のファストリカバリーダイオード５の順方向降下電圧は、寄生ダイオードの順方向降下電圧より小さい。

Description

直流電源装置、冷凍サイクル装置及び空気調和装置

　本発明は、交流電圧を直流電圧に変換する直流電源装置と、直流電源装置を有する冷凍サイクル装置と、冷凍サイクル装置を有する空気調和装置とに関する。

　従来、高速ダイオード又はスイッチング素子の内部の逆導通機能部に過大電流を流さない整流回路が提案されている（例えば、特許文献１参照）。逆導通機能部の一例は、寄生ダイオードである。

特開２００４－７２８４６号公報

　従来の直流電源装置では、例えば、空気調和装置の負荷が中間条件である場合、交流電源の入力電力が小さく、スイッチング素子を停止させて、整流回路を全波整流回路として動作させるとき、電流はバイパスダイオードを流れて平滑回路を充電する経路に流れる。空気調和装置の負荷が中間条件である場合は、負荷が空気調和装置の定格負荷の半分である場合である。そのため、電流がバイパスダイオードを流れると、バイパスダイオードはリアクタの前段に接続されているので、電流はリアクタを通らず、力率や効率が悪化してしまうので、バイパスダイオードをリアクタの後段に接続することが望ましい。一方、バイパスダイオードをリアクタの後段に接続すると、サージ電流が整流回路を構成するトランジスタにも流れるので、トランジスタがサージ電流によって損傷することがある。そのため、整流回路を構成するトランジスタがサージ電流から保護される直流電源装置が提供されることが要望されている。

　本発明は、上記に鑑みてなされたものであって、リアクタの後段にバイパスダイオードが設けられた場合であっても、整流回路を構成するトランジスタがサージ電流から保護される直流電源装置を得ることを目的とする。

　上述した課題を解決し、目的を達成するために、本発明は、交流電源から印加される電力を負荷に供給する直流電源装置であって、前記交流電源から印加される交流電圧を直流電圧に変換する整流回路と、前記交流電源及び前記整流回路に接続されるリアクタと、前記負荷と並列に接続され、前記整流回路から出力される直流電圧を平滑化する平滑回路とを備え、前記整流回路は、寄生ダイオードを有する金属酸化物半導体電界効果トランジスタと、前記金属酸化物半導体電界効果トランジスタと並列に接続された第１のダイオードとを備え、前記第１のダイオードの順方向降下電圧は、前記寄生ダイオードの順方向降下電圧より小さい。

　本発明によれば、リアクタの後段にバイパスダイオードが設けられた場合であっても、整流回路を構成するトランジスタがサージ電流から保護される直流電源装置を得ることができるという効果を奏する。

実施の形態１の直流電源装置の構成図図１の制御手段が処理回路であることを示す図図１の制御手段がプロセッサであることを示す図図１の直流電源装置において、電源投入時又は停電後に電圧が復帰した場合に各素子に流れる電流の経路を示す図図１の第１のＭＯＳＦＥＴ、第１の抵抗及び第１のファストリカバリーダイオードに電流が流れた場合にそれぞれで発生する電圧を示す図突入電流、第１のＭＯＳＦＥＴに流れる電流及び第１のファストリカバリーダイオードに流れる電流のそれぞれの大きさを示す図図１の直流電源装置における制御手段の動作の手順を示すフローチャート通常運転時において実施の形態１の直流電源装置を構成する各素子に流れる電流の経路を示す図実施の形態１の通常運転時における同期整流制御時のタイミングチャート実施の形態１の制御手段における昇圧制御時のタイミングチャート実施の形態２の直流電源装置の構成図実施の形態２の同期整流動作時のタイムチャート実施の形態２の同期整流動作時のタイムチャート実施の形態３の直流電源装置の構成図冷凍サイクル装置及び空気調和機の構成図

　以下に、本発明の実施の形態にかかる直流電源装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
　図１は、実施の形態１の直流電源装置１０１の構成図である。図１に示す通り、直流電源装置１０１は、交流電力を直流電源装置１０１に供給する電源である交流電源１と、モータ１３を駆動するインバータ１２との間に設けられており、交流電源１から印加される電力をインバータ１２に供給する。インバータ１２は、負荷の一例である。直流電源装置１０１は、交流電源１から印加される交流電圧を直流電圧に変換する整流回路５１と、交流電源１及び整流回路５１に接続されるリアクタ２と、整流回路５１の出力端に接続されており整流回路５１から出力される直流電圧を平滑する平滑回路９とを有する。

　整流回路５１は、第１のＭＯＳＦＥＴ３と、第２のＭＯＳＦＥＴ４と、第１のファストリカバリーダイオード５と、第２のファストリカバリーダイオード６と、第１の整流ダイオード７と、第２の整流ダイオード８と、第１のＭＯＳＦＥＴ３に流れる電流をその電流に対応する電圧として検出するための第１の抵抗１０と、第２のＭＯＳＦＥＴ４に流れる電流をその電流に対応する電圧として検出するための第２の抵抗１１とを有する。ＭＯＳＦＥＴは、Metal-Oxide-Semiconductor　Field-Effect　Transistorの略語である。本明細書では、金属酸化物半導体電界効果トランジスタを、ＭＯＳＦＥＴと記載する。

　整流回路５１は、第１の抵抗１０、第１のＭＯＳＦＥＴ３及び第１の整流ダイオード７が順に直列接続された直列回路と、第２のＭＯＳＦＥＴ４、第２の抵抗１１及び第２の整流ダイオード８が順に直列接続された直列回路とが並列に接続されたブリッジ回路である。第１のファストリカバリーダイオード５は第１の抵抗１０及び第１のＭＯＳＦＥＴ３と並列に接続されており、第２のファストリカバリーダイオード６は第２の抵抗１１及び第２のＭＯＳＦＥＴ４と並列に接続されている。第１のファストリカバリーダイオード５及び第２のファストリカバリーダイオード６は、ファストリカバリーダイオード以外のダイオードであってもよい。第１のファストリカバリーダイオード５、第２のファストリカバリーダイオード６、第１の整流ダイオード７及び第２の整流ダイオード８は、ＭＯＳＦＥＴであってもよい。

　第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４は、スーパージャンクション構造を有してもよい。第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４は、ワイドバンドギャップ半導体によって構成されてもよい。第１のファストリカバリーダイオード５、第２のファストリカバリーダイオード６、第１の整流ダイオード７及び第２の整流ダイオード８がＭＯＳＦＥＴである場合、そのＭＯＳＦＥＴも、ワイドバンドギャップ半導体によって構成されてもよい。例えば、ワイドバンドギャップ半導体は、窒化ガリウム、シリコンカーバイド及びダイヤモンドのいずれかひとつである。

　第１の抵抗１０の一方の端は、第１のＭＯＳＦＥＴ３のソースに接続されている。第１のファストリカバリーダイオード５のアノードは第１の抵抗１０の他方の端に接続されており、第１のファストリカバリーダイオード５のカソードは第１のＭＯＳＦＥＴ３のドレインに接続されている。第１のＭＯＳＦＥＴ３は寄生ダイオードを有しており、第１のファストリカバリーダイオード５の順方向降下電圧は、第１のＭＯＳＦＥＴ３の寄生ダイオードの順方向降下電圧より小さい。第１のＭＯＳＦＥＴ３がオンであるときの電圧は、第１のＭＯＳＦＥＴ３に流れる電流が通常時に第１のＭＯＳＦＥＴ３に流れる電流の最大値以下である場合、第１のファストリカバリーダイオード５の順方向降下電圧より小さい。

　第２の抵抗１１の一方の端は、第２のＭＯＳＦＥＴ４のソースに接続されている。第２のファストリカバリーダイオード６のアノードは第２の抵抗１１の他方の端に接続されており、第２のファストリカバリーダイオード６のカソードは第２のＭＯＳＦＥＴ４のドレインに接続されている。第２のＭＯＳＦＥＴ４は寄生ダイオードを有しており、第２のファストリカバリーダイオード６の順方向降下電圧は、第２のＭＯＳＦＥＴ４の寄生ダイオードの順方向降下電圧より小さい。第２のＭＯＳＦＥＴ４がオンであるときの電圧は、第２のＭＯＳＦＥＴ４に流れる電流が通常時に第２のＭＯＳＦＥＴ４に流れる電流の最大値以下である場合、第２のファストリカバリーダイオード６の順方向降下電圧より小さい。

　交流電源１と整流回路５１との間には高調波を抑制するリアクタ２が接続されており、リアクタ２の交流電源１と接続されている端と反対側の端は、第１の抵抗１０の上記他方の端と、第２のＭＯＳＦＥＴ４のドレインとに接続されている。整流回路５１とインバータ１２との間には整流回路５１から出力される直流電圧を平滑する平滑回路９が並列に接続されている。平滑回路９は、第１のＭＯＳＦＥＴ３及び第１の整流ダイオード７の間と第２のＭＯＳＦＥＴ４及び第２の整流ダイオード８の間に接続されている。

　直流電源装置１０１は、交流電源１から印加される電源電圧を検出する電源電圧検出手段１４と、交流電源１からの電源電流を検出する電源電流検出手段１５と、平滑回路９の両端の直流電圧を検出する直流電圧検出手段１６とを有する。直流電源装置１０１は、電源電圧検出手段１４によって検出された電源電圧と、電源電流検出手段１５によって検出された電源電流と、直流電圧検出手段１６によって検出された直流電圧との一部又は全部に基づいて、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４をオンオフ制御する制御手段１７も有する。

　制御手段１７の機能は、処理回路１７１により実現される。図２は、図１の制御手段１７が処理回路１７１であることを示す図である。処理回路１７１は、専用のハードウェアである。すなわち、直流電源装置１０１は、電源電圧検出手段１４によって検出された電源電圧と、電源電流検出手段１５によって検出された電源電流と、直流電圧検出手段１６によって検出された直流電圧との一部又は全部に基づいて、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４をオンオフ制御する処理回路１７１を有する。処理回路１７１は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ、ＦＰＧＡ、又はこれらを組み合わせたものが該当する。

　制御手段１７は、メモリ１７２に格納されるプログラムを実行するプロセッサ１７３であってもよい。図３は、図１の制御手段１７がプロセッサ１７３であることを示す図である。プロセッサ１７３は、ＣＰＵ（Central Processing Unit）、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、又はＤＳＰである。

　制御手段１７がプロセッサ１７３である場合、制御手段１７の機能は、プロセッサ１７３と、ソフトウェア、ファームウェア、又はソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアやファームウェアはプログラムとして記述され、メモリ１７２に格納される。プロセッサ１７３は、メモリ１７２に記憶されたプログラムを読み出して実行することにより、制御手段１７の機能を実現する。

　すなわち、制御手段１７がプロセッサ１７３である場合、直流電源装置１０１は、電源電圧検出手段１４によって検出された電源電圧と、電源電流検出手段１５によって検出された電源電流と、直流電圧検出手段１６によって検出された直流電圧との一部又は全部に基づいて、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４を制御するステップが結果的に実行されることになるプログラムを格納するためのメモリ１７２を有する。メモリ１７２に格納されるプログラムは、制御手段１７の手順や方法をコンピュータに実行させるものであるともいえる。メモリ１７２とは、例えば、ＲＡＭ、ＲＯＭ、フラッシュメモリ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等の、不揮発性又は揮発性の半導体メモリや、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク又はＤＶＤ等が該当する。

　制御手段１７の機能について、一部を専用のハードウェアで実現し、残部をソフトウェア又はファームウェアで実現するようにしてもよい。このように、制御手段１７は、ハードウェア、ソフトウェア、ファームウェア、又はこれらの組み合わせによって、制御手段１７の機能を実現することができる。

　次に、直流電源装置１０１の動作を説明する。図４は、図１の直流電源装置１０１において、電源投入時又は停電後に電圧が復帰した場合に各素子に流れる電流の経路を示す図である。図４における矢印は、電流が流れる向きを示している。電源投入時又は停電後に電圧が復帰した場合、交流電源１からリアクタ２に向かって突入電流Ｉａｃが図４の矢印の向きに流れる。突入電流Ｉａｃは、第１のＭＯＳＦＥＴ３に流れる電流Ｉａ１と、第１のファストリカバリーダイオード５に流れる電流Ｉｂ１とに分かれる。電流Ｉａ１は第１のＭＯＳＦＥＴ３に流れる電流であって、電流Ｉｂ１は第１のファストリカバリーダイオード５に流れる電流である。

　図５は、図１の第１のＭＯＳＦＥＴ３、第１の抵抗１０及び第１のファストリカバリーダイオード５に電流が流れた場合にそれぞれで発生する電圧を示す図である。図５に示すように、第１の抵抗１０では、発生する電圧は電流の大きさに比例して大きくなり、電流が小さい場合、第１の抵抗１０で発生する電圧は小さくなる。他方、第１のＭＯＳＦＥＴ３及び第１のファストリカバリーダイオード５では、発生する電圧は第１の抵抗１０に比べて大きいが、電流の増加に対する電圧の増加の割合は、第１の抵抗１０で発生する電圧の増加の割合に比べて小さくなる。また、第１のファストリカバリーダイオード５の順方向降下電圧は、第１のＭＯＳＦＥＴ３の寄生ダイオードの順方向降下電圧より小さく、第１のファストリカバリーダイオード５で発生する電圧は、第１のＭＯＳＦＥＴ３で発生する電圧より小さい。

　そのため、突入電流Ｉａｃが流れると、第１のＭＯＳＦＥＴ３に流れる電流Ｉａ１の大きさと第１のファストリカバリーダイオード５に流れる電流Ｉｂ１の大きさとの比は、初めは第１のＭＯＳＦＥＴ３の寄生ダイオードの順方向降下電圧と第１のファストリカバリーダイオード５の順方向降下電圧との逆比となり、第１のＭＯＳＦＥＴ３に流れる電流Ｉａ１は、第１のファストリカバリーダイオード５に流れる電流Ｉｂ１よりも小さくなる。すなわち、第１のファストリカバリーダイオード５によって、第１のＭＯＳＦＥＴ３に流れる電流Ｉａ１を小さくすることができる。

　さらに、第１のＭＯＳＦＥＴ３のアノードには第１の抵抗１０が接続されているため、突入電流Ｉａｃが流れると、第１のＭＯＳＦＥＴ３に流れる電流Ｉａ１は、第１のファストリカバリーダイオード５に流れる電流Ｉｂ１よりも小さくなる。また、電流が大きくなるにつれて、第１の抵抗１０で発生する電圧が大きくなり、第１のＭＯＳＦＥＴ３に流れる電流Ｉａ１は、第１のファストリカバリーダイオード５に流れる電流Ｉｂ１よりもさらに小さくなる。すなわち、第１の抵抗１０によって、第１のＭＯＳＦＥＴ３に流れる電流Ｉａ１を小さくすることができる。図６は、突入電流Ｉａｃ、第１のＭＯＳＦＥＴ３に流れる電流Ｉａ１及び第１のファストリカバリーダイオード５に流れる電流Ｉｂ１のそれぞれの大きさを示す図である。

　すなわち、直流電源装置１０１における整流回路５１が有している第１の抵抗１０および第１のファストリカバリーダイオード５によって、サージ電流耐圧が小さい第１のＭＯＳＦＥＴ３はサージ電流から保護される。

　なお、第１の抵抗１０には電力損失が発生するため電流の大きさによって第１の抵抗１０の抵抗値を考慮する必要がある。例えば、空気調和装置の中間条件など、流れる電流が小さい場合、第１の抵抗１０での電力の損失は小さいので、空気調和装置に与える電力消費の影響は小さい。しかし、電流が大きいと第１の抵抗１０で発生する電力の損失は無視できなくなる。そこで、第１のＭＯＳＦＥＴ３のサージ電流耐圧によっては、第１の抵抗１０を０Ωにしてもよい。上述した通り、第１のＭＯＳＦＥＴ３の寄生ダイオードの順方向降下電圧と第１のファストリカバリーダイオード５の順方向降下電圧の比を広げることによって、第１のＭＯＳＦＥＴ３に流れる電流Ｉａ１を小さくすることができるので、第１の抵抗１０が設けられていない場合であっても、第１のＭＯＳＦＥＴ３をサージ電流から保護することができる。

　なお、第２のＭＯＳＦＥＴ４、第２の抵抗１１及び第２のファストリカバリーダイオード６においても、第１のＭＯＳＦＥＴ３、第１の抵抗１０及び第１のファストリカバリーダイオード５と同様の作用及び効果を有しており、第２の抵抗１１によって、サージ電流耐圧が小さい第２のＭＯＳＦＥＴ４はサージ電流から保護される。第２のＭＯＳＦＥＴ４のサージ電流耐圧によっては、第２の抵抗１１は０Ωであってもよい。

　図７は、図１の直流電源装置１０１における制御手段１７の動作の手順を示すフローチャートである。制御手段１７は、図７のフローチャートの通りに動作する。図７のフローチャートでは、複数のフラグが記載されており、各フラグの右側には括弧書きで交流電源１の状態又は負荷の状態が記載されている。交流電源１の状態に関し、フラグが０であることは、交流電源１が正常であることを意味し、フラグが１であることは、交流電源１が異常であることを意味する。負荷の状態に関し、フラグが０であることは負荷が中間以下であることを意味し、フラグが１であることは負荷が中間より大きいことを意味する。中間の負荷とは、例えば、空気調和装置の暖房運転の中間条件を意味し、直流電源装置１０１を必要とする製品に合わせてあらかじめ設定される。

　（ステップＳ１）
　制御手段１７は、インバータ１２の動作の状況を確認する。インバータ１２が動作中である場合（Ｓ１でＹＥＳ）、制御手段１７の動作はステップＳ２へ進む。インバータ１２が停止中である場合（Ｓ１でＮＯ）、制御手段１７の動作はステップＳ１６へ進む。

　（ステップＳ２）
　制御手段１７は、電源電圧検出手段１４によって検出された電源電圧と、電源電流検出手段１５によって検出された電源電流とをもとに、交流電源１から供給される電力を計算する。交流電源１から供給される電力があらかじめ定められた第１電力Ｐ１以下である場合（Ｓ２でＹＥＳ）、制御手段１７の動作はステップＳ３へ進む。交流電源１から供給される電力が上記の第１電力Ｐ１より大きい場合（Ｓ２でＮＯ）、制御手段１７の動作はステップＳ１１へ進む。

　（ステップＳ３）
　制御手段１７は、負荷は軽いと判断し、負荷状態フラグを０にセットする。負荷状態フラグが０であることは、負荷が中間以下であることを意味する。制御手段１７の動作は、ステップＳ４へ進む。

　（ステップＳ４）
　制御手段１７は、電源電圧検出手段１４によって電源電圧を検出する。制御手段１７の動作は、ステップＳ５へ進む。

　（ステップＳ５）
　制御手段１７は、現在の電源電圧と一周期前の電源電圧との差の絶対値を計算し、計算によって得られた絶対値があらかじめ定められた異常レベルより小さい場合（Ｓ５でＹＥＳ）、交流電源１の動作は正常であると判断する。制御手段１７の動作は、ステップＳ６へ進む。異常レベルは、交流電源１の動作が異常であることを判断するための閾値である。上記の絶対値が異常レベルと同じか異常レベルより大きい場合（Ｓ５でＮＯ）、制御手段１７は交流電源１に異常が発生していると判断し、制御手段１７の動作はステップＳ１２へ進む。交流電源１の異常の一例は、瞬時停電である。なお、上記では、交流電源１の異常は電源電圧検出手段１４によって検出された電源電圧をもとに判断される。しかしながら、交流電源１の異常は、電源電流検出手段１５によって得られた電源電流又は直流電圧検出手段１６によって得られた直流電圧をもとに、電源電圧検出手段１４を用いて行った判断と同様に判断されてもよい。

　（ステップＳ６）
　制御手段１７は、電源状態フラグを０にセットする。電源状態フラグが０であることは、交流電源１が正常であることを意味する。制御手段１７の動作は、ステップＳ７へ進む。

　（ステップＳ７）
　制御手段１７は、電源状態フラグを確認する。電源状態フラグが０である場合（Ｓ７でＹＥＳ）、制御手段１７の動作はステップＳ８へ進む。電源状態フラグが０でない場合（Ｓ７でＮＯ）、すなわち、電源状態フラグが１である場合（Ｓ７でＮＯ）、制御手段１７はステップＳ１０の処理を実行し、制御手段１７の動作はＳＴＡＲＴへ戻る。電源状態フラグが１であることは、交流電源１が異常であることを意味する。

　（ステップＳ８）
　制御手段１７は、負荷状態フラグを確認する。負荷状態フラグが０である場合（Ｓ８でＹＥＳ）、制御手段１７の動作はステップＳ９へ進む。負荷状態フラグが０であることは、負荷が中間以下であることを意味する。負荷状態フラグが０でない場合（Ｓ８でＮＯ）、すなわち、負荷状態フラグが１である場合（Ｓ８でＮＯ）、制御手段１７の動作はステップＳ１４へ進む。負荷状態フラグが０でないことは、すなわち、負荷状態フラグが１であることは、負荷が中間より大きいことを意味する。

　（ステップＳ９）
　制御手段１７は、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４を動作させて、同期整流制御を行う。制御手段１７の動作はステップＳ１０へ進む。

　（ステップＳ１０）
　制御手段１７は、電源電圧の値を１周期前の値から最新の値に更新し、処理を終了する。制御手段１７の動作は、ＳＴＡＲＴへ戻る。

　（ステップＳ１１）
　制御手段１７は、ステップＳ２での計算によって得られた電力があらかじめ定められた第２電力Ｐ２以下であるか否かを判断し、ステップＳ２での計算によって得られた電力があらかじめ定められた第２電力Ｐ２以下である場合（Ｓ１１でＹＥＳ）、制御手段１７の動作はステップＳ４へ進む。ステップＳ２での計算によって得られた電力が第２電力Ｐ２より大きい場合（Ｓ１１でＮＯ）、制御手段１７の動作はステップＳ１５へ進む。

　（ステップＳ１２）
　制御手段１７は、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４の動作を停止させる。制御手段１７の動作は、ステップＳ１３へ進む。交流電源１が異常である場合に第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４の動作を停止させるのは、交流電源１が復帰して突入電流が流れる際に第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４が動作していると、突入電流がオン電圧の低い第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４に流れてしまい、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４を破壊させてしまうおそれがあるためである。上述の通り、交流電源１の異常の一例は、瞬時停電である。

　（ステップＳ１３）
　制御手段１７は、電源状態フラグを１にセットする。電源状態フラグが１であることは、交流電源１が異常であることを意味する。制御手段１７の動作は、ステップＳ７へ進む。

　（ステップＳ１４）
　制御手段１７は、電源電流を正弦波状にして力率を改善し、高調波電流を抑制しながら、直流電圧が所望の値になるように第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４を動作させる昇圧制御を行う。制御手段１７の動作は、ステップＳ１０へ進む。

　（ステップＳ１５）
　制御手段１７は、負荷は大きいと判断し、負荷状態フラグを１にセットする。負荷状態フラグが１であることは、負荷が中間より大きいことを意味する。制御手段１７の動作は、ステップＳ４へ進む。制御手段１７がステップＳ２、Ｓ３、Ｓ１１及びＳ１５の処理を行うのは、負荷が変動して処理がハンチングすることを抑制するためである。

　（ステップＳ１６）
　制御手段１７は、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４の動作を停止させる。それは、インバータ１２が動作していない場合、直流電源装置１０１を動作させる必要がないためである。制御手段１７の動作は、ステップＳ１０へ進む。

　次に、同期整流動作について説明する。図８は、通常運転時において実施の形態１の直流電源装置１０１を構成する各素子に流れる電流の経路を示す図である。図９は、実施の形態１の通常運転時における同期整流制御時のタイミングチャートである。図９において、電圧Ｖａｃは交流電源１から印加される交流電圧であり、電流Ｉａｃ’は交流電源１からの交流電流である。電流Ｉａ１は第１のＭＯＳＦＥＴ３を流れる電流であり、電流Ｉａ２は第２のＭＯＳＦＥＴ４を流れる電流である。電流Ｉｂ１は第１のファストリカバリーダイオード５を流れる電流であり、電流Ｉｂ２は第２のファストリカバリーダイオード６を流れる電流である。信号ＧＳ１は第１のＭＯＳＦＥＴ３のゲート信号であり、信号ＧＳ２は第２のＭＯＳＦＥＴ４のゲート信号である。図８の矢印の方向が正であると仮定する。

　図９に示すように、制御手段１７は、電源電圧Ｖａｃの極性に応じて第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４をオンオフさせる。電源電圧Ｖａｃの極性に応じて電流が流れるＭＯＳＦＥＴは異なり、制御手段１７は、第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４とのうちの寄生ダイオードに電流が流れる側のＭＯＳＦＥＴをオンさせると共に、他方のＭＯＳＦＥＴをオフさせる。第１のＭＯＳＦＥＴ３がオンされると、第１のＭＯＳＦＥＴ３のオン電圧が第１のファストリカバリーダイオード５の順方向降下電圧より小さくなり、第２のＭＯＳＦＥＴ４がオンされると、第２のＭＯＳＦＥＴ４のオン電圧が第２のファストリカバリーダイオード６の順方向降下電圧より小さくなるので、整流回路５１における交流から直流への変換時の電力の損失を低減することができる。

　次に、昇圧動作について説明する。図１０は、実施の形態１の制御手段１７における昇圧制御時のタイミングチャートである。図１０において、図９と同様に、電圧Ｖａｃは交流電源１から印加される交流電圧であり、電流Ｉａｃ’は交流電源１からの交流電流である。電流Ｉａ１は第１のＭＯＳＦＥＴ３を流れる電流であり、電流Ｉａ２は第２のＭＯＳＦＥＴ４を流れる電流である。電流Ｉｂ１は第１のファストリカバリーダイオード５を流れる電流であり、電流Ｉｂ２は第２のファストリカバリーダイオード６を流れる電流である。信号ＧＳ１は第１のＭＯＳＦＥＴ３のゲート信号であり、信号ＧＳ２は第２のＭＯＳＦＥＴ４のゲート信号である。図８の矢印の方向が正であると仮定する。

　図１０に示すように、制御手段１７は、電流Ｉａｃ’が電圧Ｖａｃと同じ周波数かつ同位相の正弦波状の電流になると共に、平滑回路９の両端電圧が所望の電圧に上昇するように、第１のＭＯＳＦＥＴ３のゲート信号ＧＳ１と第２のＭＯＳＦＥＴ４のゲート信号ＧＳ２により第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４を制御する。第１のＭＯＳＦＥＴ３のゲート信号ＧＳ１と第２のＭＯＳＦＥＴ４のゲート信号ＧＳ２は、相補パルス幅変調によるゲート信号である相補パルス幅変調信号であり、アーム短絡が発生しないよう、第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４のスイッチングスピードに合わせた適切なデッドタイムＴｄ区間が設けられている。以下では、相補パルス幅変調信号を相補ＰＷＭ信号と記載する。ＰＷＭは、Pulse　Width　Modulationの略語である。

　制御手段１７が上述のゲート信号を生成することで、寄生ダイオードに電流が流れる方のＭＯＳＦＥＴ及びファストリカバリーダイオードには、図１０に示すような複雑な電流が流れる。制御手段１７が相補ＰＷＭ信号を生成するのは、図１０に示すタイミングチャートにおいて、ＭＯＳＦＥＴの寄生ダイオード及びファストリカバリーダイオードに電流が流れる期間でＭＯＳＦＥＴをオン動作させ、それによりオン電圧が小さいＭＯＳＦＥＴ側へ電流を流すことで、電力の損失を低減するためである。

　上述のように、サージ電流耐量が小さいＭＯＳＦＥＴに直列に抵抗が接続され、ＭＯＳＦＥＴの寄生ダイオードよりも順方向降下電圧が小さいファストリカバリーダイオードがＭＯＳＦＥＴと抵抗とによって構成される直列回路に並列に接続されている。そのため、電源投入時又は瞬時停電からの復帰後の突入電流が流れる場合、サージ電流はＭＯＳＦＥＴに流れにくい。その結果、サージ電流耐量が小さいＭＯＳＦＥＴを保護することができる。

　空気調和装置の中間の負荷のように入力する電力が小さい場合、力率を改善するために又は高調波電流を低減するために、昇圧動作せず、ＭＯＳＦＥＴを第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４とのうちの寄生ダイオードに電流が流れる側のＭＯＳＦＥＴをオンさせると共に、他方のＭＯＳＦＥＴをオフさせるので、電力の変換損失を低減することができる。

　力率を改善するために又は高調波電流を低減するためにＭＯＳＦＥＴを動作させて昇圧動作する場合でも、ＭＯＳＦＥＴは相補ＰＷＭで動作するので、第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４とは可能な限り同期する。その結果、電力の変換損失を低減することができる。

　上述の通り、制御手段１７は、通常運転時において第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４とのうちの寄生ダイオードに電流が流れる側のＭＯＳＦＥＴをオンさせると共に、他方のＭＯＳＦＥＴをオフさせる。

　なお、制御手段１７は、電源電圧検出手段１４によって検出された電源電圧があらかじめ定められた第１の閾値以下である場合、又は、電源電流検出手段１５によって検出された電源電流があらかじめ定められた第２の閾値以下である場合、以下の動作を行う。制御手段１７は、第１のＭＯＳＦＥＴ３の第１の寄生ダイオードに電流が流れるとき、第１のＭＯＳＦＥＴ３をオンにし、第１の寄生ダイオードに電流が流れないとき、第１のＭＯＳＦＥＴ３をオフにする。加えて、制御手段１７は、第２のＭＯＳＦＥＴ４の第２の寄生ダイオードに電流が流れるとき、第２のＭＯＳＦＥＴ４をオンにし、第２の寄生ダイオードに電流が流れないとき、第２のＭＯＳＦＥＴ４をオフにする。

実施の形態２．
　実施の形態１では、ブリッジ回路である整流回路５１の上アームに第１のＭＯＳＦＥＴ３が接続され、下アームに第２のＭＯＳＦＥＴ４が接続されているが、実施の形態２では、整流回路５２の下アームに第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４が接続されている。

　図１１は、実施の形態２の直流電源装置１０２の構成図である。実施の形態２では、実施の形態１と同一の構成要素については、同一の符号を付し、説明を省略する。図１１に示す通り、実施の形態２の直流電源装置１０２では、第１のファストリカバリーダイオード５は、第１の整流ダイオード７と直列に接続されており、第２のファストリカバリーダイオード６は、第２の整流ダイオード８と直列に接続されている。整流回路５２は、第１の抵抗１０、第１のＭＯＳＦＥＴ３及び第１の整流ダイオード７が接続された回路と、第２の抵抗１１、第２のＭＯＳＦＥＴ４及び第２の整流ダイオード８が接続された回路とが並列に接続されたブリッジ回路である。

　直列に接続された第１のＭＯＳＦＥＴ３と第１の抵抗１０とによって構成される回路は、第１の整流ダイオード７と並列に接続されている。直列に接続された第２のＭＯＳＦＥＴ４と第２の抵抗１１とによって構成される回路は、第２の整流ダイオード８と並列に接続されている。第１の整流ダイオード７の順方向降下電圧は、第１のＭＯＳＦＥＴ３の寄生ダイオードの順方向降下電圧より小さい。第２の整流ダイオード８の順方向降下電圧は、第２のＭＯＳＦＥＴ４の寄生ダイオードの順方向降下電圧より小さい。第１のファストリカバリーダイオード５及び第２のファストリカバリーダイオード６のサージ電流耐量は、実施の形態１の第１のファストリカバリーダイオード５及び第２のファストリカバリーダイオード６のサージ電流耐量より大きい。なぜなら、実施の形態２では、突入電流が第１のファストリカバリーダイオード５及び第２のファストリカバリーダイオード６に集中するからである。

　次に、実施の形態２の直流電源装置１０２の動作について説明する。電源投入時及び停電後の復帰時に流れる突入電流は、実施の形態１と同様に、第１の抵抗１０及び第２の抵抗１１が設けられているため、第１のＭＯＳＦＥＴ３と第１の整流ダイオード７とに分かれると共に、第２のＭＯＳＦＥＴ４と第２の整流ダイオード８とに分かれる。そのため、実施の形態１と同様に、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４を保護することができる。制御手段１７は、実施の形態１と同様に図７に示すフローチャートの手順の通りに動作し、同期整流制御及び昇圧制御を行う。

　図１２は、実施の形態２の同期整流動作時のタイムチャートである。制御手段１７は、第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４とのうちのＭＯＳＦＥＴの寄生ダイオードに電流が流れる側のＭＯＳＦＥＴをオンさせ、他方のＭＯＳＦＥＴをオフさせる。ＭＯＳＦＥＴをオンさせると、ＭＯＳＦＥＴのオン電圧が整流ダイオードの順方向降下電圧より小さいので、交流から直流への変換時の電力の損失を低減することができる。電流Ｉｂ１は第１の整流ダイオード７を流れる電流であり、電流Ｉｂ２は第２の整流ダイオード８を流れる電流である点が、実施の形態２は実施の形態１と異なるが、その他は実施の形態１と同じである。

　実施の形態２の昇圧制御時の動作は、実施の形態１の昇圧制御時の動作と異なる。図１３は、実施の形態２の同期整流動作時のタイムチャートである。制御手段１７は、電流Ｉａｃ’が電圧Ｖａｃと同じ周波数かつ同位相の正弦波状の電流になると共に、平滑回路９の両端電圧が所望の電圧に上昇するように、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４を制御する。例えば、交流電源１の極性が正である場合、第１のＭＯＳＦＥＴ３のゲート信号ＧＳ１はＨｉであり、第２のＭＯＳＦＥＴ４のゲート信号ＧＳ２はＰＷＭ信号である。交流電源１の極性が負である場合、第１のＭＯＳＦＥＴ３のゲート信号ＧＳ１はＰＷＭ信号であり、第２のＭＯＳＦＥＴ４のゲート信号ＧＳ２はＨｉである。このように、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４が動作すると、第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４とのうちの寄生ダイオードに電流が流れる方のＭＯＳＦＥＴには、正弦波状の電流が流れ、整流ダイオードにはそれよりも小さい正弦波状の電流が流れる。

　上述の通り、実施の形態２においても、実施の形態１と同様、サージ電流耐量の小さいＭＯＳＦＥＴに直列に抵抗が接続されており、ＭＯＳＦＥＴの寄生ダイオードの順方向降下電圧よりも小さい順方向降下電圧を有する整流ダイオードがＭＯＳＦＥＴと抵抗とによって構成される直列回路に並列に接続されている。そのため、電源投入時又は瞬時停電からの復帰後の突入電流が流れる場合、ＭＯＳＦＥＴはオフ動作し、サージ電流はＭＯＳＦＥＴに流れにくい。その結果、サージ電流耐量が小さいＭＯＳＦＥＴを保護することができる。

実施の形態３．
　図１４は、実施の形態３の直流電源装置１０３の構成図である。実施の形態３では、実施の形態１と同一の構成要素については、同一の符号を付し、説明を省略する。実施の形態３では、実施の形態１の第１の整流ダイオード７は第３のファストリカバリーダイオード２０に変更されており、実施の形態１の第２の整流ダイオード８は第４のファストリカバリーダイオード２１に変更されている。

　実施の形態３の直流電源装置１０３は、第３のＭＯＳＦＥＴ１８と、第３の抵抗２２とを有する。第３のＭＯＳＦＥＴ１８と第３の抵抗２２とは、直列に接続されている。第３のＭＯＳＦＥＴ１８と第３の抵抗２２とによって構成される直列回路は、第３のファストリカバリーダイオード２０に並列に接続されている。実施の形態３の直流電源装置１０３は、第４のＭＯＳＦＥＴ１９と、第４の抵抗２３とを有する。第４のＭＯＳＦＥＴ１９と第４の抵抗２３とは、直列に接続されている。第４のＭＯＳＦＥＴ１９と第４の抵抗２３とによって構成される直列回路は、第４のファストリカバリーダイオード２１に並列に接続されている。実施の形態３の直流電源装置１０３の整流回路５３を構成する複数のダイオードはいずれも、ＭＯＳＦＥＴで構成されてもよい。整流回路５３は、第１の抵抗１０と第１のＭＯＳＦＥＴ３とが接続された回路と、第２の抵抗１１と第２のＭＯＳＦＥＴ４とが接続された回路と、第３の抵抗２２と第３のＭＯＳＦＥＴ１８とが接続された回路と、第４の抵抗２３と第４のＭＯＳＦＥＴ１９とが接続された回路とが並列に接続されたブリッジ回路である。

　次に、実施の形態３の直流電源装置１０３の動作について説明する。電源投入時及び停電後の復帰時に流れる突入電流は、実施の形態１と同様に、ＭＯＳＦＥＴへの電流と整流ダイオードへの電流とに分かれるので、実施の形態１と同様にＭＯＳＦＥＴを保護することができる。制御手段１７は、実施の形態１と同様に図７に示すように、同期整流制御及び昇圧制御を行う。

　負荷が中間であって同期整流制御を行う場合、制御手段１７は、直列に接続された二つのＭＯＳＦＥＴのうちの寄生ダイオードに電流が流れる側のＭＯＳＦＥＴをオンさせ、他方のＭＯＳＦＥＴをオフさせる。ＭＯＳＦＥＴがオンすると、ＭＯＳＦＥＴのオン電圧が整流ダイオードの順方向降下電圧より小さいので、交流から直流への変換時の電力の損失を低減することができる。

　昇圧動作を行う場合、制御手段１７は、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４を実施の形態１と同じように動作させる。第３のＭＯＳＦＥＴ１８及び第４のＭＯＳＦＥＴ１９については、制御手段１７は、二つのＭＯＳＦＥＴのうちの寄生ダイオードに電流が流れる方のＭＯＳＦＥＴをオンさせ、他方のＭＯＳＦＥＴをオフさせてもよい。制御手段１７は、第３のＭＯＳＦＥＴ１８及び第４のＭＯＳＦＥＴ１９については、実施の形態１の第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４と同じように動作させてもよい。

　各素子の発熱の分散を図るために、制御手段１７は、交流電源１が供給する電力の１周期において、第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４については、実施の形態１と同じように動作させるとともに、第３のＭＯＳＦＥＴ１８及び第４のＭＯＳＦＥＴ１９については、寄生ダイオードに電流が流れる側のＭＯＳＦＥＴをオンさせ、他方のＭＯＳＦＥＴをオフさせてもよい。次の周期では、制御手段１７は、第３のＭＯＳＦＥＴ１８及び第４のＭＯＳＦＥＴ１９を実施の形態１の第１のＭＯＳＦＥＴ３及び第２のＭＯＳＦＥＴ４と同じように動作させてもよい。

　上述の通り、実施の形態３においても、実施の形態１及び２と同様に、サージ電流耐量の小さいＭＯＳＦＥＴに直列に抵抗が接続されており、かつ、ＭＯＳＦＥＴの寄生ダイオードの順方向降下電圧より順方向降下電圧が小さいダイオードが並列に接続されている。そのため、電源投入時又は瞬時停電からの復帰後の突入電流等が流れる場合、ＭＯＳＦＥＴがオフ動作し、サージ電流はＭＯＳＦＥＴに流れにくい。その結果、サージ電流耐量が小さいＭＯＳＦＥＴを保護することができる。

　実施の形態３の直流電源装置１０３は、実施の形態１の直流電源装置１０１及び実施の形態２の直流電源装置１０２よりも高効率で交流電圧を直流電圧に変換することができる。

　図１５は、冷凍サイクル装置２００及び空気調和装置３００の構成図である。図１５に示す通り、冷凍サイクル装置２００は、実施の形態１から３のいずれかの直流電源装置１０１、１０２、１０３と、直流電源装置１０１、１０２、１０３の平滑回路９と並列に接続される負荷であるインバータ１２と、冷凍サイクル２０１とを有する。冷凍サイクル２０１は、インバータ１２によって駆動される圧縮機２０２と、凝縮器２０３と、膨張器２０４と、蒸発器２０５とが冷媒配管２０６によって接続されたサイクルである。空気調和装置３００は、冷凍サイクル装置２００を有する。

　以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

　１０１，１０２，１０３　直流電源装置、１　交流電源、２　リアクタ、５１，５２，５３　整流回路、９　平滑回路、３　第１のＭＯＳＦＥＴ、４　第２のＭＯＳＦＥＴ、５　第１のファストリカバリーダイオード、６　第２のファストリカバリーダイオード、７　第１の整流ダイオード、８　第２の整流ダイオード、１０　第１の抵抗、１１　第２の抵抗、１２　インバータ、１３　モータ、１４　電源電圧検出手段、１５　電源電流検出手段、１６　直流電圧検出手段、１７制御手段。

Claims

　交流電源から印加される電力を負荷に供給する直流電源装置であって、
　前記交流電源から印加される交流電圧を直流電圧に変換する整流回路と、
　前記交流電源及び前記整流回路に接続されるリアクタと、
　前記負荷と並列に接続され、前記整流回路から出力される直流電圧を平滑化する平滑回路とを備え、
　前記整流回路は、
　寄生ダイオードを有する第１の金属酸化物半導体電界効果トランジスタと、前記第１の金属酸化物半導体電界効果トランジスタと並列に接続された第１のダイオードとを備え、
　前記第１のダイオードの順方向降下電圧は、前記寄生ダイオードの順方向降下電圧より小さい直流電源装置。
　交流電源から印加される電力を負荷に供給する直流電源装置であって、
　前記交流電源から印加される交流電圧を直流電圧に変換する整流回路と、
　前記交流電源及び前記整流回路に接続されるリアクタと、
　前記負荷と並列に接続され、前記整流回路から出力される直流電圧を平滑にする平滑回路とを備え、
　前記整流回路は、寄生ダイオードを有する第１の金属酸化物半導体電界効果トランジスタと、前記第１の金属酸化物半導体電界効果トランジスタのアノードに直列に接続された抵抗と、前記第１の金属酸化物半導体電界効果トランジスタおよび前記抵抗と並列に接続された第１のダイオードとを有する直流電源装置。
　前記第１のダイオードの順方向降下電圧は、前記寄生ダイオードの順方向降下電圧より小さい請求項２に記載の直流電源装置。
　前記抵抗の抵抗値は、０オームである
　請求項２または請求項３に記載の直流電源装置。
　前記整流回路は、第２の寄生ダイオードを有する第２の金属酸化物半導体電界効果トランジスタと、前記第２の金属酸化物半導体電界効果トランジスタと並列に接続された第２のダイオードとをさらに備え、
　前記第２のダイオードの順方向降下電圧は、前記第２の寄生ダイオードの順方向降下電圧より小さい請求項１に記載の直流電源装置。
　前記整流回路は、第２の寄生ダイオードを有する第２の金属酸化物半導体電界効果トランジスタと、前記第２の金属酸化物半導体電界効果トランジスタのアノードに直列に接続された第２の抵抗と、前記第２の金属酸化物半導体電界効果トランジスタおよび前記第２の抵抗と並列に接続された第２のダイオードとをさらに有する請求項２に記載の直流電源装置。
　瞬時停電が発生した場合、前記第１の金属酸化物半導体電界効果トランジスタおよび前記第２の金属酸化物半導体電界効果トランジスタがオフされる請求項５または請求項６に記載の直流電源装置。
　前記寄生ダイオードに電流が流れた場合、前記第１の金属酸化物半導体電界効果トランジスタがオンされるとともに前記第２の金属酸化物半導体電界効果トランジスタがオフされる
　請求項５から請求項７のいずれか１項に記載の直流電源装置。
　前記第１の金属酸化物半導体電界効果トランジスタ及び前記第２の金属酸化物半導体電界効果トランジスタは、ワイドバンドギャップ半導体によって構成されており、
　前記ワイドバンドギャップ半導体は、窒化ガリウム、シリコンカーバイド及びダイヤモンドのいずれかひとつである
　請求項５から請求項８のいずれか１項に記載の直流電源装置。
　請求項１から請求項９のいずれか１項に記載の直流電源装置と、
　前記直流電源装置の前記平滑回路と並列に接続される前記負荷であるインバータと、
　前記インバータによって駆動される圧縮機、凝縮器、膨張器及び蒸発器が冷媒配管によって接続された冷凍サイクルとを備える
　冷凍サイクル装置。
　請求項１０に記載の冷凍サイクル装置を備える
　空気調和装置。