JP4314258B2 - 整流回路およびこれを用いた無線通信装置 - Google Patents

Description

本発明は、高周波の弱電波から直流電圧の生成を可能にした整流回路およびそれを用いた無線通信装置に関する。

人やモノの識別・管理技術として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）への注目が高まっている。それを極小の無線ＩＣチップで具現化したＲＦＩＤタグに至っては、今や非接触認証技術の代名詞になりつつある。ＲＦＩＤタグは、リーダ／ライタと呼ばれる基地局から発信された高周波の電波をアンテナで受け、そこで誘起された交流電流から直流電圧を生成する。この直流電圧は、ＲＦＩＤタグの電源電圧としてだけでなく通信信号としても利用され、具体的には整流回路によって生成される。

ＲＦＩＤタグに搭載される整流回路は、一般的には、ゲート端子とドレイン端子とが直結されたいわゆるダイオード接続のＭＯＳトランジスタによって構成され、そのＭＯＳトランジスタのしきい電圧を超えた実効値の交流信号を直流信号に整流する。換言すれば、この整流回路は、ＭＯＳトランジスタのしきい電圧未満の交流信号から直流信号を生成することはできない。また、しきい電圧以上の実効値の交流信号が入力された場合であっても、整流対象は交流信号からしきい電圧分を差し引いた交流成分となるため、入力された交流信号の実効値がしきい電圧前後である場合には、整流効率は低くなる。

そこで、ＭＯＳトランジスタのドレイン端子とゲート端子とをキャパシタを介して接続し、そのキャパシタにＭＯＳトランジスタのしきい電圧程度の電圧を保持させた高感度型の整流回路が提案されている（特許文献１参照）。この高感度整流回路によれば、しきい電圧よりも低い実効値の交流信号をも整流することができる。

特開２００６−３４０８５号公報

上記したドレイン−ゲート間のキャパシタの両端の電圧は、電圧供給用トランジスタの電荷のリークによって次第に低下することがある。換言すれば、時間が経つにつれて整流効率が低下することがある。この現象は、スイッチング回路によって他の複数のキャパシタからドレイン−ゲート間のキャパシタへと電圧を転送する構成の高感度整流回路であっても各キャパシタにおいて起こり得るが、キャパシタに定期的に電圧を印加するリフレッシュ動作によって解決される。このリフレッシュ動作は、バイアス電圧発生回路とパルス発生回路とによって実現されるものの、それら回路を常に動作させておくためにバッテリなどの常時稼動の外部電源が必要となる。

バッテリなどの外部電源は、製造コストやデバイスサイズの増大を招くばかりでなく、回路の連続動作時間を考慮した容量設計が必要となる。

本発明は、上記に鑑みてなされたものであって、高周波の弱電波から回路内すべての電源電圧を賄うことにより、更なる極小化と更なる高感度化を実現した整流回路およびそれを用いた無線通信装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明の一態様である整流回路は、交流信号が入力される入力端子と、前記交流信号から第１直流電圧を生成する第１整流回路と、前記第１直流電圧からバイアス電圧を生成するバイアス電圧発生回路と、前記バイアス電圧が印加され、前記交流信号から第２直流電圧を生成する第２整流回路と、を備える。

また、本発明の他の態様である無線通信装置は、上記した整流回路と、前記入力端子に接続されたアンテナと、前記第２直流電圧が電源電圧として供給されるとともに該第２直流電圧から通信信号を復調する信号処理回路と、を備える。

本発明にかかる整流回路によれば、バッテリ等の外部電源を設けることなく、整流部を構成するＭＯＳトランジスタのしきい電圧以下の実効値を有する微弱な交流電流をも整流して安定した大きな直流電圧を生成することができる。また、バッテリ等の外部電源を不要としたことで、回路の極小化と製造コストの低減が図られ、外部電源の容量設計も不要となる。

また、本発明にかかる無線通信装置によれば、従来に比して、基地局との間の通信距離を拡大させることができる。

以下に、本発明にかかる整流回路およびこれを用いた無線通信装置の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
実施の形態１にかかる整流回路は、一般型の第１の整流回路、高感度型の第２の整流回路、パルス発生回路、バイアス電圧発生回路を備える。第１の整流回路は微弱電波から第１の直流電圧を生成する。パルス発生回路およびバイアス電圧発生回路は、その第１の直流電圧によって駆動され、それぞれパルス信号とバイアス電圧を出力する。第２の整流回路は、パルス信号とバイアス電圧によって駆動され、上記微弱電波から第２の直流電圧を生成する。換言すれば、第２の整流回路の動作に必要なパルス発生回路およびバイアス電圧発生回路は第１の整流回路によって駆動され、第２の整流回路は、バッテリなどの外部電源を使用することなく高感度状態を維持することができる。

図１は、実施の形態１にかかる整流回路を示すブロック図である。図１において、整流回路１００は、第１整流回路１１０、パルス発生回路１２０、バイアス電圧発生回路１３０、第２整流回路１４０を備える。

第１整流回路１１０は、ゲート端子とドレイン端子とが直結された４つのＮＭＯＳトランジスタＭ₁〜Ｍ₄を備え、それらＮＭＯＳトランジスタは縦続接続されている。隣接した２つのＮＭＯＳトランジスタＭ₁，Ｍ₂の接続ラインには、結合キャパシタＣ₁の一端が接続される。また、ＮＭＯＳトランジスタＭ₁，Ｍ₂の縦続構成の両端、具体的には、ＮＭＯＳトランジスタＭ₁のソース端子とＮＭＯＳトランジスタＭ₂のドレイン端子との間には、平滑キャパシタＣ₁₁が接続される。残りの２つのＮＭＯＳトランジスタＭ₃，Ｍ₄の接続ラインにも同様に、結合キャパシタＣ₂の一端が接続される。また、ＮＭＯＳトランジスタＭ₃，Ｍ₄の縦続構成の両端、具体的には、ＮＭＯＳトランジスタＭ₃のソース端子とＮＭＯＳトランジスタＭ₄のドレイン端子との間には、平滑キャパシタＣ₁₂が接続される。また、ＮＭＯＳトランジスタＭ₄のドレイン端子は接地される。結合キャパシタＣ₁，Ｃ₂の各々の他端には、例えばＲＦＩＤタグのアンテナ１０が接続され、高周波の交流信号が入力される。

図１を見てもわかるように、第１整流回路１１０は、周知の整流回路と同じ構成であり、結合キャパシタＣ₁，Ｃ₂から入力された交流信号を整流し、ＮＭＯＳトランジスタＭ₁のソース端子から直流電圧Ｖ_fを出力する。但し、第１整流回路１１０を構成するＮＭＯＳトランジスタＭ₁〜Ｍ₄は、後述する第２整流回路１４０の整流部を構成するＮＭＯＳトランジスタと比較して、アンテナ１０などの入力負荷と高いインピーダンス整合がとれるように設計されている。例えば、ＮＭＯＳトランジスタＭ₁〜Ｍ₄は、しきい電圧が低く且つゲート幅が小さくなるよう設計され、高い入力インピーダンスを有する。特に、ＮＭＯＳトランジスタＭ₁〜Ｍ₄の各素子面積は、第２整流回路１４０の整流部のＮＭＯＳトランジスタよりも小さい（例えば、１／３以下）。換言すれば、これらＮＭＯＳトランジスタは、標準的な仕様の整流回路と比べて、より小さい実効値（例えば、０．２Ｖ程度）の交流信号から、パルス発生回路１２０およびバイアス電圧発生回路１３０の駆動に最低限必要な大きさの直流電圧Ｖ_f（例えば、０．５Ｖ）を生成することができる。

パルス発生回路１２０は、第１整流回路１１０で生成された直流電圧Ｖ_fを電源電圧として駆動される発振器１２１およびパルス幅調整回路１２２を備える。発振器１２１は、所定周波数の信号を出力し、パルス幅調整回路１２２は、その信号からクロック信号ＣＫを生成する。クロック信号ＣＫは、論理レベル“Ｈ”の時間幅が論理レベル“Ｌ”の時間幅よりも短いパルス信号、すなわちデューティ比が５０％未満のパルス信号の繰り返しからなる。

バイアス電圧発生回路１３０は、第１整流回路１１０で生成された直流電圧Ｖ_fとパルス発生回路１２０から出力されたクロック信号ＣＫとからバイアス電圧Ｖ_bを生成する。このバイアス電圧発生回路１３０は、例えば、図１に示すように、電流源Ｉ₁とスイッチ１３１とＮＭＯＳトランジスタＭ₂₀の直列接続により構成される。具体的には、電流源Ｉ₁の入力端子は第１整流回路１１０の出力端子（すなわち、直流電圧Ｖ_fが出力される端子）に接続される。スイッチ１３１の一端は電流源Ｉ₁の出力端子に接続され、他端はＮＭＯＳトランジスタＭ₂₀のドレイン端子に接続される。また、ＮＭＯＳトランジスタＭ₂₀のソース端子は接地される。スイッチ１３１は、パルス発生回路１２０から出力されたクロック信号ＣＫに応じてオン／オフする。なお、このバイアス電圧Ｖ_bは、後述する第２整流回路１４０の整流部を構成するＮＭＯＳトランジスタのしきい電圧未満であって、好ましくはしきい電圧近傍の大きさである。

なお、パルス発生回路１２０およびバイアス電圧発生回路１３０は、ＣＭＯＳ回路や受動素子によって構成することができ、入力される信号の発振周波数もｋＨｚ前後で充分であることから、消費電流は非常に少なく、第１整流回路１１０で生成された微弱な直流電圧Ｖ_fでも動作可能である。

第２整流回路１４０は、整流部とバイアス回路１４１を備える。整流部は、縦続接続された４つのＮＭＯＳトランジスタＭ₁₁〜Ｍ₁₄と、２つの結合キャパシタＣ₃₁，Ｃ₃₂と、２つの平滑キャパシタＣ₄₁，Ｃ₄₂とから構成される。隣接した２つのＮＭＯＳトランジスタＭ₁₁，Ｍ₁₂の接続ラインには、結合キャパシタＣ₃₁の一端が接続される。また、ＮＭＯＳトランジスタＭ₁₁，Ｍ₁₂の縦続構成の両端、具体的には、ＮＭＯＳトランジスタＭ₁₁のソース端子とＮＭＯＳトランジスタＭ₁₂のドレイン端子との間には、平滑キャパシタＣ₄₁が接続される。残りの２つのＮＭＯＳトランジスタＭ₁₃，Ｍ₁₄の接続ラインにも同様に、結合キャパシタＣ₃₂の一端が接続される。また、ＮＭＯＳトランジスタＭ₁₃，Ｍ₁₄の縦続構成の両端、具体的には、ＮＭＯＳトランジスタＭ₁₃のソース端子とＮＭＯＳトランジスタＭ₁₄のドレイン端子との間には、平滑キャパシタＣ₄₂が接続される。また、ＮＭＯＳトランジスタＭ₁₄のドレイン端子は接地され、ＮＭＯＳトランジスタＭ₁₁のソース端子からは直流電圧Ｖ_DDが出力される。結合キャパシタＣ₃₁の他端は第１整流回路１１０の結合キャパシタＣ₁の他端に接続され、結合キャパシタＣ₃₂の他端は第１整流回路１１０の結合キャパシタＣ₂の他端に接続される。すなわち、第２整流回路１４０の整流部には、第１整流回路１１０と同じ交流信号が入力される。

ＮＭＯＳトランジスタＭ₁₁〜Ｍ₁₄の各ゲート端子および各ドレイン端子は、バイアス回路１４１に接続され、このバイアス回路１４１を介して、各ゲート−ドレイン間に上記したバイアス電圧Ｖ_bが印加される。なお、ＮＭＯＳトランジスタＭ₁₁〜Ｍ₁₄のデザイン（ゲート幅、ゲート長、しきい電圧など）は、ＮＭＯＳトランジスタＭ₂₀と同じとしてもよい。

図２は、バイアス回路１４１の一例を示す図である。バイアス回路１４１は、２つのインバータＩＮＶ₁,ＩＮＶ₂と、整流部の各ＮＭＯＳトランジスタに割り当てられた４つのスイッチングブロックとを備える。ＮＭＯＳトランジスタＭ₁₁のゲート−ドレイン間に接続される第１のスイッチングブロックは、トランスファゲートとして機能する４つのＮＭＯＳトランジスタＭ₂₁，Ｍ₂₂，Ｍ₃₁，Ｍ₃₂と、２つのキャパシタＣ₅₁，Ｃ₆₁とから構成される。同様に、ＮＭＯＳトランジスタＭ₁₂のゲート−ドレイン間に接続される第２のスイッチングブロックは、４つのＮＭＯＳトランジスタＭ₂₃，Ｍ₂₄，Ｍ₃₃，Ｍ₃₄と、２つのキャパシタＣ₅₂，Ｃ₆₂とから構成され、ＮＭＯＳトランジスタＭ₁₃のゲート−ドレイン間に接続される第３のスイッチングブロックは、４つのＮＭＯＳトランジスタＭ₂₅，Ｍ₂₆，Ｍ₃₅，Ｍ₃₆と、２つのキャパシタＣ₅₃，Ｃ₆₃とから構成され、ＮＭＯＳトランジスタＭ₁₄のゲート−ドレイン間に接続される第４のスイッチングブロックは、４つのＮＭＯＳトランジスタＭ₂₇，Ｍ₂₈，Ｍ₃₇，Ｍ₃₈と、２つのキャパシタＣ₅₄，Ｃ₆₄とから構成される。各スイッチングブロックは、同様な接続構成を有し、且つ同様に動作するため、ここでは、第１のスイッチングブロックを他のスイッチングブロックの代表として詳述する。

ＮＭＯＳトランジスタＭ₂₁のドレイン端子はＮＭＯＳトランジスタＭ₃₁のソース端子に接続される。ＮＭＯＳトランジスタＭ₂₁のソース端子は、バイアス電圧発生回路１３０によって生成されたバイアス電圧Ｖ_bの供給ラインに接続され、ＮＭＯＳトランジスタＭ₃₁のドレイン端子は、整流部のＮＭＯＳトランジスタＭ₁₁のゲート端子に接続される。ＮＭＯＳトランジスタＭ₂₂のドレイン端子はＮＭＯＳトランジスタＭ₃₂のソース端子に接続される。ＮＭＯＳトランジスタＭ₂₂のソース端子は接地され、ＮＭＯＳトランジスタＭ₃₂のドレイン端子は、ＮＭＯＳトランジスタＭ₁₁のドレイン端子に接続される。ＮＭＯＳトランジスタＭ₂₁，Ｍ₂₂の各ゲート端子は、インバータＩＮＶ₁の出力端子に接続され、ＮＭＯＳトランジスタＭ₃₁，Ｍ₃₂の各ゲート端子は、インバータＩＮＶ₂の出力端子に接続される。ＮＭＯＳトランジスタＭ₂₁，Ｍ₂₂の両ドレイン端子間にはキャパシタＣ₅₁が接続され、ＮＭＯＳトランジスタＭ₃₁，Ｍ₃₂の両ドレイン端子間にはキャパシタＣ₆₁が接続される。なお、第２整流回路１４０によって生成される直流電圧Ｖ_DDは、ＲＦＩＤタグの信号処理回路等の他の主回路の主電源として利用できるだけの大きな電流を伴う必要があるので、整流部を構成するＮＭＯＳトランジスタＭ₁₁〜Ｍ₁₄のゲート幅は比較的広く設計される。

この構成により、ＮＭＯＳトランジスタＭ₂₁，Ｍ₂₂のトランスファゲートペアとＮＭＯＳトランジスタＭ₃₁，Ｍ₃₂のトランスファゲートペアとは、クロック信号ＣＫに応じて相補的にオン／オフされ、キャパシタＣ₅₁の充電とキャパシタＣ₆₁の充電とを交互に繰り返す。具体的な定常動作は以下の通りである。

クロック信号ＣＫが論理レベル“Ｌ”を示す期間、インバータＩＮＶ₁は論理レベル“Ｈ”の信号を出力し、インバータＩＮＶ₂は、論理レベル“Ｌ”の信号を出力する。これにより、ＮＭＯＳトランジスタＭ₂₁，Ｍ₂₂はオンとなり、キャパシタＣ₅₁はその両端の電圧がバイアス電圧Ｖ_b程度になるまで充電される。一方、ＮＭＯＳトランジスタＭ₃₁，Ｍ₃₂はオフとなるので、キャパシタＣ₆₁は充電されない。続いて、クロック信号ＣＫが論理レベル“Ｈ”を示す期間では、インバータＩＮＶ₁は論理レベル“Ｌ”の信号を出力し、インバータＩＮＶ₂は、論理レベル“Ｈ”の信号を出力する。これにより、ＮＭＯＳトランジスタＭ₂₁，Ｍ₂₂はオフとなり、ＮＭＯＳトランジスタＭ₃₁，Ｍ₃₂はオンとなる。この状態において、キャパシタＣ₆₁はキャパシタＣ₅₁の放電によってその両端の電圧がバイアス電圧Ｖ_b程度になるまで充電される。すなわち、ＮＭＯＳトランジスタＭ₁₁のゲート−ドレイン間に、しきい電圧近傍の電圧が印加された状態が維持される。他のＮＭＯＳトランジスタＭ₁₂〜Ｍ₁₄もＮＭＯＳトランジスタＭ₁₁と同じ状態となる。換言すれば、第２整流回路１４０は、常に高感度整流が可能な状態に維持され、微弱な交流信号から、直流電圧Ｖ_fよりも大きな直流電圧Ｖ_DDを取り出すことができる。

なお、ＮＭＯＳトランジスタＭ₁₁〜Ｍ₁₄は、ＧＨｚ帯の高周波信号が入力されるため、寄生容量をできる限り小さくする必要があるが、バイアス電圧発生回路１３０は、バイアス電圧Ｖ_bを安定して発生するために比較的大きな容量を備えている。そこで、バイアス回路１４１を設けることにより、バイアス電圧発生回路１３０から出力されるバイアス電圧Ｖ_bが直接、ＮＭＯＳトランジスタＭ₁₁〜Ｍ₁₄のゲート−ドレイン間に印加されないようにしている。

図３は、整流回路１００の上記主要信号のタイミングチャートである。図３において、入力電波は、アンテナ１０を介して第１整流回路１１０および第１整流回路１４０に入力される交流信号であり、Ｖ_fは第１整流回路１１０から出力される直流電圧Ｖ_fであり、ＣＫはパルス発生回路１２０から出力されるクロック信号ＣＫであり、Ｖ_bはバイアス電圧発生回路１３０から出力されるバイアス電圧Ｖ_bであり、Ｖ_DDは第２整流回路１４０から出力される直流電圧Ｖ_DDである。

以下、図３を参照して、整流回路１００全体の動作について説明する。まず、タイミングｔ₁において、整流回路１００にアンテナ１０を介して初めて電波が入力されるものとする。初期状態であるため、バイアス回路１４１内のキャパシタＣ₆₁〜Ｃ₆₄は充電されておらず、ＮＭＯＳトランジスタＭ₁₁〜Ｍ₁₄のゲート−ドレイン間電位差はゼロとなっている。すなわち、第２整流回路１４０は高感度状態ではない。入力電波が十分に大きなエネルギーを有し、アンテナ１０に誘起された交流信号の実効値がＮＭＯＳトランジスタＭ₁₁〜Ｍ₁₄のしきい電圧より十分大きい場合には、キャパシタＣ₆₁〜Ｃ₆₄の充電状態に関係なく、第２整流回路１４０はその交流信号から直流電圧Ｖ_DDを生成することができる。しかしながら、入力電波が微弱であり、アンテナ１０に誘起された交流信号の実効値がＮＭＯＳトランジスタＭ₁₁〜Ｍ₁₄のしきい電圧より小さい場合には、高感度状態ではない第２整流回路１４０の入力インピーダンスは高い状態となり、その交流信号は第２整流回路１４０で反射される。一方、第１整流回路１１０はアンテナ１０と高いインピーダンス整合がとれているため、微弱な交流信号であっても直流電圧を生成することができる。図３のタイミングチャートは、高感度整流回路１００の初期状態において、このような微弱な電波が入力された場合の動作を示す。

第１整流回路１１０に微弱な交流信号が入力されると、平滑キャパシタＣ₁₁，Ｃ₁₂が充電され、直流電圧Ｖ_fはタイミングｔ₂においてパルス発生回路１２０およびバイアス電圧発生回路１３０に必要な電圧値に達する。この直流電圧Ｖ_fによってパルス発生回路１２０が駆動し、クロック信号ＣＫが出力される。

クロック信号ＣＫの１発目のパルスはタイミングｔ₃において立ち上がる。このタイミングと同時に、バイアス電圧発生回路１３０のスイッチ１３１がオンとなり、直流電圧Ｖ_fによってＮＭＯＳトランジスタＭ₂₀の充電が開始される。ＮＭＯＳトランジスタＭ₂₀の両端の電圧が目標とする電圧値に達する前に、クロック信号ＣＫの１発目のパルスが立ち下がるので、この１つのパルスだけでは、バイアス電圧Ｖ_bを目標とする電圧値まで上げることはできない。よって、このバイアス電圧Ｖ_bとクロック信号ＣＫの１発目のパルスがバイアス回路１４１に入力されるものの、第２整流回路１４０は高感度状態に達しない。

クロック信号ＣＫの数個のパルスがバイアス電圧発生回路１３０に入力された後、タイミングｔ₄において目標とする電圧値のバイアス電圧Ｖ_bがバイアス回路１４１に入力される。これにより、整流部の各ＮＭＯＳトランジスタのゲート−ドレイン間に接続されたキャパシタＣ₆₁〜Ｃ₆₄はしきい電圧近傍となるまで充電され、第２整流回路１４０は高感度状態に移行する。タイミングｔ₄以降では、この高感度状態において、第２整流回路２４０の整流部の平滑キャパシタＣ₄₁，Ｃ₄₂がさらに充電され、タイミングｔ₅において、所望の値の電源電圧Ｖ_DDが出力される。すなわち、第２整流回路１４０が、微弱な電波から直接、直流電圧Ｖ_DDを生成することができる状態となる。

なお、タイミングｔ₁〜ｔ₅の間において、第２整流回路１４０は結合キャパシタＣ₃₁，Ｃ₃₂に入力された微弱な交流信号に対してわずかながらの整流を行い、平滑キャパシタＣ₄₁，Ｃ₄₂には少しずつ電荷が蓄積されていく。よって、この電荷の蓄積もまた直流電圧Ｖ_DDとして出力される。

整流回路１００をＲＦＩＤタグにした場合、第２整流回路１４０によって生成された直流電圧Ｖ_DDは、信号処理回路等の主回路に供給され、例えば、タイミングｔ₆において、アンテナ１０に流れる電流を変調することによりリーダ／ライタ宛に通信信号を要求する信号を送信する。整流回路１００は、その通信信号を電波として受信し、その電波によって誘起された交流信号を第２整流回路１４０で整流することにより、通信情報を含んだ直流電圧Ｖ_DDを出力する。通信情報を含んだ直流電圧Ｖ_DDは、信号処理回路に入力され、適宜処理される。

以上に説明したように、実施の形態１にかかる整流回路１００によれば、バッテリ等の外部電源を設けることなく、整流部を構成するＭＯＳトランジスタのしきい電圧以下の実効値を有する微弱な交流電流をも整流して安定した大きな直流電圧を生成することができる。また、バッテリ等の外部電源を不要としたことで、回路の極小化と製造コストの低減が図られ、外部電源の容量設計も不要となる。

（実施の形態２）
実施の形態２にかかる整流回路は、バイアス電圧発生回路から出力されるバイアス電圧Ｖ_bが所定の条件を満たした際に初めて第２整流回路を動作させることにより、実施の形態１にかかる整流回路に対してさらに低消費電力化を図ったものである。

図４は、実施の形態２にかかる整流回路を示すブロック図である。図４に示す整流回路２００において、実施の形態１にかかる整流回路１００の構成回路と同じ回路については図１と同じ符号を付し、その説明を省略する。整流回路２００は、判定回路２５０が設けられた点と、第２整流回路１４０に換えて第２整流回路２４０が設けられた点とが、実施の形態１にかかる整流回路１００と異なる。

判定回路２５０は、第１整流回路１１０から出力された直流電圧Ｖ_fによって駆動され、バイアス電圧発生回路１３０から出力されたバイアス電圧Ｖ_bが所定の条件を満たした場合に、オンを示す制御信号Ｓ_dを出力する。ここで、上記所定の条件とは、例えば、バイアス電圧Ｖ_bがキャパシタＣ₆₁の両端間電圧と一致（例えば、両電圧の差が所定の値より小さくなることで、あるいはバイアス電圧Ｖ_bが所定の値Ｖ_thを超えることで、一致とみなす）することである。

第２整流回路２４０は、第２整流回路２４０と接地端子との間にスイッチ２４１を設けた点が、実施の形態１の第２整流回路１４０と異なる。第２整流回路２４０内の他の構成要素は、第２整流回路１４０と同じである。スイッチ２４１は、判定回路２５０から出力された制御信号Ｓ_dによって開閉され、具体的には、制御信号Ｓ_dがオンを示す場合にのみ、第２整流回路２４０と接地端子との間を導通させる。なお、このスイッチ２４１は、オンを示す制御信号Ｓ_dが入力されたときのみ前記第２整流回路２４０を駆動させるためのものであるため、その目的が達成されれば、他の配置でもよい。例えば、アンテナ１０と結合キャパシタＣ₃₁,Ｃ₃₂との間に設けることができる。

図５に判定回路２５０の一例を示す。判定回路２５０は、トランジスタＭ_d1，Ｍ_d21，Ｍ_d22，Ｍ_d31，Ｍ_d32，キャパシタＣ_d51，Ｃ_d61で構成されたダミーバイアス回路２５１と、トランジスタＭ_d41，Ｍ_d42，Ｍ_d43，Ｍ_d44，Ｍ_d51，Ｍ_d52，Ｍ_d53，Ｍ_d54，スイッチ２５２，定電流源Ｉ_d1で構成された比較回路２５３と、レベルシフト回路Ｌ₁で構成されている。

トランジスタＭ_d1はトランジスタＭ₁₁と、トランジスタＭ_d21はトランジスタＭ₂₁と、トランジスタＭ_d31はトランジスタＭ₃₁と、トランジスタＭ_d22はトランジスタＭ₂₂と、トランジスタＭ_d32はトランジスタＭ₃₂と、それぞれ同一形状のトランジスタである。また、キャパシタＣ_d61はキャパシタＣ₆₁と、Ｃ_d51はＣ₅₁と、それぞれ同一形状のキャパシタである。

トランジスタＭ_d21のソース端子にはバイアス電圧Ｖ_bが供給される。トランジスタＭ_d21及びＭ_d22のゲート端子にはインバータＩＮＶ₁を介してクロック信号ＣＫが供給される。トランジスタＭ_d31及びＭ_d32のゲート端子にはインバータＩＮＶ₁及びＩＮＶ₂を通してクロック信号ＣＫが供給される。

比較回路２５３のトランジスタＭ_d41のゲート端子には、トランジスタＭ_d1のゲート端子の電圧をレベルシフト回路Ｌ₁でレベルシフトした電圧が印加される。トランジスタＭ_d42のゲート端子には、Ｖ_b端子の電圧をレベルシフト回路Ｌ₁でレベルシフトした電圧が印加される。トランジスタＭ_d41とＭ_d42は差動増幅回路を形成しており、トランジスタＭ_d41及びＭ_d42のソース端子はスイッチ２５２を介して定電流源Ｉ_d1に接続される。

トランジスタＭ_d43とＭ_d51、トランジスタＭ_d44とＭ_d52はそれぞれ互いにカレントミラーの構成であり、トランジスタＭ_d41及びＭ_d42のドレイン端子からの電流出力をそれぞれトランジスタＭ_d51及びＭ_d52のドレイン端子からの電流出力に変換する。トランジスタＭ_d53とＭ_d54もまた互いにカレントミラーの構成であり、トランジスタＭ_d52のドレイン出力電流をトランジスタＭ_d53のドレイン出力電流へ変換する。トランジスタＭ_d51のドレイン端子とトランジスタＭ_d53のドレイン端子は共通となっており、この端子の電圧を示す制御信号Ｓ_dを得ることができる。

スイッチ２５２がオン状態になると、まず、キャパシタＣ_d61に電荷が蓄えられていない初期状態ではトランジスタＭ_d41のゲート電圧はトランジスタＭ_d42のゲート電圧より低く、カレントミラーのトランジスタＭ_d51はほとんど電流が流れず、トランジスタＭ_d52に多くの電流が流れる。この結果、トランジスタＭ_d53はオン状態となり制御信号Ｓdは出力されない。

キャパシタＣ_d61に電荷が蓄えられ、キャパシタＣ_d61の両端間の電圧が、供給するバイアス電圧Ｖ_bとほぼ等しくなると、トランジスタＭ_d41及びＭ_d42のゲート端子はほぼ同一の電圧値となり、カレントミラーのトランジスタＭ_d51及びＭ_d52にはほぼ等しい電流が流れる。この結果、トランジスタＭ_d51はオン状態となり、制御信号Ｓ_dが出力される。

なお、レベルシフト回路Ｌ₁等に適度なオフセットを与えておき、キャパシタＣ_d61の電圧とバイアス電圧Ｖ_bとが等しくなったときにトランジスタＭ_d41のゲート電圧がトランジスタＭ_d42よりも高くなるように設定することによって、自在に制御信号Ｓ_dの出力レベルを調整することができる。

スイッチ２５２をオフの状態にすると、比較回路２５３には電流が流れないため機能しない。またカレントミラーのトランジスタＭ_d51及びＭ_d52もオフ状態となるため電流は発生しない。従ってクロック信号ＣＫが０であるときは比較回路２５３での電流消費が無く、低消費電力の構成となる。制御信号Ｓ_dがクロック信号ＣＫによって変化することを避けるために例えばＲＳＦＦ(Reset Set Flip Flop)といったデータ保持回路を設け、クロック信号ＣＫでリセットする構成としてもよい。

図６は、整流回路２００の主要信号のタイミングチャートを示す。図６において、入力電波，Ｖ_f，ＣＫ，Ｖ_b，Ｖ_DDは、図２の説明において示したとおりであり、Ｓ_dは判定回路２５０から出力される制御信号Ｓ_dである。

以下、図６を参照して、整流回路２００全体の動作について説明する。まず、タイミングｔ₁において、整流回路２００に初めてアンテナ１０を介して電波が入力されるものとする。この初期状態については、実施の形態１に説明したとおりである。

第１整流回路１１０に微弱な交流信号が入力されると、平滑キャパシタＣ₁₁，Ｃ₁₂が充電され、直流電圧Ｖ_fはタイミングｔ₂においてパルス発生回路１２０およびバイアス電圧発生回路１３０に必要な電圧値に達する。この直流電圧Ｖ_fによってパルス発生回路１２０が駆動し、クロック信号ＣＫが出力される。また、直流電圧Ｖ_fによって、判定回路２５０もまた駆動され、バイアス電圧Ｖ_bの監視が開始される。

クロック信号ＣＫの１発目のパルスはタイミングｔ₃において立ち上がる。このタイミングと同時に、バイアス電圧発生回路１３０のスイッチ１３１がオンとなり、直流電圧Ｖ_fが入力される電流源Ｉ₁が、ＮＭＯＳトランジスタＭ₂₀のドレイン端子への電流供給を開始する。クロック信号ＣＫの数個のパルスがバイアス電圧発生回路１３０に入力された後、タイミングｔ₄において、判定回路２５０により、バイアス電圧Ｖ_bがキャパシタＣ₆₁の両端間電圧と一致したと判定され、オンを示す制御信号Ｓ_dが出力される。これに伴い、第２整流回路２４０のスイッチ２４１が閉状態となり、第２整流回路２４０は接地端子に接続される。すなわち、第２整流回路２４０が駆動される。ここで、バイアス電圧Ｖ_bは所望のしきい電圧近傍まで達しているため、第２整流回路２４０は高感度状態にある。よって、タイミングｔ₄以降において、第２整流回路２４０の整流部の平滑キャパシタＣ₄₁，Ｃ₄₂は急速に充電され、タイミングｔ₅において、所望の値の電源電圧Ｖ_DDが出力される。すなわち、第２整流回路１４０によって微弱な電波から直接、直流電圧Ｖ_DDを生成することができる状態となる。

タイミングｔ₆を含み、所望の直流電圧Ｖ_DDを得た後の動作は実施の形態１に説明したとおりである。

以上に説明したように、実施の形態２にかかる整流回路２００によれば、実施の形態１にかかる整流回路１００の効果を享受できることに加え、バイアス電圧Ｖ_bが所望の値に達するまでの間、整流回路２００に入力された交流電流が第２整流回路２４０へと分配されなくなるため、その分、第１整流回路１００が効率的に整流することができ、第２整流回路２４０が高感度状態へ移行するまでの時間を短縮化できる。

なお、上述した実施の形態１および２では、ＭＯＳトランジスタとしてＮ型のものを例示したが、それに換えてＰ型を用いても良い。さらに、ＭＯＳトランジスタのソース端子とドレイン端子はチャネルを挟んだ２つの電極を識別するための呼称にすぎず、両者が入れ替わっても良い。

また、第１整流回路１１０および第２整流回路１４０，２４０の各整流部は、４つのＭＯＳトランジスタの縦続接続により構成するとしたが、２つであってもよいし、４つより多くてもよくＭＯＳトランジスタの個数に制限はない。

（実施の形態３）
実施の形態３は、実施の形態１または２にかかる整流回路を用いて構成された無線通信装置にかかる。ここでは、無線通信装置としてＲＦＩＤタグを例に挙げる。図７は、実施の形態１にかかる整流回路１００を搭載したＲＦＩＤタグのブロック図である。図７において、図１と共通する回路および要素には同一の符号を付し、それらの説明を省略する。

図７に示すＲＦＩＤタグは、整流回路１００の構成（第１整流回路１１０，パルス発生回路１２０，バイアス電圧発生回路１３０，第２整流回路１４０）に加え、それに外部負荷として接続されるアンテナ１０、信号処理回路１５０、メモリ１６０、送信回路１７０を備える。信号処理回路１５０、メモリ１６０、送信回路１７０には、電源電圧として、第２整流回路１４０によって生成された直流電圧Ｖ_DDが供給される。また、この直流電圧Ｖ_DDは、リーダ／ライタとの間で交換される通信情報を含むため、信号処理回路１５０において通信信号としても処理される。送信回路１７０は、アンテナ１０の両端に接続される。

アンテナ１０は、リーダ／ライタ（図示せず）によって与えられる磁束変化に応じて、そのアンテナ線に交流電流を誘起する。この交流電流は、第１整流回路１１０と第２整流回路１４０に分配される。分配後の信号の処理については、実施の形態１で説明したとおりであり、アンテナ１０に誘起された０．７Ｖ未満の実効値を有する微弱な交流電流をも整流して、信号処理回路１５０、メモリ１６０、送信装置１７０の電源電圧となる直流電圧Ｖ_DDを生成することができる。また、その微弱な交流信号に含まれる通信情報も信号処理回路１５０によって復調することができる。

信号処理回路１５０は、復調した通信信号に基づき、メモリ１６０に格納されたデータ（代表的なものとしてはタグ識別情報）の取り出しやメモリ１６０へのデータの書き込みを行なう。メモリ１６０から取り出されたデータは、信号処理回路１５０と送信回路１７０によってリーダ／ライタに送信される。送信回路１７０は、具体的には、アンテナ１０に流れる電流を変調させることにより反磁界を発生させる。この反磁界は、リーダ／ライタのアンテナを流れる電流を微小に変化させ、この微小な変化が、リーダ／ライタによって検出されてデータ信号として認識される。

図８は、本実施の形態にかかるＲＦＩＤタグとリーダ／ライタの模式図である。ＲＦＩＤタグ４００は、図７に示したＲＦＩＤタグに相当し、フィルム状基板の上に設けられたアンテナ４１０（図７のアンテナ１０に相当する）とその上に直接接続されたＲＦＩＤチップからなる。このＲＦＩＤチップに、上記した整流回路１００、信号処理回路１５０、メモリ１６０、送信回路１７０などの各種回路が集積される。リーダ／ライタ３００は、無線通信回路、信号処理回路、アンテナ３１０を備え、アンテナ３１０を介して無線信号を送信する。また、ＲＦＩＤタグ４００のアンテナ４１０に生じた反磁界を検出することで無線信号を受信する。

リーダ／ライタ３００からＲＦＩＤタグ４００に到達する無線信号の電力は、両者間の距離の２乗に反比例する。このため、従来のＲＦＩＤタグでは、リーダ／ライタとの間の距離が数ｍ程度でも通信ができなくなるという問題があった。しかしながら、実施の形態１または２にかかる整流回路によってこの通信距離を延ばすことが可能となる。

図９は、リーダ／ライタとＲＦＩＤタグの間の通信距離と整流回路で発生する電圧との関係を示した実験結果である。グラフ中、破線Ｑ₀は従来のＲＦＩＤタグの実験結果であり、実線Ｑ₁は実施の形態１にかかる整流回路１００を実装したＲＦＩＤタグの実験結果であり、鎖線Ｑ₂は実施の形態２にかかる整流回路２００を実装したＲＦＩＤタグの実験結果である。

図９を見てわかるように、通信距離が近い場合、本発明にかかる整流回路も従来の整流回路も同等な電圧を発生するが、通信距離が長くなるとそれらの発生電圧に差が生じてくる。発生電圧がある値以下になるとＲＦＩＤタグの信号処理回路は動作できなくなる。この値を回路動作電圧として図９に点線で示す。従来のＲＦＩＤタグ内で発生する電圧がこの回路動作電圧と交差する通信距離を１とすると、整流回路１００を実装したＲＦＩＤタグが回路動作電圧を発生することのできる通信距離はその３倍となる。また、整流回路２００を実装したＲＦＩＤタグが回路動作電圧を発生することのできる通信距離は従来の３．５倍となる。これらの結果から、実施の形態１および２にかかる整流回路がＲＦＩＤタグとリーダ／ライタとの間の通信距離を飛躍的に上昇させることがわかる。また、実施の形態２にかかる整流回路２００が、実施の形態１にかかる整流回路１００よりも通信距離を延ばすことが確認される。これは、実施の形態２にかかる整流回路２００の方が、アンテナ１０に誘起された交流電流を高効率で第１整流回路１１０に供給させることが可能となったためであり、換言すれば、整流回路２００は整流回路１００と比較して、より微小な交流電流をも整流することができる。

以上に説明したように、実施の形態３にかかるＲＦＩＤタグによれば、実施の形態１または２にかかる整流回路を実装しているので、上述したそれら整流回路の効果を享受することができ、結果的に、リーダ／ライタとの間での長距離通信が可能となる。

以上、本発明を詳述したが、本発明は、上述したような特定の実施形態に限定されるものではなく、さらなる効果や変形例は、当業者によって容易に導き出すことができる。すなわち、本発明にかかる実施の形態は、添付の特許請求の範囲およびその均等物にかかる発明の要旨を逸脱しない範囲で様々な変更が可能である。

以上のように、本発明にかかる整流回路は、微小信号の整流に有用であり、特に、ＲＦＩＤタグに搭載される整流回路として適している。

実施の形態１にかかる整流回路を示すブロック図である。 バイアス回路の一例を示す図である。 実施の形態１にかかる整流回路の主要信号のタイミングチャートである。 実施の形態２にかかる整流回路を示すブロック図である。 実施の形態２にかかる判定回路を示すブロック図である。 実施の形態２にかかる整流回路の主要信号のタイミングチャートである。 実施の形態３にかかる無線通信装置（ＲＦＩＤタグ）のブロック図である。 ＲＦＩＤタグとリーダ／ライタの模式図である。 リーダ／ライタとＲＦＩＤタグの間の通信距離と整流回路で発生する電圧との関係を示した実験結果を示す図である。

符号の説明

１０，３１０，４１０ アンテナ
１００，２００ 整流回路
１１０ 第１整流回路
１２０ パルス発生回路
１２１ 発振器
１２２ パルス幅調整回路
１３０ バイアス電圧発生回路
１３１，２４１ スイッチ
１４０，２４０ 第２整流回路
１４１ バイアス回路
１５０ 信号処理回路
１６０ メモリ
１７０ 送信回路
２５０ 判定回路
３００ リーダ／ライタ
４００ ＲＦＩＤタグ

Claims (7)

1. 交流信号が入力される入力端子と、
   前記交流信号から第１直流電圧を生成する第１整流回路と、
   前記第１直流電圧からバイアス電圧を生成するバイアス電圧発生回路と、
   前記バイアス電圧が印加され、前記交流信号から第２直流電圧を生成する第２整流回路と、を備え
   前記第２整流回路は、ゲート端子に前記バイアス電圧が印加されドレイン端子に前記交流信号が入力されるＭＯＳトランジスタを有することを特徴とする整流回路。
2. 前記第１直流電圧により駆動し、所定のパルス信号を生成するパルス発生回路をさらに備え、
   前記第２整流回路は、前記ＭＯＳトランジスタのゲート端子とドレイン端子との間に接続されるキャパシタを有し、該キャパシタに前記パルス信号に応じて前記バイアス電圧を間欠的に印加することを特徴とする請求項１に記載の整流回路。
3. 前記第１直流電圧により駆動し、所定のパルス信号を生成するパルス発生回路をさらに備え、
   前記バイアス電圧発生回路は、ゲート端子とドレイン端子とを短絡したＭＯＳトランジスタと、前記第１直流電圧から直流電流を生成する電流源と、を有し、前記ドレイン端子に前記パルス信号に応じて間欠的に前記直流電流を供給し、該ＭＯＳトランジスタのソース端子と前記ドレイン端子との間の電圧を前記バイアス電圧として出力することを特徴とする請求項１に記載の整流回路。
4. 前記第１直流電圧により駆動し、所定のパルス信号を生成するパルス発生回路をさらに備え、
   前記第２整流回路は、ゲート端子に前記バイアス電圧が印加されドレイン端子に前記交流信号が入力される第１のＭＯＳトランジスタを有し、
   前記バイアス電圧発生回路は、前記第１のＭＯＳトランジスタと同じデザインであり、ゲート端子とドレイン端子とを短絡した第２のＭＯＳトランジスタを有することを特徴とする請求項１に記載の整流回路。
5. 前記バイアス電圧が前記キャパシタの両端間電圧と一致した場合にオン信号を出力する判定回路をさらに備え、
   前記第２整流回路は、前記オン信号が入力されたときのみ該第２整流回路を駆動させるスイッチを有することを特徴とする請求項２に記載の整流回路。
6. 前記第１整流回路は、前記第２整流回路の前記ＭＯＳトランジスタよりもしきい電圧が低く且つ前記交流信号を整流するＭＯＳトランジスタを有することを特徴とする請求項２に記載の整流回路。
7. 請求項１に記載の整流回路と、
   前記入力端子に接続されたアンテナと、
   前記第２直流電圧が電源電圧として供給されるとともに該第２直流電圧から通信信号を復調する信号処理回路と、
   を備えることを特徴とする無線通信装置。

Images