WO2006038314A1 - 信号抽出回路および非接触icカード - Google Patents

信号抽出回路および非接触icカード Download PDF

Info

Publication number
WO2006038314A1
WO2006038314A1 PCT/JP2005/002406 JP2005002406W WO2006038314A1 WO 2006038314 A1 WO2006038314 A1 WO 2006038314A1 JP 2005002406 W JP2005002406 W JP 2005002406W WO 2006038314 A1 WO2006038314 A1 WO 2006038314A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
signal
rectifier circuit
rectifier
current
Prior art date
Application number
PCT/JP2005/002406
Other languages
English (en)
French (fr)
Inventor
Daisuke Yamazaki
Kunihiko Gotoh
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Publication of WO2006038314A1 publication Critical patent/WO2006038314A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B5/00Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/48Transceivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs

Definitions

  • the present invention relates to a signal extraction circuit and a non-contact IC card, and more particularly to a non-contact IC card that rectifies a high-frequency signal to be radiated to obtain a power supply and extracts signal data from the high-frequency signal to perform data processing.
  • the present invention relates to a signal extraction circuit and a non-contact IC card including the signal extraction circuit.
  • a non-contact data carrier such as a non-contact IC card (hereinafter sometimes simply referred to as an IC card) or a non-contact ID chip that does not have its own power source such as a battery
  • the reader Z writer mounting power is also low.
  • the radio wave energy that is irradiated for access also obtains electric power and at the same time performs data communication using that electric wave.
  • FIG. 13 is a block diagram showing the configuration of a general IC card.
  • the IC card includes an antenna unit 11, a rectifier circuit 12, a charging capacity Ca, a shunt regulator 13, a signal extraction circuit 14, a demodulation circuit 15, a digital signal processing unit 16, and a modulation circuit 17.
  • the signal received by the antenna unit 11 is rectified by the rectifier circuit 12 and then charged to the charging capacity Ca to serve as a power source for the digital signal processing unit 16.
  • the shunt regulator 13 controls the amount of short-circuit current in order to keep the generated power supply voltage constant.
  • the received signal superimposed on the power supply signal is extracted by the signal extraction circuit 14 and demodulated into a digital signal by the demodulation circuit 15. This digital signal is processed by the digital signal processing unit 16.
  • the modulation circuit 17 modulates the impedance of the antenna unit 11 according to the transmission signal sent from the digital signal processing unit 16.
  • FIG. 14 is a diagram showing an example of a circuit configuration of an antenna unit, a rectifier circuit, and a signal extraction circuit of a conventional IC card.
  • the antenna unit 1 la has amplitude-modulated modulation such as ASK (Amplitude Shift Keying) modulation. Harmonics are input to generate an antenna induced voltage VA, and an input voltage VB of the rectifier circuit 12a is generated by the resistance Ra of the antenna unit 11a.
  • the rectifier circuit 12a shown in the figure is a full-wave rectifier circuit composed of diodes Dl and D2, and generates a power supply voltage VD D1 in the charge capacities Cal and Ca2.
  • VSS is a ground voltage.
  • the input voltage VB is similarly generated in the signal extraction circuit 14a.
  • the input signal is rectified by a rectifier circuit including diodes D3 and D4 and capacitors Cl and C2, and a voltage signal VDD2 that is an input signal of the demodulation circuit 15 is generated.
  • the demodulation circuit 15 generates a digital signal value according to the signal level of the voltage signal VDD2.
  • Each of the 1S rectifier circuits has the function of rectifying the voltage induced in the antenna to serve as a power source, and the function of rectifying and extracting the signal data to the demodulation circuit.
  • Patent Document 1 US Patent No. 6323728 (Fig. 1)
  • the conventional IC card has a problem that signal extraction becomes difficult when trying to secure a stable power supply voltage!
  • the signal is different depending on the difference between the antenna induced voltage VA1 when the signal data force is '0' and the antenna induced voltage VA2 when the signal data force is '1'. Perform extraction.
  • the resistance of the antenna unit 11a is Ra
  • the input voltage of the rectifier circuit is VB1 when the signal data is "0”
  • the input voltage of the rectifier circuit is VB2 when the signal data power is
  • the power supply voltage after rectification is If VDD1, the input voltage of the demodulated circuit after rectification is VDD2, the threshold voltage of the rectifier is Vth, and the on-resistance of the rectifier is Ron,
  • the input voltage VB1 of signal data "0" is
  • VB2 VA2- (VA2-VDDl / 2-Vth) XRa / (Ra + Ron)
  • VB 1-VB2 (VA1-VA2)-(VA1-VA2) XRa / (Ra + Ron)
  • AVA is the voltage difference between VB1 and VB2.
  • VDD2 (VB 1-Vth)-(VB2— Vth)
  • the voltage difference for the demodulator circuit to distinguish between the signal data “0” and “1” is the product of the voltage induced in the antenna and a coefficient that greatly depends only on the on-resistance of the rectifier element. Therefore, when a rectifier with a small on-resistance Ron is selected, there is a problem that the amplitude difference becomes so small that the signal level cannot be detected at the input end of the demodulation circuit. On the other hand, in order to efficiently secure the power supply, it is necessary to reduce the on-resistance of the rectifying element. If the on-resistance of the rectifying element is increased for signal detection, it is difficult to secure a stable power supply.
  • FIG. 15 is a waveform diagram showing an example of a conventional power supply voltage signal and an extraction signal of a signal extraction circuit.
  • the example shown in the figure is an example when the power supply voltage is stably secured. In this case, since the power supply voltage is in a stable state, that is, the fluctuation of the voltage value is small, the change of the extracted signal extracted from this voltage signal is also small. It becomes difficult to reliably determine 1 ".
  • the present invention has been made in view of the above points, and a signal extraction circuit that satisfies both functions of obtaining a stable power supply voltage and accurate demodulation, and a non-existing device including the signal extraction circuit.
  • the purpose is to provide contact IC cards.
  • the present invention provides a signal extraction circuit for a non-contact IC card as shown in FIG.
  • the non-contact IC card receives a high-frequency signal to be irradiated by the antenna unit 11, rectifies the high-frequency signal received by the rectifier circuit 12, and obtains a power source.
  • a signal superimposed on the high-frequency signal in the demodulator circuit 15 Demodulate data and process data.
  • the signal extraction circuit 1 is connected between the rectifier circuit 12 and the demodulation circuit 15, detects a current that changes according to the signal data superimposed on the high-frequency signal flowing through the rectifier circuit 12, and extracts the signal according to the current value. Is output to the demodulation circuit 15.
  • the signal extraction circuit 1 is provided in a path different from a path through which the power signal generated by the rectifier circuit 12 is transmitted, and is provided in a path between the rectifier circuit 12 and the demodulation circuit 15.
  • the current flowing through the rectifier circuit 12 is detected, and an extraction signal corresponding to the current value is output to the demodulation circuit 15.
  • the current flowing changes in accordance with the signal data superimposed on the high-frequency signal received by the antenna unit 11, so that the signal data in the demodulation circuit 15 is extracted by extracting this current value in the signal extraction circuit 1. Extraction can be ensured.
  • a non-contact IC card that obtains a power source by rectifying an irradiated high-frequency signal, and extracts signal data superimposed on the high-frequency signal to perform data processing.
  • the antenna for inputting the high-frequency signal, a rectifier circuit for rectifying the high-frequency signal received by the antenna to extract a power signal component, and a voltage so that the voltage of the power source generated by the rectifier circuit is constant.
  • a voltage control circuit that performs control, a signal extraction circuit that detects an electric current flowing through the rectifier circuit that changes according to signal data superimposed on the high-frequency signal, and generates an extraction signal according to a current value;
  • a non-contact IC card comprising: a demodulation circuit that demodulates the extracted signal extracted by a signal extraction circuit into the signal data.
  • an antenna receives a high-frequency signal on which predetermined signal data irradiated from the outside is superimposed.
  • the high frequency signal received by the antenna is rectified by a rectifier circuit to extract a power signal component and supplied as a power voltage.
  • the voltage control circuit performs voltage control to keep the power supply voltage generated by the rectifier circuit constant, and consumes a short-circuit current.
  • the signal extraction circuit detects a current flowing through the rectifier circuit and generates an extraction signal corresponding to the current value.
  • the current flowing through the rectifier circuit changes according to the signal data superimposed on the high-frequency signal, and the signal data can be extracted by detecting the current change.
  • the demodulation circuit demodulates the signal data superimposed on the basis of the extraction signal corresponding to the current flowing through the rectifier circuit generated by the signal extraction circuit.
  • the signal is obtained by detecting the change in the current flowing through the rectifier circuit that takes out the high-frequency energy power and generates a DC power supply. Extract data.
  • signal data can be reliably extracted without depending on the on-resistance of the rectifier element.
  • the signal extraction circuit is provided in a path different from the path through which the power signal is transmitted, the rectification efficiency is not lowered.
  • FIG. 1 is a conceptual diagram of an invention applied to an embodiment.
  • FIG. 2 is a circuit diagram showing a circuit configuration example in which the current monitor circuit according to the first embodiment of the present invention is arranged.
  • FIG. 3 is a waveform diagram showing an example of a signal extraction result by an input signal and a current monitor circuit.
  • FIG. 4 is a circuit diagram showing a circuit configuration example of a current monitor circuit according to a second embodiment.
  • FIG. 5 is a circuit diagram showing a circuit configuration example of a current monitor circuit according to a third embodiment.
  • FIG. 6 is a circuit diagram showing a circuit configuration example of a current monitor circuit according to a fourth embodiment.
  • FIG. 7 is a block diagram showing a first application example of the current monitor circuit according to the present embodiment.
  • FIG. 8 is a block diagram showing a second application example of the current monitor circuit according to the present embodiment.
  • FIG. 9 is a block diagram showing a third application example of the current monitor circuit according to the present embodiment.
  • FIG. 10 is a block diagram showing a fourth application example of the current monitor circuit according to the present embodiment.
  • FIG. 11 is a block diagram showing a fifth application example of the current monitor circuit according to the present embodiment.
  • FIG. 12 is a circuit diagram showing a configuration of a rectifier circuit and a current monitor circuit of a fifth application example.
  • FIG. 13 is a block diagram showing a configuration of a general IC card.
  • FIG. 14 is a diagram showing an example of the circuit configuration of a conventional IC card antenna section, rectifier circuit, and signal extraction circuit.
  • FIG. 15 is a waveform diagram showing an example of a conventional power supply voltage signal and an extraction signal of a signal extraction circuit.
  • FIG. 1 is a conceptual diagram of the invention applied to the embodiment.
  • the IC card according to the present invention obtains a DC power source from an irradiated high-frequency signal and extracts the same high-frequency signal force signal data, so that the antenna unit 11, the rectifier circuit 12, the charging capacity Ca, the Chantregi It has a ulator 13, a demodulator circuit 15, and a signal extraction circuit (current monitor) 1.
  • the antenna unit 11 receives a high-frequency signal on which predetermined signal data is superimposed, and generates an antenna induced voltage VA.
  • the high-frequency signal is generated by, for example, an IC card reader / writer device, and subjected to amplitude modulation such as ASK modulation according to the signal data.
  • the input voltage VB is generated in the rectifier circuit 12 by a predetermined resistance Ra of the antenna unit 11.
  • the rectifier circuit 12 is a circuit that rectifies a high-frequency signal received by the antenna unit 11 and extracts a power signal component.
  • the rectifier circuit input voltage VB generated by the antenna unit 11 is VB. Generates power supply voltage VDD1 after rectification.
  • As the rectifier circuit a plurality of circuit configurations including diodes are known. In the embodiment, an arbitrary circuit configuration is appropriately selected, and the circuit configuration of the rectifier circuit 12 is not particularly limited.
  • the shunt regulator 13 is a voltage control circuit that constantly monitors the voltage so as to keep the power supply voltage VDD1 rectified as a power supply by the rectifier circuit 12 and controls the short-circuit current. Do. In other words, when the voltage is high, control is performed so as to maintain a constant voltage by increasing the short-circuit current. This is mainly for stabilizing fluctuations in the power supply voltage due to the distance from the reader / writer device, but at the same time, it works to stabilize the voltage even when the signal data is amplitude-modulated on the carrier wave and the amplitude fluctuates. To do.
  • the demodulation circuit 15 demodulates the signal data based on the extracted signal input from the signal extraction circuit (current monitor) 1.
  • the signal extraction circuit (current monitor) 1 detects the current flowing through the rectifier circuit 12, generates an extraction signal corresponding to the current value, and outputs it to the demodulation circuit 15.
  • the rectifier circuit 12 rectifies the received high-frequency signal.
  • the high-frequency signal is amplitude-modulated according to the signal data, and the rectified current fluctuates accordingly.
  • the signal extraction circuit (current monitor) 1 generates an extraction signal for demodulating the signal data by detecting the current value of the current flowing through the rectifier circuit 12.
  • a short-circuit current is consumed by the shunt regulator 13 to suppress fluctuations in the power supply voltage after rectification, it corresponds to the signal data “0” and “1” superimposed on the received high-frequency signal.
  • the shunt regulator 13 controls the short-circuit current according to the amplitude that changes. For this reason, even when the power supply voltage is kept constant, the current flowing through the rectifier circuit 12 changes according to the signal data. That is, signal data can be extracted by detecting a change in the current flowing through the rectifier circuit 12.
  • a signal extraction circuit (hereinafter referred to as a current monitor circuit) according to an embodiment applied to the above-described IC card or the like will be specifically described with reference to the drawings.
  • FIG. 2 is a circuit diagram showing a circuit configuration example in which the current monitor circuit according to the first embodiment of the present invention is arranged. The same parts as those in FIG.
  • the current monitor circuit 101 of the first embodiment rectifies the output signal of the antenna unit 11.
  • the rectifier circuit 121 is connected.
  • the rectifier circuit 121 includes a PMOS (Metal Oxide Semiconductor) field effect transistor (hereinafter, referred to as PMOS) PM1.
  • PMOS Metal Oxide Semiconductor field effect transistor
  • the drain terminal is connected to the connection point with the antenna unit 11
  • the source terminal is connected to the charging capacitor Ca and the next-stage shunt regulator 13 (not shown), and the gate terminal and the source terminal are connected to each other.
  • the PMOS (PMl) performs rectification by causing a current to flow between the drain and the source when the voltage applied to the drain terminal exceeds the voltage of the source terminal according to the change of the input voltage VB.
  • the PMOS (PM2) constituting the current monitor circuit 101 has a drain terminal connected to the connection point between the rectifier circuit 121 and the antenna unit 11, a source terminal connected to the ground terminal, and a gate terminal serving as a rectifier PMOS (PMl) is connected in common.
  • PMOS current monitoring PMOS
  • PM1 a drain current according to the current flowing through the PMOS (PM1) flows. That is, if the drain current of PMOS (PM2) is extracted, an extracted current signal corresponding to the current value of PMOS (PMl) can be generated.
  • the extracted current signal may be converted into a voltage signal and then output to the recovery circuit! ,.
  • a high-frequency signal amplitude-modulated according to signal data "0" and “1” is received from the antenna unit 11, and the antenna induced voltage VA1 when the signal data is “0” or the antenna when the signal data is “1”
  • the input voltage VB 1 or VB2 corresponding to the induced voltage VA2 is input to the rectifier circuit 121.
  • the rectifier circuit 121 extracts the power signal component from the input signal force and generates the power voltage VDD 1.
  • the shunt regulator 13 The voltage VDD1 is monitored and the short-circuit current is controlled so that the power supply voltage VDD1 is constant, that is, the output voltage of the rectifier circuit 121 that changes according to the input voltage VB1 of the rectifier circuit 121 or the input voltage VB2 is shortened.
  • FIG. 3 is a waveform diagram showing an example of the signal extraction result by the input signal and the current monitor circuit.
  • A is an input signal to the current monitor circuit
  • B is a waveform diagram of the extracted current signal generated by the current monitor circuit.
  • the vertical direction represents the output signal of the rectifier circuit 12, that is, the voltage value of the input signal to the signal extraction circuit (current monitor) 1, and the horizontal direction represents the time axis.
  • the white line represents the power supply voltage VDD1.
  • the vertical direction indicates the current value of the extracted current signal, and the horizontal direction indicates the time axis.
  • Fig. (A) The input voltage value that is the output of the rectifier circuit 12 is a force that changes minutely according to signal data "0" and "1" so that the force is also reduced. Therefore, the power supply voltage VD D1 is kept almost constant. That is, control is performed such that when the voltage is increased by the shunt regulator 13, the short-circuit current is increased, and when the voltage is decreased, the short-circuit current is decreased. Therefore, the extracted current signal extracted according to the current flowing through the rectifier circuit 12 increases as the voltage increases and decreases as the voltage decreases, as shown in FIG. .
  • the demodulation circuit 15 that has received such an extracted signal can easily extract the superimposed signal data based on the extracted current signal. Note that the demodulating circuit 15 can extract signal data using a voltage signal corresponding to the extracted current signal.
  • the signal extraction circuit (current monitor) 1 detects a current flowing through the rectifying element that constitutes the rectifying circuit 12, so that the signal does not depend on the on-resistance of the rectifying element. Data can be extracted.
  • FIG. 4 is a circuit diagram showing a circuit configuration example of the current monitor circuit according to the second embodiment.
  • the current monitor circuit 102 rectifies the input voltage VB generated by the antenna unit in response to the antenna-induced voltage, and includes a rectifier circuit 122 including a diode D5 that extracts a power supply signal component. Monitor the current flowing through The current monitor circuit 102 is composed of a PMOS (PM3) connected to the diode D5 constituting the rectifier circuit 122, and the drain terminal of the PMOS (PM3) is connected to the connection point between the anode terminal of the diode D5 and the antenna unit 11, The gate terminal is connected to the force sword terminal of diode D5.
  • PMOS PMOS
  • FIG. 5 is a circuit diagram showing a circuit configuration example of the current monitor circuit according to the third embodiment.
  • the rectifier circuit 122 is common to FIG. 4, and FIG. 5 is a circuit configuration example in which the PMOS of the current monitor circuit shown in FIG. 4 is replaced with an NMOS field effect transistor (hereinafter referred to as NMOS).
  • NMOS NMOS field effect transistor
  • the NMOS (NMl) constituting the current monitor circuit 103 has a source terminal connected to the power sword terminal of the diode D5 and a gate terminal connected to the anode terminal of the diode D5.
  • the NMOS (NM1) of the current monitor circuit 103 is also turned on, and the current flowing to the rectifier circuit 122 is Generate a drain current.
  • FIG. 6 is a circuit diagram illustrating a circuit configuration example of the current monitor circuit according to the fourth embodiment.
  • FIG. 6 is a configuration diagram in the case where the rectifier circuit 123 shown in FIG. 5 is replaced with a rectifier circuit 123 composed of NMOS (NM2).
  • NMOS NMOS
  • the NMOS (NM2) constituting the rectifier circuit 123 when the source terminal and the gate terminal are connected to the connection point between the antenna part and the input voltage VB from the antenna part exceeds the voltage applied to the drain terminal, , Operates as a rectifying element for passing current.
  • the NMOS (NMl) of the current monitor circuit 103 has a source terminal connected to the drain terminal of the NMOS (NM2) and a gate terminal connected in common to the gate terminal of the NMOS (NM2).
  • the NMOS (NMl) of the current monitor circuit 103 is also turned on, and the drain current corresponding to the current flowing through the rectifier circuit 123 Is generated.
  • the current monitor circuits 101, 102, and 103 do not have a rectifier element, but monitor the current flowing through the rectifier circuits 121, 122, and 123 that are formed of power supply rectifier elements, and the rectifier circuit 1
  • An extraction signal corresponding to the value of the current flowing through 21, 122, 123 is generated and output to the demodulation circuit.
  • the signal data superimposed on the power supply signal is adjusted by changing the amplitude according to “0” and “1”.
  • a change in the current flowing through the flow circuit is detected and output as an extraction signal to the demodulation circuit. Therefore, the extracted signal can be extracted without depending on the on-resistance of the rectifying element, and both functions of obtaining a stable power supply voltage and reliable demodulation can be satisfied.
  • the current monitor circuit of the embodiment is applied to several rectifier circuits.
  • the current monitor circuit described below is appropriately configured by circuits such as the current monitor circuits 101, 102, and 103 described above in accordance with the rectifying elements constituting the rectifier circuit.
  • FIG. 7 is a block diagram showing a first application example of the current monitor circuit according to the present embodiment.
  • the first application example is an example applied to a full-wave rectifier circuit as shown in FIG.
  • the first rectifier circuit 12a that rectifies one of the positive and negative AC waveforms output from the antenna unit 11 and the second rectifier circuit 12b that rectifies the other waveform.
  • a current monitor circuit is added to each wave rectification circuit.
  • a current motor circuit la is connected to the rectifier circuit 12a, and a current monitor circuit lb is connected to the rectifier circuit 12b.
  • the outputs of the current monitor circuits la and lb are connected to a demodulation circuit 15 (not shown).
  • the current monitor circuit la monitors the current flowing through the rectifier circuit 12a and generates an extracted current signal corresponding to the magnitude thereof.
  • the current monitor circuit lb monitors the current flowing through the rectifier circuit 12b and generates an extracted current signal corresponding to the magnitude.
  • the generated extracted current signal is output to the demodulation circuit 15.
  • FIG. 8 is a block diagram showing a second application example of the current monitor circuit according to the present embodiment.
  • the second application example is an example applied to a bridge rectifier circuit, and constitutes a bridge rectifier circuit.
  • Each of the rectifier circuits 12c, 12d, 12e, and 12f has a current monitor circuit lc, ld, le, and If attached thereto.
  • the current monitor circuit lc is connected to the rectifier circuit 12c
  • the current monitor circuit ld is connected to the rectifier circuit 12d
  • the current monitor circuit le is connected to the rectifier circuit 12e
  • the current monitor circuit If is connected to the rectifier circuit 12f.
  • the current monitor circuit lc is the current flowing through the rectifier circuit 12c
  • the current monitor circuit Id is the current flowing through the rectifier circuit 12d
  • the current monitor circuit le is the current flowing through the rectifier circuit 12e
  • the current monitor circuit The path If extracts the current flowing through the rectifier circuit 12f, and outputs the extracted current signal to the demodulator circuit 15.
  • FIG. 9 is a block diagram showing a third application example of the current monitor circuit of the present embodiment.
  • the third application example is an example applied to a rectifier circuit arranged in parallel, and has a capacitance C3
  • the current monitor circuits lh and lg are added to the rectifier circuits 12g and 12h configured in parallel.
  • the current monitor circuit lg is connected to the rectifier circuit 12g
  • the current monitor circuit lh is connected to the rectifier circuit 12h.
  • FIG. 10 is a block diagram showing a fourth application example of the current monitor circuit according to the present embodiment.
  • the fourth application example is an example in which the current monitor circuit is applied to a configuration in which the rectifier circuits arranged in parallel in the third application example shown in FIG. 9 are arranged in two stages.
  • the rectifier circuit arranged in parallel shown in FIG. 9 has two stages. The first stage is composed of a capacitor C4 and rectifier circuits 12i, 13 ⁇ 4, and the second stage is composed of a capacitor C5 and rectifier circuits 12k, 121.
  • the current monitor circuit li is connected to the rectifier circuit 12i
  • the current monitor circuit lj is connected to the rectifier circuit 12j
  • the current monitor circuit lk is connected to the rectifier circuit 12k
  • the current monitor circuit 11 is connected to the rectifier circuit 121.
  • the current monitor circuit li is a current flowing through the rectifier circuit 12i
  • the current monitor circuit lj is a current flowing through the rectifier circuit 12j
  • a current monitor circuit lk is a current flowing through the rectifier circuit 12k
  • the current monitor circuit 11 is connected to the rectifier circuit 121.
  • Each flowing current is extracted, and each extracted current signal is output to the demodulation circuit 15.
  • FIG. 11 is a block diagram showing a fifth application example of the current monitor circuit of the present embodiment.
  • the fifth application example is a full-wave rectifier circuit of the first application example shown in FIG. This is an example in which a current monitor circuit is applied to the configuration when the two are parallel.
  • Fig. 11 shows a circuit configuration in which the rectifier circuits of the full-wave rectifier circuit shown in Fig. 7 are arranged in parallel.
  • the rectifier circuit is composed of a capacitor C6 and rectifier circuits 12m and 12 ⁇ , and the other rectifier circuit is composed of a capacitor C7 and rectifier circuits 12o and 12p.
  • the current monitor circuit lm is connected to the rectifier circuit 12m
  • the current monitor circuit ln is connected to the rectifier circuit 12 ⁇
  • the current monitor circuit lo is connected to the rectifier circuit 12 ⁇
  • the current monitor circuit lp is connected to the rectifier circuit 12 ⁇ .
  • the current monitor circuit lm is a current flowing through the rectifier circuit 12m
  • the current monitor circuit In is a current flowing through the rectifier circuit 12 ⁇
  • the current monitor circuit lo is a current flowing through the rectifier circuit 12 ⁇
  • the current monitor circuit lp flows through the rectifier circuit 12p
  • Each current is extracted, and each extracted current signal is output to the demodulation circuit 15.
  • FIG. 12 is a circuit diagram showing the configuration of the rectifier circuit and the current monitor circuit of the fifth application example.
  • FIG. 12 shows the circuit configuration of the rectifier circuits 12n, 12m, 12o, and 12p and the current monitor circuit lp that monitors the current flowing through the rectifier circuit 12p.
  • the current monitor circuit ln, lm, lo as in the current monitor circuit 1 p, a circuit configuration in which a PMOS or NMOS is connected so that a drain current corresponding to the current flowing through the corresponding rectifier circuit 12n, 12m, 12 ⁇ flows. Is taken.
  • Capacitor C6 rectifier circuit 12m composed of NMOS, and rectifier circuit 12 ⁇ composed of PMOS arranged in parallel with rectifier circuit 12m rectify either the positive or negative waveform of the AC waveform. Further, the rectifier circuit 12 ⁇ composed of the capacitor C7, the PMOS, and the rectifier circuit 12 ⁇ composed of NMOS arranged in parallel with the rectifier circuit 12 ⁇ perform rectification of the other waveform.
  • the source terminal is connected to the NMOS drain terminal of the rectifier circuit 12p, and the gate terminal is commonly connected to the NMOS gate terminal and the source terminal of the rectifier circuit 12p.
  • the current monitor circuit is connected to each element of the rectifier circuit, the current flowing through the element of each rectifier circuit is extracted, and the extracted current signal is output to the demodulator circuit 15.
  • the demodulating circuit 15 extracts a current that flows through the rectifier circuit that extracts the power signal component. Demodulation is performed using the extracted current signal generated by the Nita circuit. That is, the signal data is demodulated based on the extracted current signal corresponding to the magnitude of the current value flowing through the rectifier circuit that changes according to the amplitude that changes according to the signal data “0” and “1” received by the antenna.
  • the current monitor circuit described above is not limited to an IC card, but may be applied to a non-contact data carrier that performs power generation and signal data extraction to be irradiated, such as an ID tag. it can.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

 安定した電源の獲得と確実な復調を可能にする。  外部から照射された所定の信号データが重畳された高周波信号をアンテナ部(11)で受信する。アンテナ部(11)で受信された高周波信号は、整流回路(12)により整流されて電源信号成分が取り出され、電源電圧(VDD1)として供給される。シャントレギュレータ(13)は、整流回路(12)により生成された電源電圧(VDD1)を一定に保つための電圧制御を行い、短絡電流を消費する。信号抽出回路(電流モニタ)(1)は、整流回路(12)を流れる電流を検出し、電流値に応じた抽出信号を生成する。復調回路(15)は、信号抽出回路(電流モニタ)(1)の生成した整流回路(12)を流れる電流に応じた抽出信号に基づいて、重畳されている信号データを復調する。                                                                               

Description

明 細 書
信号抽出回路および非接触 ICカード
技術分野
[0001] 本発明は信号抽出回路および非接触 ICカードに関し、特に照射される高周波信 号を整流して電源を得るとともに、高周波信号から信号データを抽出してデータ処理 を行う非接触 ICカードの信号抽出回路、およびこの信号抽出回路を具備する非接触 ICカードに関する。
背景技術
[0002] 電池などの自らの電源を持たな 、非接触 ICカード (以下、単に ICカードと表記する 場合もある)や非接触 IDチップのような非接触データキャリアでは、リーダ Zライタ装 置力もアクセスのために照射される電波エネルギー力も電力を得ると同時に、その電 波によってデータ通信を行っている。
[0003] 非接触データキャリアの一例として、 ICカードの場合で説明する。図 13は、一般的 な ICカードの構成を示すブロック図である。
ICカードは、アンテナ部 11、整流回路 12、充電容量 Ca、シャントレギユレータ 13、 信号抽出回路 14、復調回路 15、デジタル信号処理部 16および変調回路 17を有す る。アンテナ部 11で受信された信号は、整流回路 12で整流された後、充電容量 Ca に充電され、デジタル信号処理部 16の電源となる。シャントレギュレータ 13は、生成 される電源電圧を一定に保っため、短絡電流量を制御する。一方、電源信号に重畳 された受信信号は、信号抽出回路 14で抽出され、復調回路 15においてデジタル信 号に復調される。このデジタル信号は、デジタル信号処理部 16で信号処理される。 変調回路 17は、デジタル信号処理部 16から送られる送信信号に応じてアンテナ部 1 1のインピーダンスに変調をかける。
[0004] アンテナ部、整流回路、信号抽出回路の具体的回路構成を説明する。図 14は、従 来の ICカードのアンテナ部、整流回路および信号抽出回路の回路構成の一例を示 した図である。
[0005] アンテナ部 1 laには、 ASK (Amplitude Shift Keying)変調などの振幅変調された変 調波が入力してアンテナ誘起電圧 VAが生じ、アンテナ部 11aが持つ抵抗 Raによつ て、整流回路 12aの入力電圧 VBが発生する。図の例の整流回路 12aは、ダイオード Dl、 D2で構成される全波整流回路であって、充電容量 Cal、 Ca2に電源電圧 VD D1を発生させる。 VSSは、接地電圧である。一方、信号抽出回路 14aにも同様に入 力電圧 VBが発生する。信号抽出回路 14aでは、ダイオード D3、 D4と容量 Cl、 C2 で構成される整流回路で入力信号を整流し、復調回路 15の入力信号となる電圧信 号 VDD2を生成する。復調回路 15は、電圧信号 VDD2の信号レベルに応じてデジ タル信号値を生成する。
[0006] なお、整流回路として、他に半波整流回路やブリッジ整流回路などが知られている
1S いずれの整流回路の場合にも、アンテナに誘起された電圧を整流して電源とす る機能と、信号データを抽出するため整流して復調回路へ導く機能とを有する。
[0007] また、電源信号に重畳された受信信号を確実に抽出するため、整流回路と、電源 電圧を制御する電圧制御回路との間に、整流後の電流をモニタする素子を加えた構 成が提案されている (たとえば、特許文献 1参照)。
特許文献 1 :米国特許第 6323728号明細書 (図 1)
発明の開示
発明が解決しょうとする課題
[0008] しかし、従来の ICカードでは、安定した電源電圧を確保しょうとすると、信号抽出が 難しくなると!/、う問題点がある。
図 14に示した構成の場合を例にとり説明する。たとえば ASK変調などの振幅変調 力も信号成分を取り出す復調回路では、信号データ力 ' 0"のときのアンテナ誘起電 圧 VA1と、信号データ力 ' 1"のときのアンテナ誘起電圧 VA2との違いによって信号 抽出を行う。ここで、アンテナ部 11aの持つ抵抗を Ra、信号データが" 0"の場合の整 流回路の入力電圧を VB1、信号データ力 の場合の整流回路の入力電圧を VB2 、整流後の電源電圧を VDD1、整流後の復調回路の入力電圧を VDD2、整流素子 のスレツショルド電圧を Vth、整流素子のオン抵抗を Ronとすると、
信号データ" 0"の入力電圧 VB1は、
VBl =VAl-(VAl-VDDl/2-Vth) XRa/ (Ra+Ron) ……(1)
と表される。同様に、信号データ" 1"の入力電圧 VB2は、
VB2 = VA2- (VA2-VDDl/2-Vth) XRa/ (Ra+Ron)
…… (2)
と表される。
[0009] 式(1)および(2)より、整流回路入力での信号デーダ '0"ど '1"の電圧差は、
VB 1-VB2 = (VA1-VA2)- (VA1-VA2) XRa/ (Ra+Ron)
= Δ VA ( 1-Ra/ (Ra+Ron) ) …… (3)
と表される。ここで、 AVAは、 VB1と VB2の電圧差を示す。
[0010] したがって、復調回路に入力される信号データ" 0 "ど' 1 "の電圧差 AVDD2は、
Δ VDD2 = (VB 1-Vth)- ( VB2— Vth)
=VB1-VB2
= Δ VA ( 1-Ra/ (Ra+Ron) ) ……(4) と表すことができる。
[0011] すなわち、復調回路が信号デーダ '0"ど '1"を区別するための電圧差は、アンテナ に誘起される電圧と、整流素子のオン抵抗にのみ大きく依存する係数の積になるた め、オン抵抗 Ronが小さい整流素子を選択した場合、復調回路入力端では信号レべ ルを検出できないほど振幅差が小さくなるという問題点がある。一方、電源を効率的 に確保するためには、整流素子のオン抵抗を小さくする必要があり、信号検出のため に整流素子のオン抵抗を大きくすると安定した電源確保が難しくなる。
[0012] 図 15は、従来の電源電圧信号と信号抽出回路の抽出信号の一例を示した波形図 である。図の例は、電源電圧を安定的に確保した場合の例である。この場合、電源電 圧が安定状態、すなわち、電圧値の変動が小さくなるため、この電圧信号から抽出す る抽出信号の変化も小さくなり、復調回路 15において抽出信号力 信号データ" 0" ど '1"を確実に判定することが難しくなる。
[0013] また、整流回路と電圧制御回路の間に電流をモニタする素子を加えた構成とする 場合では、電源経路に電流モニタが加わるため、素子分の電圧ドロップが発生し、整 流の効率を落とすと 、う問題がある。 [0014] 以上のように、 ICカードなどの非接触データキャリアでは、振幅が動的に変化する 通信信号に対し、安定した電源電圧の獲得と、確実な復調 (信号抽出)という背反し 得る機能を両立させる必要があるが、従来の回路構成では両立させることが難しい。
[0015] 本発明はこのような点に鑑みてなされたものであり、安定した電源電圧の獲得と確 実な復調の両方の機能を満たす信号抽出回路、およびこの信号抽出回路を具備す る非接触 ICカードを提供することを目的とする。
課題を解決するための手段
[0016] 本発明では上記課題を解決するために、図 1に示すような非接触 ICカードの信号 抽出回路が提供される。非接触 ICカードは、照射される高周波信号をアンテナ部 11 によって受信し、整流回路 12によって受信した高周波信号を整流して電源を得るとと もに、復調回路 15において高周波信号に重畳された信号データを復調してデータ 処理を行う。信号抽出回路 1は、整流回路 12と復調回路 15との間に接続され、整流 回路 12を流れる高周波信号に重畳された信号データに応じて変化する電流を検出 し、電流値に応じた抽出信号を生成して復調回路 15へ出力する。
[0017] この信号抽出回路 1は、整流回路 12により生成される電源信号が伝達される経路と は異なる経路であって、整流回路 12と復調回路 15との間の経路に設けられており、 整流回路 12を流れる電流を検出し、電流値に応じた抽出信号を復調回路 15へ出力 する。整流回路 12では、アンテナ部 11によって受信される高周波信号に重畳された 信号データに応じて流れる電流が変化するので、信号抽出回路 1においてこの電流 値を抽出することによって、復調回路 15における信号データ抽出を確実にすることが できる。
[0018] また、上記課題を解決するために、照射される高周波信号を整流して電源を得ると ともに、前記高周波信号に重畳される信号データを抽出してデータ処理を行う非接 触 ICカードにおいて、前記高周波信号を入力するアンテナと、前記アンテナによって 受信された前記高周波信号を整流して電源信号成分を取り出す整流回路と、前記 整流回路により生成される電源の電圧が一定となるように電圧制御を行う電圧制御 回路と、前記高周波信号に重畳された信号データに応じて変化する前記整流回路 を流れる電流を検出して電流値に応じた抽出信号を生成する信号抽出回路と、前記 信号抽出回路によって抽出された前記抽出信号を前記信号データに復調する復調 回路と、を具備することを特徴とする非接触 ICカード、が提供される。
[0019] このような非接触 ICカードでは、外部から照射された所定の信号データが重畳され た高周波信号をアンテナで受信する。アンテナで受信された高周波信号は、整流回 路により整流されて電源信号成分が取り出され、電源電圧として供給される。電圧制 御回路は、整流回路により生成された電源電圧を一定に保っための電圧制御を行 い、短絡電流を消費する。信号抽出回路は、整流回路を流れる電流を検出し、電流 値に応じた抽出信号を生成する。整流回路を流れる電流は、高周波信号に重畳され た信号データに応じて変化しており、その電流変化を検出することにより、信号デー タを抽出することができる。復調回路は、信号抽出回路の生成した整流回路を流れる 電流に応じた抽出信号に基づ 、て、重畳されて 、る信号データを復調する。
発明の効果
[0020] 本発明の非接触 ICカードの信号抽出回路および非接触 ICカードでは、照射される 高周波エネルギー力 高周波電力を取り出し直流電源を生成する整流回路を流れ る電流の変化を検出することで信号データを抽出する。整流回路を流れる電流を検 出することで、整流素子のオン抵抗に依存することなぐ確実に信号データを抽出す ることができる。また、信号抽出回路は、電源信号が伝達される経路とは異なる経路 に設けられるため、整流効率を下げることがない。このように、本発明によれば、安定 した電源の獲得と確実な復調の両方を実現できる。
[0021] 本発明の上記および他の目的、特徴および利点は本発明の例として好ま U、実施 の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
図面の簡単な説明
[0022] [図 1]実施の形態に適用される発明の概念図である。
[図 2]本発明の第 1の実施の形態の電流モニタ回路を配置した回路構成例を示した 回路図である。
[図 3]入力信号と電流モニタ回路による信号抽出結果の一例を示した波形図である。
[図 4]第 2の実施の形態の電流モニタ回路の回路構成例を示した回路図である。
[図 5]第 3の実施の形態の電流モニタ回路の回路構成例を示した回路図である。 [図 6]第 4の実施の形態の電流モニタ回路の回路構成例を示した回路図である。
[図 7]本実施の形態の電流モニタ回路の第 1の適用例を示したブロック図である。
[図 8]本実施の形態の電流モニタ回路の第 2の適用例を示したブロック図である。
[図 9]本実施の形態の電流モニタ回路の第 3の適用例を示したブロック図である。
[図 10]本実施の形態の電流モニタ回路の第 4の適用例を示したブロック図である。
[図 11]本実施の形態の電流モニタ回路の第 5の適用例を示したブロック図である。
[図 12]第 5の適用例の整流回路と電流モニタ回路の構成を示した回路図である。
[図 13]—般的な ICカードの構成を示すブロック図である。
[図 14]従来の ICカードのアンテナ部、整流回路および信号抽出回路の回路構成の 一例を示した図である。
[図 15]従来の電源電圧信号と信号抽出回路の抽出信号の一例を示した波形図であ る。
発明を実施するための最良の形態
[0023] 以下、本発明の実施の形態を図面を参照して説明する。まず、実施の形態に適用 される発明の概念について説明し、その後、実施の形態の具体的な内容を説明する 図 1は、実施の形態に適用される発明の概念図である。
[0024] 本発明に係る ICカードは、照射される高周波信号から直流電源を得るとともに、同 じ高周波信号力 信号データを抽出するため、アンテナ部 11、整流回路 12、充電容 量 Ca、シャントレギユレータ 13、復調回路 15および信号抽出回路 (電流モニタ) 1を 有する。
[0025] アンテナ部 11は、所定の信号データが重畳された高周波信号を受信し、アンテナ 誘起電圧 VAを発生させる。高周波信号は、たとえば、 ICカードリーダライタ装置によ つて生成され、信号データに応じて ASK変調などの振幅変調が施されている。そし て、アンテナ部 11の持つ所定の抵抗 Raによって、整流回路 12に入力電圧 VBを発 生させる。
[0026] 整流回路 12は、アンテナ部 11によって受信された高周波信号を整流して電源信 号成分を取り出す回路であり、アンテナ部 11が発生させる整流回路の入力電圧 VB から整流後の電源電圧 VDD1を生成する。整流回路として、ダイオードなどにより構 成される複数の回路構成が知られている。実施の形態では、任意の回路構成を適宜 選択するとし、整流回路 12の回路構成は特に限定しない。
[0027] シャントレギユレータ 13は、電圧制御回路であって、整流回路 12によって電源用と して整流した後の電源電圧 VDD1を一定に保つように常に電圧を監視し、短絡電流 の制御を行う。すなわち、電圧が高い場合には短絡電流を増やすことで定電圧に保 つように制御を行っている。これは、主としてリーダライタ装置からの距離による電源 電圧の変動を安定ィ匕させるためのものであるが、同時に搬送波に信号データが振幅 変調されて振幅が変動する場合でも電圧を安定化させるよう作用する。
[0028] 復調回路 15は、信号抽出回路 (電流モニタ) 1から入力される抽出信号に基づき、 信号データを復調する。
信号抽出回路 (電流モニタ) 1は、整流回路 12に流れる電流を検出し、電流値に応 じた抽出信号を生成し、復調回路 15へ出力する。整流回路 12では、受信された高 周波信号を整流しているが、高周波信号は信号データに応じて振幅変調されており 、整流される電流もこれに伴って変動している。信号抽出回路 (電流モニタ) 1では、 整流回路 12に流れる電流の電流値を検出することにより、信号データを復調するた めの抽出信号を生成する。特に、シャントレギユレータ 13によって短絡電流を消費し て整流後の電源電圧変動を抑えて 、る場合、受信した高周波信号に重畳されて 、る 信号データの" 0"、 "1"に対応して変化する振幅に応じてシャントレギュレータ 13が 短絡電流を制御することになる。このため、電源電圧が一定に保たれている状態であ つても、整流回路 12に流れる電流は、信号データに応じて変化する。すなわち、整 流回路 12に流れる電流の変化を検出することで、信号データを抽出することができ る。
[0029] 以下、上記の ICカードなどに適用される実施の形態の信号抽出回路(以下、電流 モニタ回路とする)を、図面を参照して具体的に説明する。
図 2は、本発明の第 1の実施の形態の電流モニタ回路を配置した回路構成例を示 した回路図である。図 1と同じものには同じ番号を付し、説明は省略する。
[0030] 第 1の実施の形態の電流モニタ回路 101は、アンテナ部 11の出力信号を整流する 整流回路 121に接続される。
整流回路 121は、 PMOS (Metal Oxide Semiconductor)電界効果トランジスタ(以 下、 PMOSとする) PM1で構成される。 PMOS (PMl)は、ドレイン端子がアンテナ 部 11との接続点に接続され、ソース端子が充電容量 Caおよび図示しな 、次段のシ ヤントレギユレータ 13に接続され、ゲート端子とソース端子が接続される。この PMOS (PMl)は、入力電圧 VBの変化に応じてドレイン端子に力かる電圧がソース端子の 電圧を超えたときドレイン ソース間を電流が流れることによって、整流を行う。
[0031] 電流モニタ回路 101を構成する PMOS (PM2)は、ドレイン端子が整流回路 121と アンテナ部 11の接続点に接続され、ソース端子が接地端子に接続され、ゲート端子 が整流素子である PMOS (PMl)と共通に接続される。この電流モニタ用の PMOS ( PM2)は、入力電圧 VBの変化に応じて整流回路 121の PMOS (PMl)に電流が流 れるとき、 PMOS (PM1)を流れる電流に応じたドレイン電流が流れる。すなわち、 P MOS (PM2)のドレイン電流を抽出すれば、 PMOS (PMl)の電流値に応じた抽出 電流信号を生成することができる。なお、抽出電流信号を電圧信号に変換した後復 調回路へ出力するようにしてもよ!、。
[0032] このような構成の電流モニタ回路およびこの電流モニタ回路を具備する ICカードの 動作について説明する。
信号データの" 0"、 "1"に応じて振幅変調された高周波信号がアンテナ部 11より受 信され、信号デーダ '0"の場合のアンテナ誘起電圧 VA1もしくは信号データ" 1"の 場合のアンテナ誘起電圧 VA2に応じた入力電圧 VB 1もしくは VB2が整流回路 121 に入力される。整流回路 121は、入力信号力も電源信号成分を取り出し、電源電圧 VDD1を発生させる。シャントレギユレータ 13は、電源電圧 VDD1を監視し、電源電 圧 VDD1が一定となるように短絡電流を制御する。すなわち、整流回路 121の入力 電圧 VB 1、もしくは入力電圧 VB2に応じて変化する整流回路 121の出力電圧を短 絡電流の制御によって一定に保つ。このため、整流回路 121を流れる電流は、信号 データの" 0"、 "1"に応じて変化する。電流モニタ回路 101は、この電流変化を抽出 信号として検出し、復調回路 15へ出力する。このとき電流モニタ回路 101によって抽 出される電流信号は、整流回路 121を構成する整流素子のオン抵抗に依存しない。 [0033] 図 3は、入力信号と電流モニタ回路による信号抽出結果の一例を示した波形図で ある。(A)は電流モニタ回路への入力信号、(B)は電流モニタ回路の生成した抽出 電流信号の波形図である。ここで、 (A)は、垂直方向が整流回路 12の出力信号、す なわち信号抽出回路 (電流モニタ) 1への入力信号の電圧値を示し、水平方向が時 間軸を表している。また、白線は電源電圧 VDD1を表している。そして(B)は、垂直 方向が抽出電流信号の電流値を示し、水平方向が時間軸を表している。
[0034] 図 (A)力もわ力るように、整流回路 12の出力である入力電圧値は、信号データの" 0"、 "1"に応じて微小な変化をする力 シャントレギユレータ 13によって電源電圧 VD D1はほぼ一定に保たれている。すなわち、シャントレギユレータ 13によって電圧が高 くなる場合は短絡電流を増やし、電圧が低くなると短絡電流を減少させるような制御 が行われている。このため、整流回路 12に流れる電流に応じて抽出される抽出電流 信号は、図(B)に示したように、電圧が高くなると電流値が大きくなり、電圧が低くなる と電流値が減少する。
[0035] このような抽出信号を受けた復調回路 15では、抽出電流信号に基づき、重畳され ている信号データを容易に取り出すことができる。なお、復調回路 15では、抽出電流 信号に応じた電圧信号を用いて信号データを取り出すようにすることもできる。
[0036] 以上の説明のように、信号抽出回路 (電流モニタ) 1は、整流回路 12を構成する整 流素子に流れる電流を検出することで、整流素子のオン抵抗に依存することなぐ信 号データを抽出することができる。
[0037] 以下、他の実施の形態の電流モニタ回路を、整流回路と組み合わせた構成例の回 路図を参照して詳細に説明する。
図 4は、第 2の実施の形態の電流モニタ回路の回路構成例を示した回路図である。
[0038] 第 2の実施の形態の電流モニタ回路 102は、アンテナ部がアンテナ誘起電圧に応 じて発生させた入力電圧 VBを整流し、電源信号成分を取り出すダイオード D5により 構成される整流回路 122に流れる電流をモニタする。電流モニタ回路 102は、整流 回路 122を構成するダイオード D5に接続する PMOS (PM3)で構成され、 PMOS ( PM3)のドレイン端子はダイオード D5のアノード端子とアンテナ部 11の接続点に接 続され、ゲート端子はダイオード D5の力ソード端子に接続される。この電流モニタ用 の PMOS (PM3)は、入力電圧 VBがダイオード D5のスレツショルド電圧を超えて整 流回路 122のダイオード D5に電流が流れるとき、電流モニタ回路 102の PMOS (P M3)のゲート、ソース間の電圧がスレツショルドを超えてオンし、整流回路 122に流 れる電流値に応じたドレイン電流が流れる。
[0039] 図 5は、第 3の実施の形態の電流モニタ回路の回路構成例を示した回路図である。
整流回路 122は、図 4と共通であり、図 5は、図 4で示した電流モニタ回路の PMOS を NMOS電解効果トランジスタ(以下、 NMOSとする)に置き換えた場合の回路構成 例である。
[0040] 電流モニタ回路 103を構成する NMOS (NMl)は、ソース端子がダイオード D5の 力ソード端子に接続し、ゲート端子がダイオード D5のアノード端子に接続する。これ により、入力電圧 VBがダイオード D5のスレツショルド電圧を超え、整流回路 122のダ ィオード D5に電流が流れるとき、電流モニタ回路 103の NMOS (NM1)もオンし、整 流回路 122に流れる電流に応じたドレイン電流を発生させる。
[0041] 図 6は、第 4の実施の形態の電流モニタ回路の回路構成例を示した回路図である。
図は、図 5に示した整流回路 122を NMOS (NM2)で構成される整流回路 123〖こ置 き換えた場合の構成図である。
[0042] 整流回路 123を構成する NMOS (NM2)は、ソース端子とゲート端子がアンテナ 部との接続点に接続され、アンテナ部からの入力電圧 VBがドレイン端子にカゝかる電 圧を超えると、電流を流す整流素子として動作する。この場合、電流モニタ回路 103 の NMOS (NMl)は、ソース端子が NMOS (NM2)のドレイン端子に接続し、ゲート 端子が NMOS (NM2)のゲート端子と共通に接続される。そして、図 5の場合と同様 に、整流回路 123を構成する NMOS (NM2)に電流が流れるとき、電流モニタ回路 103の NMOS (NMl)もオンし、整流回路 123に流れる電流に応じたドレイン電流を 発生させる。
[0043] 以上のように、電流モニタ回路 101、 102、 103は、整流素子を持たず、電源用整 流素子で構成される整流回路 121、 122、 123に流れる電流をモニタし、整流回路 1 21、 122、 123を流れる電流値に応じた抽出信号を生成して復調回路へ出力する。 すなわち、電源信号に重畳された信号データの" 0"、 "1"に応じた振幅変化により整 流回路に流れる電流の変化を検出し、抽出信号として復調回路に出力する。このた め、整流素子のオン抵抗に依存することなぐ抽出信号を取り出すことができ、安定し た電源電圧の獲得と確実な復調の両方の機能を満たすことができる。
[0044] 以下、実施の形態の電流モニタ回路をいくつかの整流回路に適用した場合につい て説明する。なお、以下の説明の電流モニタ回路は、整流回路を構成する整流素子 などに応じて上記の説明の電流モニタ回路 101、 102、 103のような回路で適宜構 成される。
[0045] 図 7は、本実施の形態の電流モニタ回路の第 1の適用例を示したブロック図である 第 1の適用例は、図 14に示したような全波整流回路に適用した例で、アンテナ部 1 1から出力される交流波形の正負のどちらか一方の波形を整流する第 1の整流回路 12aと、もう一方の波形を整流する第 2の整流回路 12bとから構成される全波整流回 路のそれぞれに電流モニタ回路を付加した構成である。整流回路 12aには電流モ- タ回路 laが接続し、整流回路 12bには電流モニタ回路 lbが接続する。また、それぞ れの電流モニタ回路 la、 lbの出力は、図示しない復調回路 15に接続される。
[0046] 電流モニタ回路 laは、整流回路 12aに流れる電流をモニタし、その大きさに応じた 抽出電流信号を生成する。電流モニタ回路 lbは、整流回路 12bに流れる電流をモ ニタし、その大きさに応じた抽出電流信号を生成する。生成された抽出電流信号を 復調回路 15へ出力する。
[0047] 図 8は、本実施の形態の電流モニタ回路の第 2の適用例を示したブロック図である 第 2の適用例は、ブリッジ整流回路に適用した例で、ブリッジ整流回路を構成する 整流回路 12c、 12d、 12e、 12fのそれぞれに電流モニタ回路 lc、 ld、 le、 Ifを付カロ した構成である。整流回路 12cには電流モニタ回路 lc、整流回路 12dには電流モ- タ回路 ld、整流回路 12eには電流モニタ回路 le、整流回路 12fには電流モニタ回 路 Ifがそれぞれ接続する。
[0048] 電流モニタ回路 lcは整流回路 12cに流れる電流、電流モニタ回路 Idは整流回路 12dに流れる電流、電流モニタ回路 leは整流回路 12eに流れる電流、電流モニタ回 路 Ifは整流回路 12fに流れる電流をそれぞれ抽出しており、それぞれの抽出電流信 号を復調回路 15へ出力する。
[0049] 図 9は、本実施の形態の電流モニタ回路の第 3の適用例を示したブロック図である 第 3の適用例は、並列に配置される整流回路に適用した例で、容量 C3と、並列に 構成される整流回路 12g、 12hのそれぞれに電流モニタ回路 lh、 lgを付加した構成 である。上記と同様に、整流回路 12gには電流モニタ回路 lg、整流回路 12hには電 流モニタ回路 lhがそれぞれ接続する。
[0050] 電流モニタ回路 lgは整流回路 12gに流れる電流、電流モニタ回路 lhは整流回路 12hに流れる電流をそれぞれ抽出し、抽出電流信号を復調回路 15へ出力する。 図 10は、本実施の形態の電流モニタ回路の第 4の適用例を示したブロック図である
[0051] 第 4の適用例は、図 9に示した第 3の適用例の並列に配置される整流回路を 2段と した構成に電流モニタ回路を適用した例である。図 10では、図 9に示した並列に配 置される整流回路が 2段になっている。 1段目は、容量 C4と整流回路 12i、 1¾で構 成され、 2段目は容量 C5と整流回路 12k、 121で構成される。上記と同様に、整流回 路 12iには電流モニタ回路 li、整流回路 12jには電流モニタ回路 lj、整流回路 12k には電流モニタ回路 lk、整流回路 121には電流モニタ回路 11がそれぞれ接続する。
[0052] 電流モニタ回路 liは整流回路 12iに流れる電流、電流モニタ回路 ljは整流回路 12 jに流れる電流、電流モニタ回路 lkは整流回路 12kに流れる電流、電流モニタ回路 1 1は整流回路 121に流れる電流をそれぞれ抽出しており、それぞれの抽出電流信号を 復調回路 15へ出力する。なお、 3段以上の多段構造の場合も同様に、それぞれの整 流回路に電流モニタ回路を接続すればょ 、。
[0053] 図 11は、本実施の形態の電流モニタ回路の第 5の適用例を示したブロック図である 第 5の適用例は、図 7に示した第 1の適用例の全波整流回路を並列とした場合の構 成に電流モニタ回路を適用した例である。図 11は、図 7に示した全波整流回路のそ れぞれの整流回路を並列とした回路構成で、交流波形の正負のどちらか一方の波 形の整流回路を容量 C6、整流回路 12m、 12ηで構成し、もう一方の波形の整流回 路を容量 C7、整流回路 12o、 12pで構成する。上記と同様に、整流回路 12mには電 流モニタ回路 lm、整流回路 12ηには電流モニタ回路 ln、整流回路 12οには電流モ ユタ回路 lo、整流回路 12ρには電流モニタ回路 lpがそれぞれ接続する。
[0054] 電流モニタ回路 lmは整流回路 12mに流れる電流、電流モニタ回路 Inは整流回 路 12ηに流れる電流、電流モニタ回路 loは整流回路 12οに流れる電流、電流モニタ 回路 lpは整流回路 12pに流れる電流をそれぞれ抽出しており、それぞれの抽出電 流信号を復調回路 15へ出力する。
[0055] 図 11に示した第 5の適用例の回路構成例を説明する。図 12は、第 5の適用例の整 流回路と電流モニタ回路の構成を示した回路図である。
図 12では、簡単のため、整流回路 12n、 12m、 12o、 12pと、整流回路 12pに流れ る電流をモニタする電流モニタ回路 lpの回路構成を示し、他の電流モニタ回路 ln、 lm、 loは省略している。電流モニタ回路 ln、 lm、 loについても、電流モニタ回路 1 pと同様に、対応する整流回路 12n、 12m、 12οに流れる電流に応じたドレイン電流 が流れるように、 PMOSまたは NMOSを接続する回路構成がとられる。
[0056] 容量 C6と、 NMOSで構成される整流回路 12mと、整流回路 12mと並列に配置さ れる PMOSで構成される整流回路 12ηは、交流波形の正負のどちらか一方の波形 を整流する。また、容量 C7と、 PMOSで構成される整流回路 12οと、整流回路 12οと 並列に配置される NMOSで構成される整流回路 12ρは、もう一方の波形の整流を行 う。電流モニタ回路 lpは、ソース端子が整流回路 12pの NMOSのドレイン端子に接 続し、ゲート端子が整流回路 12pの NMOSのゲート端子とソース端子に共通に接続 する。これにより、整流回路 12pの NMOSに電流が流れると、電流モニタ回路 lpの NMOSがオンし、整流回路 12pに流れる電流値に応じたドレイン電流が流れ、出力 信号として出力される。なお、図示しない電流モニタ回路 ln、 lm、 loも、同様に対 応する整流回路 12n、 12m、 12οに流れる電流値に応じた出力信号を出力する。
[0057] 以上の説明のように、整流回路の要素ごとに電流モニタ回路を接続し、各整流回 路の要素に流れる電流を抽出し、その抽出電流信号を復調回路 15へ出力する。復 調回路 15では、電源信号成分を抽出する整流回路に流れる電流を抽出する電流モ ニタ回路によって生成される抽出電流信号を用いて復調が行われる。すなわち、アン テナが受信した信号データ" 0"、 "1"に応じて変化する振幅に応じて変化する整流 回路に流れる電流値の大きさに応じた抽出電流信号に基づき、信号データを復調す る。
[0058] これにより、自らが電源を持たず、照射される高周波エネルギーから直流電源を得 ると同時に、重畳された信号データを抽出する ICカードにおいて、整流効率を下げ ることなく、信号データをより確実に復調できる回路を実現することが可能となる。この 結果、動作の安定ィ匕ゃ製造上の歩留まり向上に貢献できる。
[0059] なお、上記の電流モニタ回路は、 ICカードに限定されず、照射される高周波ェネル ギ一力 電源生成と信号データ抽出を行う非接触データキャリア、たとえば IDタグな どに適用することができる。
[0060] 上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が 当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用 例に限定されるものではなぐ対応するすべての変形例および均等物は、添付の請 求項およびその均等物による本発明の範囲とみなされる。
符号の説明
[0061] 1 信号抽出回路 (電流モニタ)
11 アンテナ部
12 整流回路
13 シャントレギユレータ
15 復調回路
PM1、 PM2、 PM3 PMOS電界効果トランジスタ
NM1、 NM2 NMOS電界効果トランジスタ
D5 ダイオード
Ca 充電容直

Claims

請求の範囲
[1] 照射される高周波信号を整流して電源を得るとともに、前記高周波信号から信号デ ータを抽出してデータ処理を行う非接触 ICカードの信号抽出回路において、 アンテナを介して入力される前記高周波信号を整流して電源信号成分を取り出す 整流回路と前記信号データを復調する復調回路との間に接続され、前記高周波信 号に重畳された信号データに応じて変化する前記整流回路を流れる電流を検出し て電流値に応じた抽出信号を生成して前記復調回路へ出力することを特徴とする信 号抽出回路。
[2] 前記信号抽出回路は、前記整流回路を構成する整流素子ごとに設けられることを 特徴とする請求の範囲第 1項記載の信号抽出回路。
[3] 前記信号抽出回路は、前記整流回路の出力端子にソース端子が接続され、前記 整流回路と前記アンテナとの接続点である前記整流回路の入力端子にゲート端子 が接続される NMOS電界効果トランジスタであることを特徴とする請求の範囲第 1項 記載の信号抽出回路。
[4] 前記信号抽出回路は、前記整流回路と前記アンテナとの接続点である前記整流回 路の入力端子にドレイン端子が接続され、前記整流回路の出力端子にゲート端子と ソース端子が接続される PMOS電界効果トランジスタであることを特徴とする請求の 範囲第 1項記載の信号抽出回路。
[5] 照射される高周波信号を整流して電源を得るとともに、前記高周波信号に重畳され る信号データを抽出してデータ処理を行う非接触 ICカードにおいて、
前記高周波信号を入力するアンテナと、
前記アンテナによって受信された前記高周波信号を整流して電源信号成分を取り 出す整流回路と、
前記整流回路により生成される電源の電圧が一定となるように電圧制御を行う電圧 制御回路と、
前記高周波信号に重畳された信号データに応じて変化する前記整流回路を流れ る電流を検出して電流値に応じた抽出信号を生成する信号抽出回路と、
前記信号抽出回路によって抽出された前記抽出信号を前記信号データに復調す る復調回路と、
を具備することを特徴とする非接触 ICカード。
[6] 前記整流回路は、交流波形の正負のどちらか一方の波形を整流する第 1の整流回 路と、もう一方の波形を整流する第 2の整流回路を有する全波整流回路であり、 前記信号抽出回路は、前記第 1の整流回路および前記第 2の整流回路を構成する 整流素子と前記復調回路との間にそれぞれ設けられることを特徴とする請求の範囲 第 5項記載の非接触 ICカード。
[7] 前記整流回路は、ブリッジ整流回路であり、
前記信号抽出回路は、前記ブリッジ整流回路の各々の整流回路を構成する整流 素子と前記復調回路との間にそれぞれ設けられることを特徴とする請求の範囲第 5 項記載の非接触 ICカード。
PCT/JP2005/002406 2004-09-30 2005-02-17 信号抽出回路および非接触icカード WO2006038314A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-287608 2004-09-30
JP2004287608 2004-09-30

Publications (1)

Publication Number Publication Date
WO2006038314A1 true WO2006038314A1 (ja) 2006-04-13

Family

ID=36142403

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/002406 WO2006038314A1 (ja) 2004-09-30 2005-02-17 信号抽出回路および非接触icカード

Country Status (1)

Country Link
WO (1) WO2006038314A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148401A1 (ja) * 2006-06-22 2007-12-27 Hitachi, Ltd. 整流回路及びそれを用いた無線通信装置
JPWO2007063589A1 (ja) * 2005-11-30 2009-05-07 富士通株式会社 信号抽出回路
CN104462848A (zh) * 2014-12-24 2015-03-25 南车株洲电力机车研究所有限公司 轨道直流供电系统短路故障数学建模及短路电流确定方法
CN104604149A (zh) * 2012-09-07 2015-05-06 德克萨斯仪器股份有限公司 基于场的通信的电路和方法
CN104657618A (zh) * 2015-03-06 2015-05-27 南车株洲电力机车研究所有限公司 一种牵引变电所解列故障建模方法及解列电压确定方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002506259A (ja) * 1998-03-03 2002-02-26 インフィネオン テクノロジース アクチエンゲゼルシャフト 振幅変調された信号を非接触で受信するデータ担体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002506259A (ja) * 1998-03-03 2002-02-26 インフィネオン テクノロジース アクチエンゲゼルシャフト 振幅変調された信号を非接触で受信するデータ担体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007063589A1 (ja) * 2005-11-30 2009-05-07 富士通株式会社 信号抽出回路
JP4574683B2 (ja) * 2005-11-30 2010-11-04 富士通株式会社 信号抽出回路
WO2007148401A1 (ja) * 2006-06-22 2007-12-27 Hitachi, Ltd. 整流回路及びそれを用いた無線通信装置
CN104604149A (zh) * 2012-09-07 2015-05-06 德克萨斯仪器股份有限公司 基于场的通信的电路和方法
CN104462848A (zh) * 2014-12-24 2015-03-25 南车株洲电力机车研究所有限公司 轨道直流供电系统短路故障数学建模及短路电流确定方法
CN104657618A (zh) * 2015-03-06 2015-05-27 南车株洲电力机车研究所有限公司 一种牵引变电所解列故障建模方法及解列电压确定方法

Similar Documents

Publication Publication Date Title
JP4822588B2 (ja) 情報処理装置および情報処理デバイス
JP4314258B2 (ja) 整流回路およびこれを用いた無線通信装置
JP2023029924A (ja) 無線受電装置、無線給電装置、無線電力伝送システム、及び無線受電装置の過大磁界保護方法
EP2235839B1 (en) Near field rf communicators
US7424265B2 (en) Rectifier circuit and radio communication device
CN101714220B (zh) 半导体集成电路和使用它的ic卡
US7876150B2 (en) ASK demodulator, communication module, communication device, and ASK demodulation method
JP3784271B2 (ja) 半導体集積回路とこれを搭載した非接触型情報媒体
JP5563346B2 (ja) 送電装置及びそれに用いられる波形モニタ回路
JP4574683B2 (ja) 信号抽出回路
US6659352B1 (en) Semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit
CN1332351C (zh) 非接触ic卡
US10056787B2 (en) Rectifier circuit, and contactless power supply device
WO2006038314A1 (ja) 信号抽出回路および非接触icカード
JP2003296683A (ja) 非接触icカード
JP2001125653A (ja) 半導体集積回路、当該半導体集積回路を搭載した非接触型情報媒体、及び半導体集積回路の駆動方法
US6262903B1 (en) Direct-current power supply circuit having control sections with at least one control section having priority over another control section
JP5479185B2 (ja) 半導体装置および非接触データキャリア
US6828853B2 (en) Wide dynamic range demodulator for smart cards or contactless tickets
JP2005293597A (ja) 半導体集積回路とこれを搭載した非接触型情報媒体
Zuriarrain et al. A CMOS low frequency analog RFID front-end for the IoT
JP5786194B2 (ja) 非接触電子装置
WO2006117834A1 (ja) 半導体装置及びicカード

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP