CN101714220B - 半导体集成电路和使用它的ic卡 - Google Patents

半导体集成电路和使用它的ic卡 Download PDF

Info

Publication number
CN101714220B
CN101714220B CN2009101741170A CN200910174117A CN101714220B CN 101714220 B CN101714220 B CN 101714220B CN 2009101741170 A CN2009101741170 A CN 2009101741170A CN 200910174117 A CN200910174117 A CN 200910174117A CN 101714220 B CN101714220 B CN 101714220B
Authority
CN
China
Prior art keywords
mentioned
voltage
terminal
circuit
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101741170A
Other languages
English (en)
Other versions
CN101714220A (zh
Inventor
渡边一希
米谷信昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101714220A publication Critical patent/CN101714220A/zh
Application granted granted Critical
Publication of CN101714220B publication Critical patent/CN101714220B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface

Abstract

本发明提供一种半导体集成电路及使用它的IC卡。半导体集成电路，包括：第一电源电路(U3)，对从天线提供给天线端子的交流信号进行整流和平滑处理，从而在第一电源线(VDDA)得到直流电压；第二电源电路，具有电压控制电路(B2)，该电压控制电路控制在从外部输入电源的电源端子(VDD)与上述第一电源线之间配置的第一MOS晶体管(M1)的栅极端子电压；基板电位控制电路(B1)，将上述第一MOS晶体管的源极电压作为基板电压形成；以及第二MOS晶体管(M2)，在将上述第一电源电路生成的电压用于电源时，使上述第一MOS晶体管的基板电压和栅极电压导通，当使用来自外部端子的电源时为非导通。在IC卡用的半导体集成电路中，能够在非接触工作时将电源电压端子和内部电路分离而不使芯片面积大幅增大。

Description

半导体集成电路和使用它的IC卡
技术领域
本发明涉及有效应用于IC卡上安装的半导体集成电路等的电源控制技术，尤其涉及选择用IC卡所具备的天线接收到的电磁波生成的电源电压、和通过IC卡所具备的接触端子从外部供给的电源电压来进行工作的半导体集成电路和使用它的IC卡。
背景技术
在卡内部具有带CPU和存储器等的功能的半导体集成电路，与该半导体集成电路接触的接触端子设置在卡表面上的接触型IC卡，在金融等领域正在普及。
该接触型IC卡由CPU等管理对存储器的写入/擦除以及读出，并且具有加密处理功能等，由此实现了接触型IC卡的高安全性能。实现这样的功能的CPU等，随着近来半导体工艺的微细化，元件耐压降低，提供给CPU的电源电压被抑制到不超过该元件耐压的电平。因此，一般通过抑制来自电源电压端子的电压电平的调节器电路对CPU等供给电源电压。
另一方面，不具有电池等电源通过由天线接收的电磁波生成用于内部电路工作的电源电压来进行工作的非接触型IC卡在交通等领域逐渐被广泛使用。非接触型IC卡，从读写器(询问器)接收对电磁波进行调制后送出的数据，根据对接收到的数据进行信号处理而得到的数据，通过改变天线端子间的负载来调制天线接收到的电磁波，将数据发送到读写器(询问器)。
与接触型IC卡同样，在非接触型IC卡中，为了实现上述那样的功能也安装CPU和存储器等，CPU等被供给抑制为不超过其结构元件的元件耐压的电源电压。
如上所述，能够兼具接触型IC卡和非接触型IC卡的功能的双模(dual-way)IC卡中，根据IC卡的工作状态，将从作为接触端子设置的电源电压端子经由调节器电路供给的电源电压和由天线所接收的电磁波生成的电源电压被选择性地提供给内部安装的CPU等的内部电路中。
这样，为了防止在具有多个电源输入装置并通过切换所供给的电源而使用的情况下可能发生的输入电压源的短路、和非接触工作时中的金属接触等引起的电源端子与接地端子的短路，需要将所选择的电源以外的电源输入分离。
因此，有如下技术：在电源电压端子与内部电源线之间具备电源开关电路，用由天线接收到的电磁波生成的电源来工作的情况下，切断来自电源电压端子的输入(参照专利文献1)。
在专利文献1记载的用PMOS晶体管构成电源开关电路的情况下，通过PMOS晶体管的块状(bulk)端子与源极端子之间生成的寄生二极管，在电源电压端子与内部电源线之间生成电流路径，所以不能从电源电压端子完全切断内部电源线。
因此，具有下技术：通过用2个串联连接的PMOS晶体管构成电源开关电路，从电源电压端子完全切断内部电源线，而不生成寄生二极管产生的电流路径(参照专利文献2)。
【专利文献1】日本特开2000-113148号公报
【专利文献2】日本特开2004-78898号公报
发明内容
如专利文献1所示，在由NMOS晶体管构成电源开关电路的情况下，从电源电压端子供给的电源电压降低时，直到生成使NMOS晶体管充分导通的栅极电压为止需要很长时间，其间，内部电源线不被供给足够的电压，因此，难以进行工作模式的判断等处理，直到芯片开始工作为止需要时间。
并且，在从电源电压端子供给的电源电压较低时，为了减小电源开关电路的电压损失，必须通过扩大NMOS晶体管的晶体管尺寸，对NMOS晶体管的栅极端子供给足够大的电压等，来减小NMOS晶体管的导通电阻。特别是，当从电源电压端子供给的电源电压较低，内部电路的功耗较大时，其影响较大，因此难以抑制芯片面积、消耗电流的增大。
另一方面，专利文献2所示，由PMOS晶体管构成电源开关电路时，从电源电压端子供给的电源电压变低，则构成电源开关的PMOS晶体管的栅极-源极间电压也变小，因此，电源开关带来的电压损失大幅增大。因此，为了降低构成电源开关的PMOS晶体管的导通电阻，需要增大晶体管尺寸。
并且，专利文献2所示的电源开关电路，为了切断构成电源开关电路的PMOS晶体管的漏极端子和源极端子、基板端子之间形成的寄生二极管产生的电流路径，需要使用2个需要大晶体管尺寸的PMOS晶体管。因此，为了降低从电源电压端子供给的电源电压为低电压时的电源开关电路带来的电压损失，需要大幅扩大PMOS晶体管的尺寸，难以抑制芯片面积的增大。
本发明的目的在于提供一种电路技术，能够不大幅增大芯片面积，而实现在非接触工作时将电源电压端子与内部电路分离的功能，并且在接触工作时使从电源电压端子供给的电压不损失地提供给内部电路。
本发明的上述及其他目的和新特征，将通过本说明书的记述和附图而得以明确。
简单说明本申请所公开的发明中具有代表性的技术方案的概要如下。
即，包括：第一电源电路，对从天线提供给天线端子的交流信号进行整流和平滑处理(平滑化)，从而在第一电源线得到直流电压；第二电源电路，具有电压控制电路，该电压控制电路控制在从外部输入电源的电源端子与上述第一电源线之间配置的第一MOS晶体管的栅极端子电压；基板电位控制电路，控制上述第一MOS晶体管的基板电压，在将上述第一电源电路生成的电压用于电源时，例如，通过使第一MOS晶体管的基板电压和栅极电压与其源极电压相等来使上述第一MOS晶体管截止，从而将上述电源端子与上述第一电源线分离。当使用来自外部端子的电源时，通过对上述第一的MOS晶体管的相互电导控制将来自上述电源端子的电压抑制到预定的电压，而输出到上述第一电源线。
简单说明本申请所公开的发明中具有代表性的技术方案所取得的效果如下。
即，能够在非接触工作时将电源电压端子与内部电源线分离，而不在电源用的外部端子与内部电源线之间追加形成电源开关电路的大晶体管。
附图说明
图1是本发明的半导体集成电路和IC卡的第一实施方式的基本结构图。
图2是具有天线和本发明的半导体集成电路的IC卡的布线基板和读写器的立体图。
图3是实施方式1的半导体集成电路中安装的电源电压输入控制电路U4的基本结构图。
图4是表示构成实施方式1的半导体集成电路中安装的电源电压输入控制电路U4的基板电位控制电路B1的输入输出特性的一例的特性图。
图5是表示实施方式1的半导体集成电路中安装的基板电位控制电路B1的具体结构的一例的电路结构图。
图6是表示实施方式1的半导体集成电路中安装的基板电位控制电路B1的其他具体结构的电路结构图。
图7是表示实施方式1的半导体集成电路中安装的基板电位控制电路B1的其他具体结构的电路结构图。
图8是表示实施方式2的半导体集成电路中安装的电源电压输入控制电路U4的其他结构的基本结构图。
图9是表示实施方式3的半导体集成电路中安装的电源电压输入控制电路U4的其他结构的基本结构图。
图10是表示实施方式3的半导体集成电路中安装的开关电路B7的具体结构的一例的电路结构图。
图11是表示实施方式3的半导体集成电路中安装的开关电路B7的其他具体结构的电路结构图。
符号说明：
A1...运算放大电路
A2、A3...电压比较电路
B1...基板电位控制电路
B2...电压控制电路
B3...上拉电路
B4...栅极端子控制电路
B5...下拉电路
B6、B10、B13...反相电路
B7...开关电路
B8、B9、B11、B12...开关基本电路
C1...共振电容
I1～I4...电流源电路
L1...天线
LA，LB...天线连接端子
M1～M17...MOS晶体管
PIO...信号输入输出端子
R1，R2...电阻
S1、S3、S4...控制信号
S2...判断信号
T1、T2、T4、T5、T7...输入端子
T3、T6...输出端子
U1...IC卡
U2...半导体集成电路
U3...非接触工作用电源电路
U4...电源电压输入控制电路
U5...接触/非接触判断电路
U6...内部电路
U7...接收电路
U8...发送电路
U9...控制电路
U10...存储器
U11...I/O电路
U12...外部连接端子
U13...印刷基板
U14...线圈
U15...IC芯片
U16...金属端子
U17...读写器
V1...基准电压源
VDD...电源电压端子
VDDA...内部电源线
VDDC、VDDH...电压线
VSS...接地端子
具体实施方式
1.实施方式的概要
首先，说明本申请公开的发明的代表性的实施方式的概要。在对代表性的实施方式的概要说明中附加括弧而参照的图中的参照符号只不过例示附加了该符号的构成要素的概念中包含的一例。
〔1〕本发明的半导体集成电路，包括：天线端子，与天线连接；第一电源电路(U3)，对从上述天线提供给上述天线端子的交流信号进行整流和平滑处理，从而在第一电源线得到直流电压；电源端子(VDD)和接地端子(VSS)，从外部输入电源；第二电源电路，具有配置在上述电源端子与上述第一电源线之间的第一MOS晶体管(M1)、和控制上述第一MOS晶体管的栅极端子电压的电压控制电路(B2)；基板电位控制电路(B1)，控制上述第一MOS晶体管的基板电压。在将上述第一电源电路生成的电压用于电源时，通过使上述第一MOS晶体管截止，来分离上述电源端子和上述第一电源线，当使用来自外部端子的电源时，上述电压控制电路控制上述第一MOS晶体管，将从上述电源端子和上述接地端子供给的电压抑制为预定的电压，输出到上述第一电源线。
〔2〕在项1的半导体集成电路中，还包括第二MOS晶体管(M2)，该第二MOS晶体管(M2)在将上述第一电源电路生成的电压用于电源时，使上述第一MOS晶体管的基板电压和栅极电压导通，当使用来自外部端子的电源时为非导通。
〔3〕在项2的半导体集成电路中，上述基板电位控制电路，在上述第一MOS晶体管的截止状态下将上述第一电源线的电压作为上述基板电压输出，在上述第一MOS晶体管的非截止状态下将上述第一电源端子的电压作为上述基板电压输出。
〔4〕在项3的半导体集成电路中，上述基板电位控制电路还包括：在上述基板电压的输出端子和上述电源端子之间配置的第三MOS晶体管(M3)、在上述基板电压的输出端子和上述第一电源线之间配置的第四MOS晶体管(M4)、以及控制上述第三MOS晶体管和第四MOS晶体管的栅极端子电压的栅极电压控制电路(B4)。上述栅极电压控制电路，在上述电源端子的电位比上述第一电源线的电位高时，使上述第三MOS晶体管为导通状态，在上述电源端子的电位比上述第一电源线的电位低时，使上述第四MOS晶体管为导通状态，使上述第一MOS晶体管的基板电压为与上述第一MOS晶体管的源极端子的电位相同的电位。
〔5〕在项4的半导体集成电路中，上述第三MOS晶体管和第四MOS晶体管是各自的基板为与上述基板电压的输出端子相同的电位的P沟道型MOS晶体管。上述栅极电压控制电路由将上述第三MOS晶体管的栅极与上述第一电源线连接的布线、和将上述第四MOS晶体管的栅极与上述电源端子连接的布线形成。
〔6〕在项1的半导体集成电路中，在上述电源端子与上述接地端子之间具有下拉电路(B5)。上述检测电路检测基于上述交流信号的电源的形成，上述下拉电路根据检测情况减小电源端子与接地端子之间的电阻值。
〔7〕在项1的半导体集成电路中，上述检测电路将输入到第一MOS晶体管的基板端子的电压(VDDH)作为电源电压来工作。
〔8〕在项1的半导体集成电路中，还包括将提供给上述第一电源线的电压作为电源电压来工作的内部电路(U6)。
〔9〕本发明的IC卡，包括：构成天线的线圈、构成连接端子的多个金属端子、以及项1的半导体集成电路，上述半导体集成电路的天线端子与上述线圈连接，上述半导体集成电路的电源端子和接地端子与预定的金属端子连接。
〔10〕本发明另一观点的半导体集成电路，包括：第一电源电路(U3)，对从天线提供给天线端子的交流信号进行整流和平滑处理，从而在第一电源线(VDDA)得到直流电压；第二电源电路，具有电压控制电路(B2)，该电压控制电路控制在从外部输入电源的电源端子(VDD)与上述第一电源线之间配置的第一MOS晶体管(M1)的栅极端子电压；基板电位控制电路(B1)，将上述第一MOS晶体管的源极电压作为基板电压形成；以及第二MOS晶体管，在将上述第一电源电路生成的电压用于电源时，使上述第一MOS晶体管的基板电压和栅极电压导通，当使用来自外部端子的电源时为非导通。
〔11〕在项10的半导体集成电路中，上述基板电位控制电路，在上述第一MOS晶体管的截止状态下将上述第一电源线的电压作为上述基板电压输出，在上述第一MOS晶体管的非截止状态下将上述第一电源端子的电压作为上述基板电压输出。
〔12〕在项11的半导体集成电路中，上述基板电位控制电路还包括：在上述基板电压的输出端子和上述电源端子之间配置的第三MOS晶体管、在上述基板电压的输出端子和上述第一电源线之间配置的第四MOS晶体管、以及控制上述第三MOS晶体管和第四MOS晶体管的栅极端子电压的栅极电压控制电路。上述栅极电压控制电路，在上述电源端子的电位比上述第一电源线的电位高时，使上述第三MOS晶体管为导通状态，在上述电源端子的电位比上述第一电源线的电位低时，使上述第四MOS晶体管为导通状态，使上述第一MOS晶体管的基板电压为与上述第一MOS晶体管的源极端子的电位相同的电位。
〔13〕在项12的半导体集成电路中，上述第三MOS晶体管和第四MOS晶体管是各自的基板为与上述基板电压的输出端子相同的电位的P沟道型MOS晶体管。上述栅极电压控制电路由将上述第三MOS晶体管的栅极与上述第一电源线连接的布线、和将上述第四MOS晶体管的栅极与上述电源端子连接的布线形成。
〔14〕本发明的IC卡，包括：构成天线的线圈、构成连接端子的多个金属端子、以及项10的半导体集成电路，上述半导体集成电路的天线端子与上述线圈连接，上述半导体集成电路的电源端子和接地端子与预定的金属端子连接。
2.实施方式的详细内容
进一步详细说明实施方式。
《实施方式1》
图1是本发明的半导体集成电路和IC卡的第一实施方式的基本结构图。
在图1中，U1是IC卡，U2是IC卡U1上安装的半导体集成电路，L1是IC卡U1上安装的天线。天线L1和与其并联连接的电容CA构成谐振电路。该共振电容CA由于考虑到寄生电容等而有所调整，所以不是必须连接的。半导体集成电路U2包括非接触工作用电源电路U3、电源电压端子输入控制电路U4、接触/非接触判断电路U5、内部电路U6、以及用于连接天线L1的天线端子LA和LB、与外部接触端子U12连接的电源电压端子VDD、接地端子VSS和信号输入输出端子PIO。
图2表示IC卡U1的构造。IC卡U1利用树脂模制而成的印刷基板U13形成卡的形态。接收来自外部的读写器U17的电磁波的天线L1由印刷基板U13的布线所形成的螺旋状的线圈U14构成。与外部的接触端子U12由在IC卡U1表面上分离形成的多个金属端子U16构成。对于由1个IC芯片U15构成的半导体集成电路U2，IC芯片U15与成为天线的线圈U14和金属端子U16连接。接收了来自读写器U 17的电磁波的天线L1向天线端子LA和LB输出高频的交流信号。交流信号一部分根据信息信号(数据)进行调制。
虽没有特别限定，但半导体集成电路U2通过公知的半导体集成电路的制造技术形成在如单晶硅等那样的1个半导体基板上。
图1中，非接触工作用电源电路U3由整流电路、平滑电容构成。当然，也可以设置调节器功能，进行控制使得电源电路U3输出的电压不超过预定电压电平。
非接触工作用电源电路U3的输出电压和从电源端子VDD经由电源电压输入控制电路U4供给的电源电压，被提供给内部电源线VDDA，被用于内部电路U6的电源电压。
接触/非接触判断电路U5，通过检测电源的供给源，判断是使用接触端子U12来进行工作的状态(接触模式)，还是使用天线L1来进行工作的状态(非接触模式)，输出判断信号S2。这里，接触/非接触判断电路U5也可以使用在没有从天线L1供给功率时判断为接触模式的电路，也可以使用在从接触端子U12供给功率时判断为接触模式的电路。
电源电压输入控制电路U4的工作状态由接触/非接触判断电路U5的输出信号S2控制，在接触模式下工作时，将输入到电源电压端子VDD的电源电压抑制到预定的电压值而提供给内部电源线VDDA，作为所谓调节器电路工作，在非接触模式下工作时，将电源电压端子VDD与内部电源线VDDA分离。
内部电路U6由接收电路U7、发送电路U8、控制电路U9、存储器U10、I/O电路U11构成。接收电路U7对由IC卡具备的天线L1接收到的交流信号上重叠的信息信号进行解调后作为数字信息信号提供给控制电路U9。发送电路U8接收从控制电路U9输出的数字信号的信息信号，用该信息信号调制天线L1接收到的交流信号。读写器U17接收来自天线L1的电磁波的反射因上述调制而变化的情况，接收来自控制电路U9的信息信号。存储器U10用于在控制电路U7之间解调的信息数据、发送数据的记录等。
并且，控制电路U9能够通过I/O电路U11和信号输入输出端子PIO与外部装置进行信号交换。在通过信号输入输出端子PIO进行信号交换时，内部电路U6利用从电源电压端子VDD和接地端子VSS供给的电源电压来工作。
图3是实施方式1的半导体集成电路中安装的电源电压输入控制电路U4的基本结构图。这里，为了明确说明，记载了涉及电源电压输入控制电路U4的外围电路的非接触用电源电路U3、接触/非接触判断电路U5、以及构成接触端子U12的电源电压端子VDD和接地端子VSS。
在图3中，P沟道型MOS晶体管(以下简记作PMOS晶体管)M1连接在电源电压端子VDD与内部电源线VDDA之间，PMOS晶体管M1的基板电压与供给基板电位控制电路B1的输出电压的电压线VDDH连接，PMOS晶体管M1的栅极端子被输入由电压控制电路B2和上拉电路B3生成的控制信号S1。
电压控制电路B2由以下电路构成。在内部电源线VDDA与接地端子VSS之间设置分压电阻R1和分压电阻R2。在这些分压电阻R1和R2的连接点得到的分压电压，被提供给运算放大电路A1的非反相输入(+)。在该运算放大电路A1的反相输入(-)与接地端子VSS之间连接基准电压源V1。电压控制电路B2的工作/非工作由接触/非接触判断电路U5输出的判断信号S2控制，例如，在信号S2的高电平指示的接触模式下工作时允许工作，在信号S2的低电平指示的非接触模式下工作时停止。电压控制电路B2的工作电源为VDD或VDDH。电压控制电路B2的工作电源也可以采取信号S2为高电平时通过省略图示的电源开关向电压控制电路B2供给电源VDD或VDDH的方式。
通过以上结构，电压控制电路B2仅在接触模式下工作时，生成与在分压电阻R1与R2的连接点得到的分压电压和基准电压源V1的输出电压之差成比例的电压，将该电压作为控制信号S1输出。接收信号S1的PMOS晶体管M1的相互电导被控制，使得电阻R1、R2产生的分压电压与基准电压V1相等，进行作为调节器的工作。
上拉电路B3由PMOS晶体管M2构成，由接触/非接触判断电路U5输出的判断信号S2控制导通/截止，基于信号S2为高电平的接触模式下工作时PMOS晶体管M2截止，基于信号S2为低电平的非接触模式下工作时PMOS晶体管M2导通。由于PMOS晶体管M2的导通状态，PMOS晶体管M1为截止状态。
基板电位控制电路B1中，输入端子T1与电源电压端子VDD连接，输入端子T2与内部电源线VDDA连接，输出端子T3与电压线VDDH连接。
图4表示构成实施方式1的半导体集成电路中安装的电源电压输入控制电路U4的基板电位控制电路B1的输入输出特性的一例。这里，为了简化说明，电源线VDDA的电压取为恒定，示出电源电压端子VDD的电压发生了变化时的电压线VDDH的电压变化。
如图4所示，基板电位控制电路B1是具有以下功能的电路，将与输入端子T1连接的电源电压端子VDD的电压电平和与输入端子T2连接的电源线VDDA进行比较，将电压电平高的电压信号输出到电压线VDDH。
由此，基板电位控制电路B1在PMOS晶体管M1为导通状态的接触模式下，对PMOS晶体管M1的基板端子供给与源极端子同电平的电压。在PMOS晶体管M1的基板端子与源极端子之间形成的寄生二极管的两端电位相等，并且在PMOS晶体管M1的基板端子与漏极端子之间形成的寄生二极管始终被施加反向偏压，因此，在电源电压端子VDD与内部电源线VDDA之间不形成电流路径，能够从电源电压端子VDD完全切断内部电源线VDDA。
这里，补充上述判断电路U5的判断功能。无电源状态下，电源电压输入控制电路U4和判断电路U5的内部节点收敛于低电平，信号S1、S2、内部电压VDDH、VDDA均为低电平。例如，判断电路U5，在VDDA为低电平时，一旦检测出VDD为高电平，则将S2反相到高电平并维持该状态，当VDD为低电平时，一旦检测出VDDA为高电平，则将S2维持在低电平。判断电路U5也可以采取以下方式，在无法检测到从天线端子供给有功率时，将S2反相到高电平并维持该状态，通过检测从天线端子供给有功率来将S2维持在低电平。在任意一种情况下，判断电路U5的工作电源都为VDDH，因此能够对判断电路U5供给电源，进行稳定的判断工作。
在图3所示的电路结构中，使用接触端子U12来进行工作的状态(接触模式)下的各部的工作如下所述。
构成接触端子U12的电源电压端子VDD与接地端子VSS之间被施加电压，当天线L1上没有被供给来自外部的电磁波时，接触/非接触判断电路U5判断为接触模式，将判断信号S2设为高电平而输出。
该判断信号S2被输入到上拉电路B3和电压控制电路B2，控制为构成上拉电路B3的PMOS晶体管M2截止，并且电压控制电路B2工作，因此，在PMOS晶体管M1的栅极端子上供给由电压控制电路B2生成的控制信号S1。
通过以上工作，在接触模式下工作时，PMOS晶体管M2和电压控制电路B2作为将内部电源线VDDA的电压抑制到预定电压值的调节器电路来进行工作。此时，内部电源线VDDA的电位比电源电压端子VDD的电位低，因此，PMOS晶体管M1的基板端子被基板电位控制电路B1控制成与电源电压端子VDD电位相同。
在图3所示的电路结构中，使用天线L1来进行工作的状态(非接触模式)下的各部的工作如下所述。
构成接触端子U12的电源电压端子VDD与接地端子VSS之间不施加电压，当天线L1上被供给来自外部的电磁波时，接触/非接触判断电路U5判断为非接触模式，将判断信号S2设为低电平而输出。
该判断信号S2输入到上拉电路B3和电压控制电路B2，由此，电压控制电路B2停止，并且构成上拉电路B3的PMOS晶体管M2导通，因此，PMOS晶体管M1的栅极端子被控制为与电压线VDDH电位相同。
通过以上工作，在非接触模式下工作时，PMOS晶体管M1维持在截止状态，因此电源电压端子VDD与内部电源线VDDA完全分离。
因此，非接触模式下工作时，即使在电源电压端子VDD与接地端子VSS之间施加电压，也与电源电压端子VDD的电位和内部电源线VDDA的电位的大小关系无关，维持PMOS晶体管M1的栅极端子和基板端子电位相等的状态，并且该电位维持在与PMOS晶体管M1的源极端子相同的电位，因此能够将PMOS晶体管M1维持在截止状态，将电源电压端子VDD与内部电源线VDDA维持在完全分离的状态。
如上所述，利用基板电位控制电路B1将构成调节器电路的PMOS晶体管M1的基板电位维持在最适当状态，切换接触模式和非接触模式工作中的PMOS晶体管M1的栅极电压的控制方法，由此，能够将PMOS晶体管M1作为接触模式下工作时构成调节器电路的电压抑制用晶体管来工作，从而对内部电源线VDD供给预定的电压，作为非接触模式下工作时将电源电压端子VDD和内部电源线VDDA分离的开关晶体管来工作。
由此，如前所述，一般能够将所安装的构成调节器电路的晶体管用于实现电源分离的开关晶体管，因此，在电源电压端子VDD与内部电源线VDDA之间不需要分离用晶体管，能够将芯片面积的增大抑制到极小。
图5是表示实施方式1的半导体集成电路中安装的基板电位控制电路B 1的具体结构的一例的电路结构图。
图5所示的基板电位控制电路B1包括：基板端子与输出端子T3连接的PMOS晶体管M3和M4、控制PMOS晶体管M3和M4的栅极端子的栅极端子控制电路B4。栅极端子被输入控制信号S3的PMOS晶体管M3和栅极端子被输入控制信号S4的PMOS晶体管M4，在输入端子T1与输入端子T2之间串联连接，将PMOS晶体管M3与PMOS晶体管M4的连接点作为输出连接端子T3。栅极端子控制电路B4是将输入端子T1作为控制信号S4输出，将输入端子T2作为控制信号S3输出的结构。
构成以上电路结构的基板电位控制电路B1，在图3所示的电源电压输入控制电路U4中，输入端子T1与电源电压端子VDD连接，输入端子T2与内部电源线VDDA连接，输出端子T3与电压线VDDH连接。
这里，如果电源电压端子VDD的电位比内部电源线VDDA的电位高，则PMOS晶体管M3导通，PMOS晶体管M4截止，因此，输出端子T3成为被输入端子T1短路的状态，电压线VDDH被控制为与电源电压端子VDD相同的电位。
相反，如果电源电压端子VDD的电位比内部电源线VDDA的电位低，则PMOS晶体管M3截止，PMOS晶体管M4导通，因此，输出端子T3成为被输入端子T2短路的状态，电压线VDDH被控制为与内部电源线VDDA相同的电位。
由此，基板电位控制电路B1能够利用仅有2个PMOS晶体管M3和M4的简单结构，得到图4所示的输入输出特性。PMOS晶体管M3和M4中，稳态流过的电流极小，因此，能够将其晶体管尺寸抑制得小。
PMOS晶体管M3和M4的阈值电压为负电压时，不论电源电压端子VDD和内部电源线的电位关系如何，都发生PMOS晶体管M3和M4均导通的条件，因此，优选为PMOS晶体管M3和M4的阈值电压为正电压。
图6是表示实施方式1的半导体集成电路中安装的基板电位控制电路B1的其他具体结构的电路结构图。
图6所示的基板电位控制电路B1包括：基板端子与输出端子T3连接的PMOS晶体管M3和M4、和控制PMOS晶体管M3和M4的栅极端子的栅极端子控制电路B4。栅极端子被输入控制信号S3的PMOS晶体管M3和栅极端子被输入控制信号S4的PMOS晶体管M4，在输入端子T1与输入端子T2之间串联连接，将PMOS晶体管M3与PMOS晶体管M4的连接点作为输出端子T3。栅极端子控制电路B4由电压比较电路A2和A3构成，对于电压比较电路A2，如果输入端子T1的电位比输入端子T2的电位高则作为控制信号S3输出“L”，如果输入端子T1的电位比输入端子T2的电位低则作为控制信号S3输出“H”。对于电压比较电路A3，如果输入端子T1的电位比输入端子T2的电位高则作为控制信号S4输出“H”，如果输入端子T1的电位比输入端子T2的电位低则作为控制信号S4输出“L”。
构成以上电路结构的基板电位控制电路B1，在图3所示的电源电压输入控制电路U4中，输入端子T1与电源电压端子VDD连接，输入端子T2与内部电源线VDDA连接，输出端子T3与电压线VDDH连接。
这里，如果电源电压端子VDD的电位比内部电源线VDDA的电位高，则电压比较电路A2作为控制信号S3输出“L”，电压比较电路A3作为控制信号S4输出“H”，由此，PMOS晶体管M3导通，PMOS晶体管M4截止，因此，输出端子T3成为被输入端子T1短路的状态，电压线VDDH被控制与电源电压端子VDD相同的电位。
相反，如果电源电压端子VDD的电位比内部电源线VDDA的电位低，则电压比较电路A2作为控制信号S3输出“H”，电压比较电路A3作为控制信号S4输出“H”，由此，PMOS晶体管M3截止，PMOS晶体管M4导通，因此，输出端子T3成为被输入端子T2短路的状态，电压线VDDH被控制为与内部电源线VDDA相同的电位。
由此，基板电位控制电路B1能够得到图4所示的输入输出特性。由电压比较电路A2和A3生成控制信号S3和S4，因此在电源电压端子VDD与内部电源线VDDA的电位差小时，也能够可靠地控制PMOS晶体管M3和M4的导通/截止，跟随电源电压端子VDD和内部电源线VDDA的电位改变来进行工作。
图7是表示实施方式1的半导体集成电路中安装的基板电位控制电路B1的其他具体结构的电路结构图。
图7所示的基板电位控制电路B1包括：基板端子与输出端子T3连接的PMOS晶体管M3和M4、和控制PMOS晶体管M3和M4的栅极端子的栅极端子控制电路B4。栅极端子被输入控制信号S3的PMOS晶体管M3和栅极端子被输入控制信号S4的PMOS晶体管M4，在输入端子T1与输入端子T2之间串联连接，将PMOS晶体管M3与PMOS晶体管M4的连接点作为输出端子T3。栅极端子控制电路B4由电压比较电路A2和A3构成，电压比较电路A2由PMOS晶体管M5和M6以及电流源电路I1和I2构成。在输入端子T1与接地电位之间，串联连接有源极端子与基板端子相连接的PMOS晶体管M5和电流源I1，在输入端子T2与接地电位之间，串联连接有源极端子与基板端子相连接的PMOS晶体管M6和电流源I2。PMOS晶体管M5和M6的栅极端子连接在PMOS晶体管M5与电流源I1的连接点上，PMOS晶体管M6与电流源I2的连接点生成的电压信号被作为控制信号S3输出。电压比较电路A3由PMOS晶体管M7和M8以及电流源电路I3和I4构成。在输入端子T2与接地电位之间，串联连接有源极端子与基板端子相连接的PMOS晶体管M7和电流源I3，在输入端子T1与接地电位之间，串联连接有源极端子与基板端子相连接的PMOS晶体管M8和电流源I4。PMOS晶体管M7和M8的栅极端子连接在PMOS晶体管M7与电流源I3的连接点上，PMOS晶体管M8与电流源I4的连接点生成的电压信号被作为控制信号S4输出。
构成以上电路结构的基板电位控制电路B1，在图3所示的电源电压输入控制电路U4中，输入端子T1与电源电压端子VDD连接，输入端子T2与内部电源线VDDA连接，输出端子T3与电压线VDDH连接。
以下，为了简化图7所示的基板电位控制电路B1的工作说明，设PMOS晶体管M5～M8的晶体管尺寸相等，电流源I1～I4的电流值相等。
这里，如果电源电压端子VDD的电位比内部电源线VDDA的电位高，则电压比较电路A2中，PMOS晶体管M5和M6的栅极电位相等，该电位被控制为使PMOS晶体管M5能够流过从电流源I1供给的电流的电位，因此，PMOS晶体管M6的栅极-源极间电压比PMOS晶体管M5的栅极-源极间电压小，PMOS晶体管M6与电流源I2的连接点的电位下降，不久便与接地电位大致相同。
另一方面，电压比较电路A3中，PMOS晶体管M7和M8的栅极电位相等，该电位被控制为使PMOS晶体管M7能够流过从电流源I3供给的电流的电位，因此，PMOS晶体管M8的栅极-源极间电压比PMOS晶体管M7的栅极-源极间电压大，PMOS晶体管M8与电流源I4的连接点的电位上升，不久变成与内部电源线VDDA的电位大致相同。
通过以上工作，PMOS晶体管M3导通，PMOS晶体管M4截止，因此，输出端子T3成为被输入端子T1短路的状态，电压线VDDH被控制为与电源电压端子VDD相同的电位。
相反，如果电源电压端子VDD的电位比内部电源线VDDA的电位低，则电压比较电路A2中，PMOS晶体管M5和M6的栅极电位相等，该电位被控制为使PMOS晶体管M5能够流过从电流源I 1供给的电流的电位，因此，PMOS晶体管M6的栅极-源极间电压比PMOS晶体管M5的栅极-源极间电压大，PMOS晶体管M6与电流源I2的连接点的电位上升，不久变成与内部电源线VDDA的电位大致相同。
另一方面，电压比较电路A3中，PMOS晶体管M7和M8的栅极电位相等，该电位被控制为使PMOS晶体管M7能够流过从电流源I3供给的电流的电位，因此，PMOS晶体管M8的栅极-源极间电压比PMOS晶体管M7的栅极-源极间电压小，PMOS晶体管M8与电流源I4的连接点的电位下降，不久变成与接地电位大致相同。
通过以上工作，PMOS晶体管M3导通，PMOS晶体管M4截止，因此，输出端子T3成为被输入端子T2短路的状态，电压线VDDH被控制为与电源电压端子VDDA相同的电位。
由此，基板电位控制电路B1能够得到图4所示的输入输出特性。由电压比较电路A2和A3生成控制信号S3和S4，因此在电源电压端子VDD与内部电源线VDDA的电位差小时，也能够可靠地控制PMOS晶体管M3和M4的导通/截止。
图7中使用了电流源I1～I4，但也可以使用电阻等。
《实施方式2》
图8是表示实施方式2的半导体集成电路中安装的电源电压输入控制电路U4的其他结构的基本结构图。这里，为了明确本发明的说明，记载了半导体集成电路U2中安装的非接触用电源电路U3、接触/非接触判断电路U5、以及构成接触端子U12的电源电压端子VDD和接地端子VSS。
在图8中，PMOS晶体管M1连接在电源电压端子VDD与内部电源线VDDA之间，PMOS晶体管M1的基板电压与供给基板电位控制电路B1的输出电压的电压线VDDH连接，PMOS晶体管M1的栅极端子被输入由电压控制电路B2和上拉电路B3生成的控制信号S1，电源电压端子VDD与由判断信号S2控制的下拉电路B5连接。
电压控制电路B2由以下电路构成。在内部电源线VDDA与接地端子VSS之间设置分压电阻R1和分压电阻R2。在这些分压电阻R1和R2的连接点得到的分压电压，被提供给运算放大电路A1的非反相输入(+)。在该运算放大电路A1的反相输入(-)与接地端子VSS之间连接基准电压源V1。电压控制电路B2的工作/非工作由接触/非接触判断电路U5输出的判断信号S2控制，在信号S2的高电平指示的接触模式下工作时允许工作，在信号S2的低电平指示的非接触模式下工作时停止。
通过以上结构，电压控制电路B2仅在接触模式下工作时，生成与在分压电阻R1与R2的连接点得到的分压电压和基准电压源V1的输出电压之差成比例的电压，将该电压作为控制信号S1输出。
另一方面，上拉电路B3由PMOS晶体管M2构成，由接触/非接触判断电路U5输出的判断信号S2控制导通/截止，在接触模式下工作时PMOS晶体管M2截止，在非接触模式下工作时PMOS晶体管M2导通。
下拉电路B5由使判断信号S2反相的反相电路B6和N沟道型MOS晶体管(以下简记作NMOS晶体管)M9构成，导通/截止由接触/非接触判断电路U5输出的判断信号S2控制，在接触模式下工作时NMOS晶体管M9截止，在非接触模式下工作时NMOS晶体管M9导通。
基板电位控制电路B1中，输入端子T1与电源电压端子VDD连接，输入端子T2与内部电源线VDDA连接，输出端子T3与电压线VDDH连接。
如图4所示，基板电位控制电路B1是具有以下功能的电路，将与输入端子T1连接的电源电压端子VDD的电压电平和与输入端子T2连接的电源线VDDA进行比较，将电压电平高的电压信号输出到电压线VDDH，代表性的适用图5～7所示的电路结构等。
由此，基板电位控制电路B1，对PMOS晶体管M 1的基板端子供给与源极端子相同电平的电压，在PMOS晶体管M1的基板端子与源极端子之间形成的寄生二极管的两端电位相等，并且在PMOS晶体管M 1的基板端子与漏极端子之间形成的寄生二极管始终被施加反向偏压，因此，在电源电压端子VDD与内部电源线VDDA之间不形成电流路径，能够从电源电压端子VDD完全切断内部电源线VDDA。
在图8所示的电路结构中，使用接触端子U12来进行工作的状态(接触模式)下的各部的工作如下所述。
构成接触端子U12的电源电压端子VDD与接地端子VSS之间被施加电压，当天线L1上没有被供给来自外部的电磁波时，接触/非接触判断电路U5判断为接触模式，将判断信号S2设为高电平而输出。
该判断信号S2被输入到上拉电路B3和电压控制电路B2，控制为构成上拉电路B3的PMOS晶体管M2截止，电压控制电路B2工作，因此，PMOS晶体管M1的栅极端子被供给由电压控制电路B2生成的控制信号S1。此时，下拉电路B5也被输入判断信号S2，但该信号使得构成下拉电路B5的NMOS晶体管M9截止，因此，不影响电源电压输入控制电路B1的工作。
通过以上工作，在接触模式下工作时，PMOS晶体管M2和电压控制电路B2作为将内部电源线VDDA的电压抑制为预定电压值的调节器电路来进行工作。此时，内部电源线VDDA的电位比电源电压端子VDD的电位低，因此，PMOS晶体管M1的基板端子被基板电位控制电路B1控制为与电源电压端子VDD电位相同。
在图8所示的电路结构中，使用天线L1来工作的状态(非接触模式)中的各部的工作如下所述。
构成接触端子U12的电源电压端子VDD与接地端子VSS之间不施加电压，当天线L1上被供给来自外部的电磁波时，接触/非接触判断电路U5判断为非接触模式，将判断信号S2设为低电平而输出。
该判断信号S2被输入到上拉电路B3和电压控制电路B2。由此，电压控制电路B2停止，并且构成上拉电路B3的PMOS晶体管M2导通，因此，PMOS晶体管M 1的栅极端子被控制为与电压线VDDH电位相同。
并且，判断信号S2被输入到下拉电路B5，构成下拉电路B5的NMOS晶体管M9导通，由此，控制为在电源电压端子VDD与接地端子VSS之间流过电流，电源电压端子VDD的电位与接地电位相等。
因此，非接触模式下工作时，能够将电源电压端子VDD固定为与接地端子相同的电位，内部电源线VDDA的电位比电源电压端子VDD的电位高，因此，维持PMOS晶体管M1的栅极端子和基板端子维持电位相等的状态，并且该电位维持在与PMOS晶体管M1的源极端子即内部电源线VDDA相同的电位，因此能够将PMOS晶体管M1维持在截止状态，将电源电压端子VDD与内部电源线VDDA维持在完全分离的状态。
即使利用能够供给比NMOS晶体管M9能流过的电流大的电流的电源，在电源电压端子VDD与接地端子VSS之间施加电压，也与电源电压端子VDD的电位和内部电源线VDDA的电位的大小关系无关，维持PMOS晶体管M 1的栅极端子和基板端子电位相等的状态，并维持在与PMOS晶体管M1的源极端子相同的电位，因此，PMOS晶体管M1能够维持在截止状态，电源电压端子VDD和内部电源线VDDA能够维持在完全分离的状态。即使将PMOS晶体管M 1的源极端子从VDDA侧换为VDD侧那样大的电压施加给电源端子VDD，该PMOS晶体管M 1的栅极与基板之间也处于同电位状态而无变化，但在源极端子调换时的转变期间不能完全排除PMOS晶体管M1的截止状态变得不稳定的可能。与没有设置下拉电路B5的图1的结构相比，其稳定性显著增加。
如上所述，利用基板电位控制电路B1将构成调节器电路的PMOS晶体管M1的基板电位维持在最适当状态，切换接触模式和非接触模式工作中的PMOS晶体管M1的栅极电压的控制方法，由此，能够在接触模式下工作时作为构成调节器电路的电压抑制用晶体管来工作，从而对内部电源线VDD供给预定的电压，在非接触模式下工作时作为将电源电压端子VDD和内部电源线VDDA分离的开关晶体管来工作。
由此，如前所述，一般能够将所安装的构成调节器电路的晶体管用于实现电源分离的开关晶体管，因此，在电源电压端子VDD与内部电源线VDDA之间不需要分离用晶体管，能够将芯片面积的增大抑制到极小。
并且，在非接触模式下工作时，即使在电源电压端子VDD上什么也没有连接的状态下，也能够利用下拉电路B5，将电源电压端子VDD固定在接地电位，实现更稳定的工作。
《实施方式3》
图9是表示实施方式3的半导体集成电路中安装的电源电压输入控制电路U4的其他结构的基本结构图。这里，为了明确本发明的说明，记载了半导体集成电路U2中安装的非接触用电源电路U3、接触/非接触判断电路U5、以及构成接触端子U12的电源电压端子VDD和接地端子VSS。
在图9中，PMOS晶体管M1连接在电源电压端子VDD与内部电源线VDDA之间，PMOS晶体管M1的基板电压与供给基板电位控制电路B1的输出电压的电压线VDDH连接，PMOS晶体管M1的栅极端子被输入由电压控制电路B2和上拉电路B3生成的控制信号S1。
电压控制电路B2由以下电路构成。在内部电源线VDDA与接地端子VSS之间设置分压电阻R1和分压电阻R2。在这些分压电阻R1和R2的连接点得到的分压电压，提供给运算放大电路A1的非反相输入(+)。在该运算放大电路A1的反相输入(-)与接地端子VSS之间连接基准电压源V1。电压控制电路B2的工作/非工作由接触/非接触判断电路U5输出的判断信号S2控制，在信号S2的高电平指示的接触模式下工作时允许工作，在信号S2的低电平指示的非接触模式下工作时停止。
通过以上结构，电压控制电路B2仅在接触模式下工作时，生成与在分压电阻R1与R2的连接点得到的分压电压和基准电压源V1的输出电压之差成比例的电压，将该电压作为控制信号S1输出。
上拉电路B3由PMOS晶体管M2构成，由接触/非接触判断电路U5输出的判断信号S2控制导通/截止，在接触模式下工作时PMOS晶体管M2截止，在非接触模式下工作时PMOS晶体管M2导通。
基板电位控制电路B1中，输入端子T1与电源电压端子VDD连接，输入端子T2与内部电源线VDDA连接，输出端子T3与电压线VDDH连接。
如图4所示，基板电位控制电路B1是具有以下功能的电路，将与输入端子T1连接的电源电压端子VDD的电压电平和与输入端子T2连接的电源线VDDA进行比较，将电压电平高的电压信号输出到电压线VDDH，代表性的适用图5～7所示的电路结构等。
由此，基板电位控制电路B1，对PMOS晶体管M1的基板端子供给与源极端子相同电平的电压，在PMOS晶体管M1的基板端子与源极端子之间形成的寄生二极管的两端电位相等，并且在PMOS晶体管M1的基板端子与漏极端子之间形成的寄生二极管始终被施加反向偏压，因此，在电源电压端子VDD与内部电源线VDDA之间不形成电流路径，能够从电源电压端子VDD完全切断内部电源线VDDA。
并且，开关电路B7中，输入端子T4与电源电压端子VDD连接，输入端子T5与内部电源线VDDA连接，输出端子T6与电压线VDDC连接，由输入端子T7上连接的判断信号S2控制其工作。由此，在接触模式下工作时，将电压线VDDC控制为与电源电压端子VDD相同的电位，在非接触模式下工作时，将电压线VDDC控制为与内部电源线VDDA相同的电位。电压线VDDC的电压的利用例将在后面说明。
在图9所示的电路结构中，使用接触端子U12来进行工作的状态(接触模式)下的开关电路B7的工作如下所述。
构成接触端子U12的电源电压端子VDD与接地端子VSS之间被施加电压，当天线L1上没有被供给来自外部的电磁波时，接触/非接触判断电路U5判断为接触模式，将判断信号S2设为高电平而输出。
该判断信号S2被输入到上拉电路B3和电压控制电路B2，控制为构成上拉电路B3的PMOS晶体管M2截止，电压控制电路B2工作，因此，PMOS晶体管M1的栅极端子被供给由电压控制电路B2生成的控制信号S1。
根据该判断信号S2，开关电路B7使电压线VDDC与内部电源线VDDA完全分离，将电压线VDDC控制为与电源电压端子VDD相同的电位。
通过以上工作，在接触模式下工作时，PMOS晶体管M2和电压控制电路B2作为将内部电源线VDDA的电压抑制为预定电压值的调节器电路来进行工作。此时，内部电源线VDDA的电位比电源电压端子VDD的电位低，因此，PMOS晶体管M1的基板端子被基板电位控制电路B1控制为与电源电压端子VDD电位相同。
在图9所示的电路结构中，使用天线L1来工作的状态(非接触模式)中的开关电路B7的工作如下所述。
构成接触端子U12的电源电压端子VDD与接地端子VSS之间不施加电压，当天线L1上被供给来自外部的电磁波时，接触/非接触判断电路U5判断为非接触模式，将判断信号S2设为低电平而输出。
该判断信号S2被输入到上拉电路B3和电压控制电路B2。由此，电压控制电路B2停止，并且构成上拉电路B3的PMOS晶体管M2导通，因此，PMOS晶体管M1的栅极端子被控制为与电压线VDDH电位相同。
因此，非接触模式下工作时，即使在电源电压端子VDD与接地端子VSS之间施加电压，也与电源电压端子VDD的电位和内部电源线VDDA的电位的大小关系无关，能够维持PMOS晶体管M1的栅极端子和基板端子被短路的状态，并且维持在与PMOS晶体管M1的源极端子相同的电位，因此能够将PMOS晶体管M1维持在截止状态，将电源电压端子VDD与内部电源线VDDA维持在完全分离的状态。
根据该判断信号S2，开关电路B7使电压线VDDC与电源电压端子VDD完全分离，将电压线VDDC控制为与内部电源线VDDA相同的电位。
如上所述，利用基板电位控制电路B1将构成调节器电路的PMOS晶体管M1的基板电位维持在最适当状态，切换接触模式和非接触模式工作中的PMOS晶体管M1的栅极电压的控制方法，由此，能够将PMOS晶体管M1，在接触模式下工作时作为构成调节器电路的电压抑制用晶体管来工作，从而对内部电源线VDD供给预定的电压，在非接触模式下工作时作为将电源电压端子VDD和内部电源线VDDA分离的开关晶体管来工作。
由此，如前所述，一般能够将所安装的构成调节器电路的晶体管用于实现电源分离的开关晶体管，因此，在电源电压端子VDD与内部电源线VDDA之间不需要分离用晶体管，能够将芯片面积的增大抑制到极小。
以上那样控制的电压线VDDC，例如可以用于构成电压控制电路B2的基准电压源V1的电源电压端子。
这里，作为例子说明了基准电压源V1的工作电压。优选的是，构成电压控制电路B2的基准电压源V1，通过由电压控制电路B2和PMOS晶体管M1形成的调节器电路的工作，在接触模式下工作时，供给与电源电压端子VDD电位相同的电源电压。
另一方面，在非接触模式下工作时，考虑到在非接触工作用电源电路U3所具备的非接触用调节器电路等中利用基准电压源V1，优选为基准电压源V 1将内部电源线VDDA与接地端子VSS之间生成的电压用于电源电压。因此，非接触模式时不能将与内部电源线VDDA完全分离的电源电压端子VDD用于基准电压源V 1的电源电压。即，需要为非接触工作用电源电路U3另行设置基准电压源。
鉴于以上情况，设置电压线VDDC，该电压线VDDC在接触模式下工作时被控制为与电源电压端子VDD相同的电位，在非接触模式下工作时被控制为与内部电源线VDDA相同的电位，使基准电压源V1在电压线VDDC生成的电压下工作，由此，不用设置多个基准电压源，就能够在接触模式和非接触模式双方利用基准电压源V 1来实现稳定的电压生成工作。
由此，像基准电压源V1那样，能够灵活地控制要在接触模式和非接触模式下变更工作电压的电路的电源电压，能够共用具有同一功能的电路，因此能够抑制芯片面积的增大。
并且，为了消减特性误差，在芯片出厂前的调整工序中，需要将特性的调整数据存储在半导体集成电路U2上安装的存储器U10中，此时，如果在需要特性调整的电路的电源电压端子上连接电压线VDDC而利用，则能够共用具有同一功能的电路，不需要多次的电路特性的调整工序，能够降低芯片成本。
这里，着眼于基准电压源V1的电源电压进行了说明，但显然电压线VDDC也可以用于其他电路等。只是由于在接触模式下工作时以电源电压端子VDD供给的电压来工作，因此需要考虑元件的耐压等。
图10是表示实施方式3的半导体集成电路中安装的开关电路B7的具体结构的一例的电路结构图。
图10所示的开关电路B7，由开关基本电路B8、B9以及反相电路B 10构成。
开关基本电路B8，在输入端子T4与输出端子T6之间串联连接有PMOS晶体管M10和M11，PMOS晶体管M 10的基板端子与输入端子T4连接，PMOS晶体管M11的基板端子与输出端子T6连接，PMOS晶体管M10和M11的栅极端子被输入由反相电路B8将输入端子T7的电压信号反相后的信号。
通过以上电路结构，在PMOS晶体管M10和PMOS晶体管M11的连接点与PMOS晶体管M10的基板端子之间形成的寄生二极管、和在PMOS晶体管M10和PMOS晶体管M11的连接点与PMOS晶体管M11的基板端子之间形成的寄生二极管中的任意一个，必须被施加反向偏压，因此，在输入端子T4与输出端子T6之间不会流过不需要的电流。
开关基本电路B9，在输入端子T5与输出端子T6之间串联连接有PMOS晶体管M12和M13，PMOS晶体管M12的基板端子与输入端子T5连接，PMOS晶体管M13的基板端子与输出端子T6连接，PMOS晶体管M12和M13的栅极端子被输入在输入端子T7输入的电压信号。
通过以上电路结构，在PMOS晶体管M12和PMOS晶体管M13的连接点与PMOS晶体管M12的基板端子之间形成的寄生二极管、和在PMOS晶体管M12和PMOS晶体管M13的连接点与PMOS晶体管M13的基板端子之间形成的寄生二极管中的任意一个，必须被施加反向偏压，因此，在输入端子T5与输出端子T6之间不会流过不需要的电流。
通过以上结构，由2个开关基本电路B8、B9以及反相电路B10构成的开关电路B7成为如下开关电路B7，在图9所示的电源电压输入控制电路U4中，输入端子T4与电源电压端子VDD连接，输入端子T5与内部电源线VDDA连接，输出端子T6与电压线VDDC连接，输入端子T7被输入判断信号S2。
这里，当判断信号S2表示是接触模式时，构成开关基本电路B8的PMOS晶体管M10和M11导通，构成开关基本电路B9的PMOS晶体管M12和M13截止。此时，如上所述，PMOS晶体管的基板端子部分上形成的寄生二极管中不流过不需要的电流，所以电压线VDDC与内部电源线VDDA完全分离，电压线VDDC被控制为与电源电压端子VDD相同的电位。
相反，当判断信号S2表示是非接触模式时，构成开关基本电路B8的PMOS晶体管M10和M11截止，构成开关基本电路B9的PMOS晶体管M12和M13导通。此时，如上所述，PMOS晶体管的基板端子部分上形成的寄生二极管中不流过不需要的电流，所以电压线VDDC与电源电压端子VDD完全分离，电压线VDDC被控制为与内部电源线VDDA相同的电位。
由此，通过根据判断信号S2控制开关电路B7，从而选择性地在电压线VDDC输出电源电压端子VDD或内部电源线VDDA，由此能够灵活地控制要在接触模式和非接触模式下变更工作电压的电路的电源电压，能够共用具有同一功能的电路，因此能够抑制芯片面积的增大。
至于基准电压源V1等，由于能够减小其消耗电流，因此能够减小构成开关电路B7的PMOS晶体管M10～M13的晶体管尺寸，对芯片面积的影响极小。
图11是表示实施方式3的半导体集成电路中安装的开关电路B7的另一具体结构的电路结构图。
图11所示的开关电路B7，由开关基本电路B 11、B 12以及反相电路B 13构成。
开关基本电路B11，在输入端子T4与输出端子T6之间连接有PMOS晶体管M 14，PMOS晶体管M14的基板端子与电源电压输入控制电路U4具备的电压线VDDH连接，PMOS晶体管M 14的栅极端子被输入由反相电路B13将输入端子T7的电压信号反相后的信号。
通过以上电路结构，电源电压输入控制电路U4具备的电压线VDDH在电源电压端子VDD和内部电源线VDDA上是与高电位侧相同的电位，因此，在PMOS晶体管M14的基板端子与PMOS晶体管M14源极端子或漏极端子之间形成的寄生二极管，必须被施加反向偏压，因此，在输入端子T4与输出端子T6之间不会流过不需要的电流。
开关基本电路B12，在输入端子T5与输出端子T6之间连接有PMOS晶体管M15，PMOS晶体管M15的基板端子与电源电压输入控制电路U4具备的电压线VDDH和输入端子T5之间串联连接的PMOS晶体管M16和M17的连接点连接，PMOS晶体管M15的栅极端子被输入在输入端子T7输入的电压信号。PMOS晶体管M 16的基板端子与输入端子T5连接，PMOS晶体管M16的栅极端子被输入在输入端子T7输入的电压信号，PMOS晶体管M17的基板端子与电源电压输入控制电路U4具备的电压线VDDH连接，PMOS晶体管M17的栅极端子被输入由反相电路B13将输入端子T7的电压信号反相后的信号。
通过以上结构，在PMOS晶体管M15～M17的基板端子上形成的寄生二极管不被施加正向偏压，因此，在输入端子T5与输出端子T6之间不会流过不需要的电流。
通过以上结构，由2个开关基本电路B11、B12以及反相电路B13构成的开关电路B7成为如下开关电路B7，在图9所示的电源电压输入控制电路U4中，输入端子T4与电源电压端子VDD连接，输入端子T5与内部电源线VDDA连接，输出端子T6与电压线VDDC连接，输入端子T7被输入判断信号S2。
这里，当判断信号S2表示是接触模式时，构成开关基本电路B11的PMOS晶体管M14导通，构成开关基本电路B12的PMOS晶体管M15截止。此时，如上所述，PMOS晶体管的基板端子部分上形成的寄生二极管中不流过不需要的电流，电压线VDDC与内部电源线VDDA完全分离，电压线VDDC被控制为与电源电压端子VDD相同的电位。
相反，当判断信号S2表示是非接触模式时，构成开关基本电路B11的PMOS晶体管M14截止，构成开关基本电路B12的PMOS晶体管M15导通。此时，如上所述，PMOS晶体管的基板端子部分上形成的寄生二极管中不流过不需要的电流，电压线VDDC与电源电压端子VDD完全分离，电压线VDDC被控制为与内部电源线VDDA相同的电位。
由此，通过根据判断信号S2控制开关电路B7，从而选择性地在电压线VDDC输出电源电压端子VDD或内部电源线VDDA，由此能够灵活地控制要在接触模式和非接触模式下变更工作电压的电路的电源电压，能够共用具有同一功能的电路，因此能够抑制芯片面积的增大。
并且，开关基本电路B11可以由单个PMOS晶体管构成，控制构成开关基本电路B12的PMOS晶体管M15的基板端子的PMOS晶体管M16和M17中稳定地流过电流，因此，PMOS晶体管M16和M17的晶体管尺寸可以比PMOS晶体管M15小，由此，能够减小构成开关电路B7的PMOS晶体管的占地面积。
以上，根据实施方式具体说明了本发明人完成的发明，但本发明不限于上述实施方式，显然在不脱离其主旨的范围内可以进行各种变更。例如，构成电源电压输入控制电路U4的电压控制电路B2的电路结构不限于图3等所示的电路结构，上拉电路B3也可以设置在具有其功能的电压控制电路B2中。也可以将图8所示的下拉电路B5应用于图9所示的电源电压输入控制电路U4，对于基板电位控制电路B1，可以将图5所示的电路结构与图6所示的电路结构组合，也可以将图5所示的电路结构与图7所示的电路结构组合。
本发明适用于具有多个电源输入装置且具备选择输入的电源供给源来进行工作的功能的半导体集成电路等。

Claims (14)

1.一种半导体集成电路，包括：
天线端子，与天线相连接；
第一电源电路，对从上述天线提供给上述天线端子的交流信号进行整流和平滑处理，从而在第一电源线上得到直流电压；
电源端子和接地端子，用于从外部输入电源电压；
第二电源电路，具有配置在上述电源端子与上述第一电源线之间的第一MOS晶体管、控制上述第一MOS晶体管的栅极端子电压的电压控制电路以及上拉电路；以及
基板电位控制电路，控制上述第一MOS晶体管的基板电压，
具有使用上述电源端子和上述接地端子进行工作的接触模式、和使用上述天线进行工作的非接触模式，
在为上述非接触模式时，通过使上述第一MOS晶体管处于截止状态来分离上述电源端子和上述第一电源线，
在为上述接触模式时，通过使利用上述电压控制电路和上拉电路生成的控制信号输入到上述第一MOS晶体管，从而将输入到上述电源端子的上述电源电压抑制为预定的电压，并将其输出到上述第一电源线。
2.根据权利要求1所述的半导体集成电路，其特征在于，
上述上拉电路包括第二MOS晶体管，该第二MOS晶体管在将上述第一电源电路生成的电压用于电源时，使上述第一MOS晶体管的基板电压和栅极电压导通，当使用来自外部端子的电源时设为非导通。
3.根据权利要求2所述的半导体集成电路，其特征在于，
上述基板电位控制电路，在上述第一MOS晶体管的截止状态下将上述第一电源线的电压作为上述基板电压来进行输出，在上述第一MOS晶体管的非截止状态下将上述电源端子的电压作为上述基板电压输出。
4.根据权利要求3所述的半导体集成电路，其特征在于，
上述基板电位控制电路包括：在上述基板电压的输出端子和上述电源端子之间配置的第三MOS晶体管；在上述基板电压的输出端子和上述第一电源线之间配置的第四MOS晶体管；以及控制上述第三MOS晶体管和上述第四MOS晶体管的栅极端子电压的栅极电压控制电路，
上述栅极电压控制电路，在上述电源端子的电位比上述第一电源线的电位高时，使上述第三MOS晶体管为导通状态，在上述电源端子的电位比上述第一电源线的电位低时，使上述第四MOS晶体管为导通状态，从而使上述第一MOS晶体管的基板电压成为与上述第一MOS晶体管的源极端子的电位相同的电位。
5.根据权利要求4所述的半导体集成电路，其特征在于，
上述第三MOS晶体管和上述第四MOS晶体管是各自基板的电位与上述基板电压的输出端子的电位相同的P沟道型MOS晶体管，
上述栅极电压控制电路由将上述第三MOS晶体管的栅极与上述第一电源线连接的布线、和将上述第四MOS晶体管的栅极与上述电源端子连接的布线形成。
6.根据权利要求1所述的半导体集成电路，其特征在于，
还包括
连接在上述电源端子与上述接地端子之间的下拉电路；和检测基于上述交流信号的电源的形成的检测电路，
根据上述检测电路的检测结果，上述下拉电路减小电源端子与接地端子之间的电阻值。
7.根据权利要求6所述的半导体集成电路，其特征在于，
上述检测电路将输入到第一MOS晶体管的基板端子的电压作为电源电压来工作。
8.根据权利要求1所述的半导体集成电路，其特征在于，
还包括将提供给上述第一电源线的电压作为电源电压来进行工作的内部电路。
9.一种IC卡，包括：
构成天线的线圈；
构成连接端子的多个金属端子；以及
权利要求1所述的半导体集成电路，
上述半导体集成电路的天线端子与上述线圈相连接，
上述半导体集成电路的电源端子和接地端子与预定的金属端子相连接。
10.一种半导体集成电路，包括：
第一电源电路，对从天线提供给天线端子的交流信号进行整流和平滑处理，从而在第一电源线上得到直流电压；
第二电源电路，具有生成控制信号的电压控制电路和上拉电路，该控制信号用于控制在从外部输入电源的电源端子与上述第一电源线之间配置的第一MOS晶体管的栅极端子电压；以及
基板电位控制电路，将上述第一MOS晶体管的源极电压作为基板电压来形成，
上述上拉电路具有第二MOS晶体管，该第二MOS晶体管在处于将用上述第一电源电路生成的电压用于电源的非接触模式时，使上述第一MOS晶体管的基板电压和栅极电压导通，
当处于使用来自外部端子的电源的接触模式时，利用上述控制信号控制上述第一MOS晶体管的栅极电压，
上述电压控制电路生成与在分压电阻的连接点得到的分压电压和基准电压源的输出电压之差成比例的电压，将该电压输出到上述第一MOS晶体管，
上述第一MOS晶体管的相互电导被控制，使得在上述分压电阻的连接点得到的分压电压与上述基准电压源的输出电压相等。
11.根据权利要求10所述的半导体集成电路，其特征在于，
上述基板电位控制电路，在上述第一MOS晶体管的截止状态下将上述第一电源线的电压作为上述基板电压来进行输出，在上述第一MOS晶体管的非截止状态下将上述第一电源端子的电压作为上述基板电压来进行输出。
12.根据权利要求11所述的半导体集成电路，其特征在于，
上述基板电位控制电路包括：在上述基板电压的输出端子和上述电源端子之间配置的第三MOS晶体管；在上述基板电压的输出端子和上述第一电源线之间配置的第四MOS晶体管；以及控制上述第三MOS晶体管和第四MOS晶体管的栅极端子电压的栅极电压控制电路，
上述栅极电压控制电路，在上述电源端子的电位比上述第一电源线的电位高时，使上述第三MOS晶体管为导通状态，在上述电源端子的电位比上述第一电源线的电位低时，使上述第四MOS晶体管为导通状态，从而使上述第一MOS晶体管的基板电压成为与上述第一MOS晶体管的源极端子的电位相同的电位。
13.根据权利要求12所述的半导体集成电路，其特征在于，
上述第三MOS晶体管和第四MOS晶体管是各自基板的电位与上述基板电压的输出端子的电位相同的P沟道型MOS晶体管，
上述栅极电压控制电路由将上述第三MOS晶体管的栅极与上述第一电源线连接的布线、和将上述第四MOS 晶体管的栅极与上述电源端子连接的布线形成。
14.一种IC卡，包括：
构成天线的线圈；
构成连接端子的多个金属端子；以及
权利要求10所述的半导体集成电路，
上述半导体集成电路的天线端子与上述线圈相连接，
上述半导体集成电路的电源端子和接地端子与预定的金属端子相连接。
CN2009101741170A 2008-10-02 2009-09-30 半导体集成电路和使用它的ic卡 Expired - Fee Related CN101714220B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008256948A JP5258490B2 (ja) 2008-10-02 2008-10-02 半導体集積回路及びそれを用いたｉｃカード
JP2008-256948 2008-10-02

Publications (2)

Publication Number Publication Date
CN101714220A CN101714220A (zh) 2010-05-26
CN101714220B true CN101714220B (zh) 2012-11-14

Family

ID=42076740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101741170A Expired - Fee Related CN101714220B (zh) 2008-10-02 2009-09-30 半导体集成电路和使用它的ic卡

Country Status (3)

Country Link
US (2) US8301915B2 (zh)
JP (1) JP5258490B2 (zh)
CN (1) CN101714220B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8145923B2 (en) * 2008-02-20 2012-03-27 Xilinx, Inc. Circuit for and method of minimizing power consumption in an integrated circuit device
US7915944B2 (en) * 2009-04-27 2011-03-29 General Electric Company Gate drive circuitry for non-isolated gate semiconductor devices
KR101829176B1 (ko) * 2009-11-20 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012049434A (ja) * 2010-08-30 2012-03-08 Sony Corp 電子部品、給電装置、受電装置、およびワイヤレス給電システム
JP5587135B2 (ja) 2010-10-28 2014-09-10 ルネサスエレクトロニクス株式会社 無線通信用半導体装置
KR101939237B1 (ko) 2011-06-14 2019-01-17 삼성전자 주식회사 내부 전압 생성 회로 및 스마트 카드
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
USD703208S1 (en) * 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
JP5939675B2 (ja) * 2012-04-20 2016-06-22 ルネサスエレクトロニクス株式会社 半導体装置及び制御システム
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
EP2677474A1 (en) * 2012-06-21 2013-12-25 ST-Ericsson SA Secure element power management system
US9208982B2 (en) * 2012-12-03 2015-12-08 Broadcom Corporation Systems and methods for distributing power to integrated circuit dies
US9634559B2 (en) 2014-02-07 2017-04-25 The Hong Kong University Of Science And Technology Charge pumping apparatus for low voltage and high efficiency operation
JP6289974B2 (ja) * 2014-03-31 2018-03-07 ルネサスエレクトロニクス株式会社 半導体装置
WO2016127815A1 (zh) * 2015-02-11 2016-08-18 天地融科技股份有限公司 电子设备
CN106203583B (zh) 2015-02-11 2020-02-11 天地融科技股份有限公司 一种电子设备
EP3265377B1 (en) 2015-03-04 2019-04-24 Fincantieri S.p.A. Ship premises assembly and ship with said premises
EP3208748B1 (en) * 2016-02-19 2019-06-12 Nxp B.V. Power switching circuit
CN107798524A (zh) * 2016-09-02 2018-03-13 中国移动通信有限公司研究院 一种控制方法及终端
US10615626B2 (en) * 2017-08-08 2020-04-07 Linear Technology Holding Llc Open circuit-based Rx power limiter for wireless power transfer
JP2019062700A (ja) * 2017-09-27 2019-04-18 富士ゼロックス株式会社 電源装置及び画像形成装置
JP7366765B2 (ja) * 2020-01-20 2023-10-23 株式会社東芝 Ｉｃカード、ｉｃカード処理システム、及びｉｃカード処理装置の制御プログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802655A (zh) * 2003-07-03 2006-07-12 株式会社瑞萨科技 多功能卡装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841996A (en) * 1995-10-13 1998-11-24 Microchip Technology Incorporated Serial communication interface system having programmable microcontroller for use in a battery pack
EP0953936B1 (de) * 1998-02-17 2001-05-09 Infineon Technologies AG Datenträger sowohl für den kontaktlosen als auch den kontaktbehafteten Betrieb
JP4067658B2 (ja) * 1998-08-14 2008-03-26 吉川アールエフシステム株式会社 データ送受信装置
JP2000113148A (ja) 1998-10-08 2000-04-21 Motorola Japan Ltd コンビネーションカード
JP2001339045A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体集積回路装置
JP3817446B2 (ja) * 2001-02-15 2006-09-06 株式会社リコー 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法
JP2004078898A (ja) 2002-06-17 2004-03-11 Hitachi Ltd Ｉｃカード
US20030230631A1 (en) * 2002-06-17 2003-12-18 Hitachi, Ltd. IC card
KR100560768B1 (ko) * 2003-09-05 2006-03-13 삼성전자주식회사 듀얼 인터페이스 집적회로 카드
JP2008005564A (ja) * 2004-10-01 2008-01-10 Matsushita Electric Ind Co Ltd 電源制御回路
JP4786316B2 (ja) * 2005-12-05 2011-10-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置及びそれを用いたｉｃカード

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802655A (zh) * 2003-07-03 2006-07-12 株式会社瑞萨科技 多功能卡装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2007-133557A 2007.05.31
JP特开2007-334660A 2007.12.27

Also Published As

Publication number Publication date
US20100088534A1 (en) 2010-04-08
JP2010086433A (ja) 2010-04-15
US8301915B2 (en) 2012-10-30
US20130067252A1 (en) 2013-03-14
US8635472B2 (en) 2014-01-21
CN101714220A (zh) 2010-05-26
JP5258490B2 (ja) 2013-08-07

Similar Documents

Publication Publication Date Title
CN101714220B (zh) 半导体集成电路和使用它的ic卡
CN101329742B (zh) 半导体集成电路、包含半导体集成电路的卡及其操作方法
EP1607900B1 (en) Rectifier circuit and radio communication device
US9898631B2 (en) Intelligent energy management system and energy management method for passive radio frequency tag
US8729960B2 (en) Dynamic adjusting RFID demodulation circuit
CN100574047C (zh) 半导体集成电路器件和使用了该器件的非接触式电子设备
US8841890B2 (en) Shunt regulator circuit having a split output
JP4759053B2 (ja) 非接触型電子装置及びそれに搭載される半導体集積回路装置
US20020108066A1 (en) Information processing apparatus and card-type information processing device
CN102543993A (zh) 用于无线通信的半导体装置
CN101253674A (zh) 用于rfid集成电路的电荷泵电路
US8823267B2 (en) Bandgap ready circuit
US8729874B2 (en) Generation of voltage supply for low power digital circuit operation
US8669801B2 (en) Analog delay cells for the power supply of an RFID tag
EP1058376A2 (en) A semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit
KR20070045963A (ko) 반도체 집적 회로 장치 및 그것을 이용한 비접촉 전자 장치
CN100438271C (zh) 半导体集成电路器件和使用它的非接触式ic卡以及便携式信息终端
CN1332351C (zh) 非接触ic卡
US10056787B2 (en) Rectifier circuit, and contactless power supply device
US10432107B2 (en) Rectifier circuit and electronic device
US8584959B2 (en) Power-on sequencing for an RFID tag
JP5479185B2 (ja) 半導体装置および非接触データキャリア
JP2008203098A (ja) タイマー回路
US20090128354A1 (en) Power supply for providing an internal power supply voltage
US6792288B1 (en) Analog interface for autonomous data exchange circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100925

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100925

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121114

Termination date: 20130930