CN1802655A - 多功能卡装置 - Google Patents

多功能卡装置 Download PDF

Info

Publication number
CN1802655A
CN1802655A CNA038267357A CN03826735A CN1802655A CN 1802655 A CN1802655 A CN 1802655A CN A038267357 A CNA038267357 A CN A038267357A CN 03826735 A CN03826735 A CN 03826735A CN 1802655 A CN1802655 A CN 1802655A
Authority
CN
China
Prior art keywords
terminal
card device
antenna
semi
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038267357A
Other languages
English (en)
Other versions
CN100390818C (zh
Inventor
西泽裕孝
樋口显
大泽贤治
大迫润一郎
和田环
杉山道昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1802655A publication Critical patent/CN1802655A/zh
Application granted granted Critical
Publication of CN100390818C publication Critical patent/CN100390818C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种多功能卡装置(5)包括外部连接端子(13A，13B)、接口控制器(10)、存储器(12)以及连接到接口控制器和外部连接端子的安全控制器(11)。接口控制器具有多个接口控制方式，并且通过根据来自外部的指示的控制方式来控制外部接口动作和存储器接口动作。外部连接端子具有为每个接口控制方式所个性化的个别端子和共性化的公共端子。公共端子包括时钟输入端子、电源端子和接地端子。所述个别端子包括数据端子，和安全控制器的专用端子(13B)。对于多种接口控制方式，使外部连接端子部分共性化和个性化，由此保证接口的可靠性，并抑制物理大小的增加。还可以通过安全控制器独立接口保证安全处理。

Description

多功能卡装置
本申请要求于2003年7月3日提交的PCT申请PCT/JP03/008434的优先权，其内容据此通过参考引入本申请。
技术领域
本发明涉及一种多功能卡装置，如多功能存储卡，它可以对应多种存储卡标准，或可以支持安全处理。
背景技术
在通信个人数字助理、PDA(个人数据助理)、PC(个人计算机)中可用的存储卡存在多种标准。例如，存在各种规范，例如MMC(多媒体卡)、HSMMC(高速多媒体卡)、RSMMC(小尺寸多媒体卡)、SD卡、记忆棒(memory stick)以及记忆棒Pro。另外指出，这些标示在这里分别是注册商标或商标。关于每种规范，数据位数、卡识别协议、总线控制方法、数据格式等不同。
为了实现多存储体和多功能，在国际公开No.WO 01/84480的小册子中描述了保持与MMC的互换性、在MMC中安装SIM(用户识别模块)的技术以及增强安全性。
日本未审专利公开No.2003-30613描述了一种存储装置，其设置有多个控制器芯片，支持与各控制器芯片对应的接口方式，并且能够实现方式改变。
日本未审专利公开No.2003-91704描述了一种存储装置，其安装有闪速存储芯片、执行安全处理的IC卡芯片、和根据来自外部的指令控制它们的控制器芯片。
本发明人研究了可以对应多种存储卡标准或可以支持安全处理的多功能卡装置。根据这点，当对应标准变成三种或更多种时，清楚地表示，对于通过使端子部分共性化和部分个性化来保证可靠性和抑制物理大小的增加，需要进行多方面的考虑。还假定通过接口连接独立的安全控制器，或使用同样关于安全处理的存储卡接口时，需要能够处理各种接口的可能性。不仅接触接口而且通过变压器耦合等的非接触接口同样扩展接口。从确保接口的可靠性观点，还需要考虑天线特性的改善，和抵抗EMI(电磁干扰)的措施。在IC(集成电路)卡等采用非接触接口的情况下，利用通过变压器耦合由电磁感应产生的电动势(感应电动势)，获得操作功率。当考虑一种情况，即必须根据如同这样的感应电动势获得操作功率时，认识到主要考虑低功率，对方式选择开关、电源开关等，保持开关状态不消耗功率，特别总使这些状态为ON状态或OFF状态。
本发明的目的是提供用于解决上述关于多功能卡装置的考虑项目的手段，该多功能卡装置可以对应多种存储卡标准，或可以支持安全处理。
从这里的描述及附图，本发明的上述和其他目的及新颖特征将变得显而易见。
发明内容
[1]《关于卡标准的通用性》
关于多功能卡装置，将多个半导体芯片安装在布线衬底上，该布线衬底上形成有外部连接端子，并且一个半导体芯片包括与外部连接端子连接的接口控制器，而另外的半导体芯片包括与接口控制器连接的存储器。接口控制器具有多个接口控制方式，并且通过根据来自外部的指示的或内部预先选择设定的控制方式，控制外部接口动作和存储器接口动作。外部连接端子具有为每个接口控制方式所个性化的个别端子，和为每个接口控制方式所共性化的公共端子。公共端子包括时钟输入端子、电源端子和接地端子。个别端子包括数据端子。
通过对于多种接口控制方式使外部连接端子部分共性化和个性化，可以满足保证接口的可靠性和增加物理大小的控制两个方面。
在促进多功能化中，它还具有安全控制器，包括在与接口控制器相同的半导体芯片或另外的半导体芯片中。安全控制器与接口控制器和外部连接端子连接。个别端子还包括安全控制器的专用端子。还可以保证通过安全控制器独立接口的安全处理。例如，当安全控制器是所谓IC卡微型计算机时，变得可如同常规IC卡那样操作多功能卡装置。
作为一种具体形式，对于安全控制器的专用端子，它具有时钟端子、数据输入输出端子、复位端子、电源端子和接地端子。通过至专用端子的信号状态，在安全控制器中独立地实现对外部卡主机的识别。
[2]《安全处理》
作为一种具体形式，安全控制器根据外部端子的信号状态，或从接口控制器提供的动作命令，执行安全处理。据此，变得可使其利用存储卡接口作用于存储器，保证独立地操作安全控制器。
作为一种具体形式，它还具有一个内部天线，并且使用天线可以将非接触接口用于安全控制器。如同非接触IC卡那样，通过使用由变压器耦合产生的感应电动势，变得可使其独立地起作用。当从卡主机移去多功能卡装置，或在卡主机的电源断开的时候使用时，这一点非常重要。
作为一种具体形式，它还具有一个可以连接外部天线的外部天线连接端子，和一个可选择地将外部天线连接端子代替内部天线与安全控制器连接的开关电路。通过布置外部天线，实现对特性比内部天线优良的天线的利用。
开关电路具有一个非易失性存储元件，它介入对应的连接端子之间，并且可根据能电改变的阈值电压控制路径的断开或导通，和一个控制电路，它将从非易失性存储元件的选择端子所见的阈值电压置于第一状态，断开路径，以及将阈值电压置于第二状态，执行路径的导通。在阈值电压的第二状态下，将选择端子与电路的接地电压连接。据此，开关状态保持为执行路径导通的ON状态，不消耗功率。
如果考虑在改变非易失性存储元件的阈值电压时的高电压影响，在非易失性存储元件的两侧上，可以串联布置有一对用于隔离的开关。通过将选择端子与电路的接地电压连接，使用于隔离的开关置为ON状态。当改变非易失性存储元件的阈值电压时，控制电路控制用于隔离的开关为OFF状态。这时不需要使所有与路径连接的电路为高击穿电压。
非易失性存储元件包括双极晶体管部分和非易失性MOS晶体管部分，对该非易失性MOS晶体管部分例如在双极晶体管部分的基极集电极之间连接漏极源极，并且关于非易失性MOS晶体管部分，通过在源极漏极之间的沟道上的绝缘层形成电荷存储区，并且根据这个电荷存储区内累积的电荷，使阈值电压可调节。
[3]《安全控制器的通电复位》
当考虑对安全控制器的复位时，与接口控制器等相比，关于执行安全处理的特性，具有高可能性会经常执行对于异常状态使所有内部状态初始化的通电复位。
如果它具有一个外部电源端子，作为个别端子专用于安全控制器，则变得可以使通电复位对安全控制器独立，而不使整个多功能卡装置复位，并且能改善用户友好性。
它可以具有一个外部电源端子，作为外部连接端子为安全控制器和接口控制器所共用，和一个电源开关，通过控制从公共外部电源端子到安全控制器的电源端子之间的电源路径中的接口控制器，能断开电源。由此也变得可以使通电复位对安全控制器独立。
它具有一个外部电源端子，作为外部连接端子为安全控制器和接口控制器所共用，并且安全控制器具有复位信号的输入端子，利用它从接口控制器指示通电复位。这样也变得可以使通电复位对安全控制器独立。
外部连接端子具有一个外部电源端子，从外部电源端子向接口控制器供给操作功率，安全控制器将使用操作功率所产生的电源，例如降压电源作为操作功率，并且安全控制器具有复位信号的输入端子，利用它从接口控制器指示通电复位。由此也变得可以使通电复位对安全控制器独立。特别是当安全控制器和接口控制器用不同的芯片形成并且操作功率电压不同时，非常有效。
[4]《通过接地图形防止天线特性变差》
作为本发明的一种具体形式，当上述多功能卡装置具有天线，并且能够使包括安全控制器的半导体芯片的非接触接口与天线连接时，希望布线衬底具有分成多个并且在不形成闭路下连接的分区接地图形(division ground pattern)，作为施加电路的接地电位的接地图形。在一个大接地图形的前表面上，能减小由磁通量波动产生的涡流损耗，并且能防止或消除天线特性的变差。
[5]《天线性能的改善》
作为本发明的一种具体形式，当上述多功能卡装置具有天线，并且能够使包括安全控制器的半导体芯片的非接触接口与天线连接时，希望将天线布置在半导体芯片的外部区域中，并且希望在一个铁氧体板上执行半导体芯片的叠置。因为铁氧体板是铁磁质，具有较大磁导率，所以磁通量试图沿着它的路径而不透过铁氧体板。因此，由于天线布置在铁氧体板的外围部分处，所以变得可以在天线附近获得大的磁通量，并且由此它能有助于改善天线的感应性能，这里即天线性能。因为半导体芯片堆积在铁氧体板上，所以能容易使磁通量透过半导体芯片，并且变得可以预先防止在半导体芯片中出现不希望的涡流或不希望的感应电动势且产生故障的可能性。
铁氧体板是铁氧体芯片、涂的铁氧体浆料(paste)或粘附的铁氧体膜。由MO·Fe2O3表示的铁磁氧化物在说明书上一般地称为铁氧体。
如果从空间因素的观点来说无需在半导体芯片的外围部分中布置天线，换句话说，如果可以使用比较大的布线衬底，则所需的只是将天线布置在半导体芯片的一侧。而且，在这种情况下，从改善天线性能的观点来说，希望将铁氧体板布置在天线的中央部分中。
此时，从防止由磁通量引起半导体芯片故障的观点来说，希望用金属盖或铁氧体盖来覆盖布置在天线一侧的半导体芯片。
例如，天线是在布线衬底中形成的线圈图形，或布置在布线衬底上的缠绕线圈。就成本来说，优选在布线衬底上的线圈图形的方式。关于线圈图形，就通过变压器耦合的非接触接口来说，希望它们为两层或更多层。
天线可以是电介质天线芯片。就天线特性来说，希望在铁氧体板上执行电介质天线芯片的叠置。所需的只是在相对表面上执行半导体芯片的叠置，此时使电介质天线芯片的叠置面在铁氧体板上。
[6]《抵抗EMI的措施》
作为关于本发明的多功能卡装置的一种具体形式，当使外部连接端子暴露并且整个用天线中的盖覆盖时，优选地使盖采用铁氧体混合盖或金属盖。盖用作抵抗EMI(电磁干扰)的措施。
作为关于本发明的多功能卡装置的一种具体形式，当具有天线，并且包括安全控制器的半导体芯片然后与天线连接时，启动非接触接口，使外部连接端子暴露，并且通过外壳(casing)将整个覆盖，则希望在半导体芯片的外部区域(例如，外围区域)中形成天线，在铁氧体板上执行半导体芯片的叠置，并且通过天线在与接收表面的相对侧中形成电磁屏蔽。用电磁屏蔽取得抵抗EMI的措施，即控制电磁阻塞和故障的产生。这里，为了方便，认为EMI还包括EMS(电磁化率：电磁波的磁化率)。
电磁屏蔽例如是外壳的铁氧体混合层、外壳的金属混合层、涂覆于外壳的铁氧体混合涂层的涂层表面、涂覆于外壳的金属混合涂层的涂层表面、或粘附在外壳上的金属蒸发标签(label)。外壳是一个盖或一个树脂模件。
[7]《用于调谐的外部电容器》
希望将用于调谐的电容器从外部附加在天线的连接端子之间。这是因为连接到天线的射频头的输入电容具有比较大的制造变化。所需的只是用于调谐的电容器包括芯片电容器、可变电容电容器或非易失性MOS电容。
[8]《插口(socket)的薄型化，以及防止装置的反向插入》
作为关于本发明的多功能卡装置，当暴外部连接端子并且将整个密封在封装(package)中时，沿封装的厚度方向至少形成两个被插口阻挡(stop)的高度差(level difference)部分。用批量模制或MAP(模制阵列封装)形式形成封装，并且一个高度差部分也由批量模制形成为一个。因为插口阻挡一个比封装的厚度更薄的高度差部分，所以变得容易将插口的厚度抑制为最小。
如果使两个高度差部分不对称，则能防止使上下侧或左右边颠倒方向并且将封装装备到插口的情况。此时能防止插口的端子与不对应它的封装的端子相互电接触并且因此使电路和端子变差或破坏的情况。
只要坚持这样观点，即防止插口的端子与不对应它的封装的端子相互电接触并且电路和端子变差或破坏的情况，则可以使暴在封装之外的外部连接端子与封装的中心成为非线性对称。暴在封装之外的外部连接端子可以按多行平行布置，并且可以使多行相对于封装的高度差部分偏置。或者，暴在封装之外的外部连接端子按多行平行布置，并且可以使其对平行方向相对多行相互提供偏离。
根据多功能卡装置的薄型化观点，对于在布线衬底或铁氧体板上执行叠置的多个半导体芯片，优选地用具有较小表面面积的半导体芯片薄薄地形成，并且将较薄半导体芯片布置在上层。
[9]《测试简易化》
从关于本发明的多功能卡装置的测试简易化观点来说，当外部连接端子暴并且用封装密封整个时，优选地布置多个测试端子，它们分别与多个第一外部连接端子连接，并且其间距和表面面积比第一外部端子大，不同于用作暴在封装之外的外部连接端子的、与卡插口的端子连接的第一外部端子。
为了增加测试端子的布置的效率，优选地使第一外部连接端子隔开，布置成多行，并且将第二外部端子布置在多行之间的整个区域上。
[10]《非易失性开关》
根据非易失性开关的观点，本发明具有一个电源开关电路，它可以选择地断开半导体集成电路中的电路的操作功率。电源开关电路具有一个非易失性存储元件，它布置在操作功率的通信的通道之间，并且其阈值电压的改变能够电启动，和一个控制电路，它将从非易失性存储元件的选择端子所见的阈值电压置于第一状态，断开通信通道，以及将阈值电压置于第二状态，执行通信通道的导通。在阈值电压的第二状态下将选择端子与电路的接地电压连接。据此，使开关状态保持在ON状态不消耗功率，在这种状态执行路径的导通。
如果考虑在非易失性存储元件的两侧，当改变非易失性存储元件的阈值电压时的高电压影响，则可以串联布置一对用于隔离的开关。通过将选择端子连接到固定电位，例如电路的接地电压，使用于隔离的开关为ON状态。当改变非易失性存储元件的阈值电压时，控制电路控制用于隔离的开关为OFF状态。不需要使连接到路径的所有电路为高击穿电压。
根据非易失性开关的另一种观点，半导体集成电路具有一个开关电路，它能选择地使电路之间断开。通过采用与电源开关电路相同的结构作为该开关电路，使开关状态保持在ON状态不消耗功率，在这种状态执行路径的导通。
[11]通过上述接地图形防止关于天线特性变差的各项技术要素、天线性能的改善、抵抗EMI的措施、插口的薄型化、装置的反向插入等不仅适用于多功能卡装置，而且适用于这样的半导体卡装置，它具有布线衬底、安装在布线衬底上的半导体芯片、和连接到半导体芯片的天线，还适用于这样的半导体装置，它具有在一个表面上暴露外部连接端子的布线衬底、安装在布线衬底上的半导体芯片、连接到半导体芯片的天线、和覆盖布线衬底、半导体芯片和天线的使布线衬底的一侧暴露的盖，并且适用于这样的半导体卡装置，其用于通过封装等将安装在布线衬底中的半导体芯片密封。
附图说明
图1是通信个人数字助理装置的概略说明图，该装置例如应用关于本发明的一例的MFMC的便携式电话。
图2是示例说明MFMC的结构的方块图。
图3是表示MFMC的外部端子的一例的说明图。
图4是示例说明当用MFMC实现SD卡或MMC的接口功能时有效的外部连接端子，以及SD卡的相应端子的说明图。
图5是示例说明当用MFMC实现HSMMC的接口功能时有效的外部连接端子，以及HSMMC卡的相应端子的说明图。
图6是示例说明当用MFMC实现记忆棒的接口功能时有效的外部连接端子，以及记忆棒的相应端子的说明图。
图7是示例说明当用MFMC实现IC卡微型计算机的接触接口功能时有效的外部连接端子，以及IC卡微型计算机的相应端子的说明图。
图8是示例说明当用MFMC实现IC卡微型计算机的接触和非接触接口功能时有效的外部连接端子，以及IC卡微型计算机的相应端子的说明图。
图9是其中表示通过MFMC的接口功能的识别过程的流程图。
图10是示例说明接口控制器的细节的方块图。
图11是示例说明IC卡微型计算机的细节的方块图。
图12是表示对MFMC的一些应用的说明图。
图13是表示对IC卡微型计算机11的通电复位机制的第一例的方块图。
图14是表示对IC卡微型计算机11的通电复位机制的第二例的方块图。
图15是表示对IC卡微型计算机11的通电复位机制的第三例的方块图。
图16是表示对IC卡微型计算机11的通电复位机制的第四例的方块图。
图17是示例说明内部天线及其调谐电容器的电路图。
图18是用作非易失性MOS电容的闪速存储单元晶体管的纵向剖面图。
图19是表示在可分离内部天线的条件下连接外部天线的例子的电路图。
图20是示例说明用于路径改变的非易失性开关的电路图。
图21是示例说明非易失性开关的电路图，该开关在非易失性存储元件的两侧布置了用于隔离的开关MOS晶体管。
图22是NVCBT结构的用于选路的开关的内部等效电路图。
图23是表示图22所示的开关电路的元件结构的纵向剖面图。
图24是对图22添加了栅极偏置电阻的电路图。
图25是表示将NVCBT结构所表示的非易失性存储元件应用于电路的电源开关的例子的方块图。
图26是在应用使用非易失性存储元件的开关电路，以及控制电路，来使IC卡微型计算机和接口控制器可选择地分开时的方块图。
图27是示例说明MFMC的平面结构的平面图。
图28是示例说明图27的MFMC的侧表面结构的侧表面剖面图。
图29是示例说明MFMC的另一侧表面结构的侧表面剖面图。
图30是示例说明MFMC的另一平面结构的透视平面图。
图31是示例说明图30的MFMC的侧表面结构的侧视图。
图32是示例说明MFMC的另一侧表面结构的侧表面剖面图。
图33是示例说明MFMC的另一平面结构的平面图。
图34是示例说明与图33的平面结构对应的MFMC的侧表面结构的侧表面剖面图。
图35是示例说明另一个MFMC的侧表面结构的侧表面剖面图。
图36是示例说明另一个MFMC的侧表面结构的侧表面剖面图。
图37是使用电介质天线芯片的MFMC的侧表面剖面图。
图38是应用RSMMC封装的MFMC的外观透视图。
图39是应用标准MMC封装的MFMC的外观透视图。
图40是表示按标准MMC封装结构在盖内部形成内部天线的例子的透视图。
图41是表示图40的盖内包括的MFMC的结构的侧表面剖面图。
图42是表示图40的盖中包括的MFMC以及铁氧体板的侧表面剖面图。
图43是示例说明在布线衬底中形成分区接地图形的MFMC的结构的侧表面剖面图。
图44是图43的侧表面剖面结构的剖面图。
图45是示例说明其中混合铁氧体粉的盖执行电磁屏蔽的结构的侧表面剖面图。
图46是示例说明其中金属盖执行电磁屏蔽的结构的侧表面剖面图。
图47是示例说明其中含金属或铁氧体的模制盖执行电磁屏蔽的结构的侧表面剖面图。
图48是示例说明通过标签执行电磁屏蔽的结构的侧表面剖面图。
图49是示例说明通过标签执行电磁屏蔽的另一结构的侧表面剖面图。
图50是示例说明通过标签执行电磁屏蔽的另一结构的侧表面剖面图。
图51是表示粘附图48形式的电磁屏蔽标签的标准MMC封装结构的MFMC的透视图。
图52是表示粘附图50形式的电磁屏蔽标签的HSMMC封装结构的MFMC的透视图。
图53是表示粘附图49形式的电磁屏蔽标签的RSMMC封装结构的MFMC的透视图。
图54是表示纵向剖面结构的剖面图，其中在密封树脂中形成由插口的弹性爪阻止的高度差部分。
图55是表示比较示例的结构的剖面图，其中在密封树脂中不形成高度差部分。
图56是示例说明使高度差部分不对称的结构的透视图。
图57是表示插口装配有图56的MFMC的状态的透视图。
图58是示例说明使MFMC的外部连接端子对于封装的中心非线性对称的结构的侧视图。
图59是表示以图58的结构按左右相反方向将MFMC插入插口时的状态的侧视图。
图60是表示与图3的端子结构对应的端子布置的平面图，作为左右移动的端子布置的一例。
图61是示例说明将外部连接端子按多行平行布置，并且对多行按平行方向提供相互偏离，作为防止端子布置的反向插入的端子布置的平面图。
图62是表示端子布置的平面图，它采用在高度差部分上的偏离和端子布置的布置方向的偏离两方面。
图63是表示通过将端子整个沿端子布置方向单向移向密封树脂而提供偏离的结构的平面图。
图64是示例说明防止高度差部分的反向插入的另一不平衡形状的透视图。
图65是示例说明防止高度差部分的反向插入的另一不平衡形状的透视图。
图66是示例说明MFMC中的测试端子的布置状态的说明图。
图67是用于通过批量模制制造微型MMC封装结构的MFMC的布线衬底的前视图，该结构具有高度差部分。
图68是表示在图67的布线衬底上执行了芯片叠置，以及对其执行了引线键合的状态的前视图。
图69是表示在金属模的腔内执行了芯片的叠置的布线衬底布置的状态的前视剖面图。
图70是表示在图69的腔中注入密封树脂的状态的前视剖面图。
图71是表示执行密封树脂和布线衬底的切割的状态的前视剖面图。
图72是表示单个分开的MFMC的前视剖面图。
图73是示例说明其中采用图22的NVCBT结构作为用于路径改变的非易失性开关的情况的电路图。
具体实施方式
《通信个人数字助理装置》
图1表示应用关于本发明的一例的多功能存储卡的通信个人数字助理装置，例如便携式电话的略图。通信个人数字助理装置1例如具有控制整个系统的微处理器(MPU)2、执行用于移动通信的调制、解调等基带处理的基带处理部分(BB)3、以有规律高频执行发送和接收的射频头(RFcl)4和多功能存储卡(MFMC)5。能够实现MFMC5对卡槽的附着和拆卸，卡槽在通信个人数字助理装置1的说明中省略。MPU2安置为用于MFMC5的卡主机。
MFMC5例如具有存储器存储的存储器存储功能、存储器存储的多存储器接口功能、例如内容数据加密和解码处理的安全处理功能、以及用户认证、非接触接口功能等。以下，详尽地说明这些功能及其伴随的技术。
《基于卡标准的通用性》
图2示例说明MFMC5的结构。关于MFMC5，在其上形成有多个外部连接端子13A和13B的布线衬底上安装多个半导体芯片，一个半导体芯片包括与外部连接端子13A连接的接口控制器10，以及另外的半导体芯片包括与接口控制器10连接的一个或多个存储器12。MFMC5具有作为安全控制器的IC卡微型计算机11，其包括在不同于接口控制器10的另外的半导体芯片中。IC卡微型计算机11与接口控制器10和外部连接端子13B连接。虽然没有特别说明，但IC卡微型计算机11可以包括在与接口控制器10相同的半导体芯片中。
接口控制器10具有多个接口控制方式，并且通过根据来自外部的指令的控制方式控制外部接口动作和对存储器12的存储器接口动作。关于MFMC5所具有的接口控制方式，虽然没有特别限制，但假设它为MMC、HS-MMC、SD卡和记忆棒的各存储卡接口方式。各存储卡接口方式基于各简单物质存储卡的接口规范。例如，接口控制器10实现存储卡控制器的功能，它通过程序控制(部分地通过硬布线逻辑、对ROM存储器的写入等)支持这些存储卡的接口规范。因此，如果你不想支持特定存储卡接口规范，并且不保持对其的控制程序，则这是优选的。否则通过非易失性控制位等应该只使动作不可能。还可以通过网络等下载，对接口控制器10添加控制程序，其后以支持后来必要的存储卡接口规范。如果通过经由网络获得的许可信息来禁止预定控制程序的执行，也可以使预定存储卡接口规范在以后变得不可用。接口控制器10的功能被认为是响应经由外部连接端子与外部交换的命令，来识别存储卡接口控制方式以及总线的状态，响应所识别的存储卡接口控制方式来改变总线宽度，响应所识别的存储卡接口控制方式进行数据格式转换，通电复位功能，与IC卡微型计算机11的接口控制，与存储器12的接口控制，电源电压转换等。
假设外部连接端子13B是IC卡微型计算机11的专用端子。IC卡微型计算机11根据外部端子13B的信号状态或从接口控制器10提供的动作命令，执行安全处理。IC卡微型计算机11还能通过变压器耦合等经由非接触接口功能执行安全处理。IC卡微型计算机11的外部端子、发信协议、命令等例如基于ISO/IEC7816标准。
图3表示MFMC5的外部端子13A和13B的例子。它具有作为外部端子13A和13B的外部连接端子#1-#20。DAT2是数据端子，CD/DAT3是卡检测/数据端子，CMD是命令输入端子，Vcc是电源端子，CLK/SCLK-ms是时钟输入端子，DAT0是数据端子，Vss是电路的接地端子，I/O-ic是仅用于IC卡微型计算机的输入/输出端子，LA和LB是外部天线连接端子，DAT4/D3-ms是数据端子，INS-ms是用于插入-抽出检测的端子，DAT5/D2-ms是数据端子，DAT6/SDIO/D0是数据端子，DAT7/D1-ms数据端子，BS-ms是总线状态端子，Vcc-ic是仅用于IC卡微型计算机的电源端子，CLK-ic是仅用于IC卡微型计算机的时钟输入端子等。对端子名给定的后缀ic意指用于IC卡微型计算机的端子，以及后缀ms意指用于记忆棒的端子。
图4示例说明当由MFMC5实现SD卡或MMC的接口功能时有效的外部连接端子，和SD卡的相应端子。这里，表示在SD方式或MMC方式下的情况，当它是SD方式时，1位数据端子DAT0或4位数据端子DAT0-DAT3执行数据输入输出，并且命令端子CMD执行命令输入。在MMC方式下，在1位数据端子DAT0执行数据输入输出，命令端子CMD执行命令输入，以及使端子CD/DAT3非接连。在SPI方式的情况下，MMC和SD卡无差别，将端子CD/DAT3用作芯片选择端子，将端子CMD用作数据输入和命令输入端子，以及将端子DAT0用作数据输出和命令响应输出端子。
图5示例说明当由MFMC5实现HSMMC的接口功能时有效的外部连接端子，和HSMMC卡的相应端子。1位数据端子DAT0、4位数据端子DAT0-DAT3或8位数据端子DAT0-DAT7执行数据输入输出，并且用命令端子CMD执行命令输入。HSMMC安置为扩展规范，它对MCC方式增加并行数据I/O位数。假设CD卡、MMC和HSMMC的数据总线为上拉(pull-up)系统总线，像开漏极总线那样。
图6示例说明当用MFMC5实现记忆棒Pro的接口功能时有效的外部连接端子，和记忆棒Pro的相应端子。用4位数据端子D0-ms-D3-ms执行数据输入输出、命令输入等。假设记忆棒Pro的总线是下拉(pulldown)系统总线。如图5和图6所示，由于数据端子DAT4/D3-ms、DAT5/D2-ms、DAT6/SDIO/D0-ms和DAT7/D1-ms与MFMC5的内部中的3状态输出缓冲器连接，所以这些端子能响应上拉系统总线规范和下拉系统总线规范两方面。关于实现1位总线规范的记忆棒的接口机制，端子公共使用是可以的。
图7示例说明当实现IC卡微型计算机的接触接口功能时有效的外部连接端子，和IC卡微型计算机的相应端子。除电路的接地端子Vss以外，使用IC卡微型计算机专用端子。IC卡微型计算机具有通电复位和系统复位，前者通过对电源端子Vcc-ic通电来指示，而后者用复位信号/RES的低电平来指示。前者可以对IC卡微型计算机等的寄存器中的某些执行数据保持。例如，为了对系统的无响应、挂起(hang-up)等实现强制复位，在整个初始化中，需要通电复位。使用1位数据端子I/O执行数据和命令的I/O。
图8示例说明当实现IC卡微型计算机的接触接口和非接触接口功能时有效的外部连接端子功能，和IC卡微型计算机的相应端子。与图7相比，数目上增加了天线端子LA和LB。与天线端子LA和LB选择地连接外部天线。其他端子与图7相同。
如果遵循图3至图6的例子，则外部连接端子13A将分类成对于MFMC5的每个接口控制方式个性化的个别端子，和对于MFMC5的每个接口控制方式共性化的公共端子。公共端子包含时钟输入端子CLK/SCLK-ms、电源端子Vcc和接地端子Vss。作为个别端子，例如有用于记忆棒的数据端子D1-ms、D0-ms、D2-ms、D3-ms和总线状态BS-ms，以及用于MMC/SD卡的数据端子DAT0-DAT3和公共端子CMD。
对于多种接口控制方式，通过使外部连接端子部分共性化和部分个性化，能满足保证接口的可靠性和抑制物理大小的增加两个方面。
如果遵循图7和图8的例子，则用于IC卡微型计算机的端子I/O-ic、CLK-ic、RES-ic、Vcc-ic、LA和LB将关于其他端子完全个性化。关于安全处理，通过独立一个的IC卡微型计算机11能保证接口连接。通过至用于IC卡微型计算机11的专用端子的信号状态，在IC卡微型计算机11中独立地实现对作为外部卡主机的MPU2的识别。
作为卡主机的MPU2趋于根据其自身支持的存储卡的规范，执行存储卡的识别和初始化，并且它趋于使用适合规范的系统的命令，存取存储卡。MFMC5必须识别对于来自MPU2的指令，应该用哪个存储卡接口规范来执行接口动作。图9示例说明接口控制方式的识别顺序。
如果向插入在端子单元1内的MFMC 5供给操作功率(S1)，则将执行卡控制器10、IC卡微型计算机11和存储器12的通电复位，并且将使它们初始化(S2)。然后，使MFMC5成为备用状态，并且它等待来自MPU2的指令(S3)。在这个备用状态下，例如，在MFMC5的外部连接端子13A和13B的输入端子或输入/输出端子中，将系统不可缺少的端子变为它能输入的状态，并且使得可以响应来自MPU2的输出来判断那个请求。具体地，它首先等待向分配给IC卡微型计算机11的直接接口的输入/输出端子I/O-ic，输入IC卡命令。其次它等待向分配给SD卡和MMC的存储卡系统的接口的数据端子DAT0-DAT7范围，输入初始化命令。第三它等待向分配给记忆棒的卡插入-抽出检测的端子INS-ms，供给接地电位。在记忆棒中，端子INS-ms与电路内部的接地端子连接，在卡主机侧，执行端子INS-ms的连接路径的上拉，并且通过检测有关路径的电平降低，来检测存储卡的插入。通过检测从外部到上拉电阻器的电流流入端子INS-ms，MFMC5判断正在要求记忆棒的接口控制方式。
如果从MPU2执行IC卡命令的发布，用于存储卡方式设置的初始化命令(存储卡初始化命令)的发布或至端子INS-ms的电流供给，则MFMC5根据各自识别接口控制方式(S4)，如果需要它就返回对MPU2的响应，并且执行必要的接口动作(S5)。
例如，当发布MMS和SD卡系统的存储卡初始化命令时，在步骤S4的处理中，MFMC5重复将作为初始化命令逐一供给的命令解码的处理，并且多次向MPU2返回对解码结果的响应，而且对SD卡、MMC和HSMMC任何的识别是MPU2要求的存储卡的分类，并且将识别结果返回给MPU2。在建立卡识别之后，执行存储卡初始化处理，例如根据MMC方式、SD方式、SPI方式等的地址分配。由此，使MFMC5进入控制程序中的就绪状态，该控制程序实现SD卡、MMC或HSMMC的接口控制方式，并且通过响应随后的存取命令，执行接口动作和存储器动作。
例如，如果检测到至端子INS-ms的电流供给，则将使MFMC5进入控制程序中的就绪状态，该控制程序实现记忆棒的接口控制方式，并且通过响应随后的存取命令，执行接口动作和存储器操作。
例如，如果向端子I/O-ic发布IC卡命令，则IC卡微型计算机将执行响应该命令的安全处理。虽然没有特别限制，但当MFMC5操作为IC卡微型计算机时，使IC卡微型计算机11与接口控制器10之间的连接分离。或使外部连接端子13A与接口控制器10之间的连接分离。这个隔离控制考虑安全处理的安全性，IC卡微型计算机11执行它，并且通过IC卡命令启动对这个分离状态的解除。
所需的只是用和各种存储卡的规范相同的方法识别前者。例如，当识别为MMC/SD卡时，作为卡主机的MPU2通过控制卡检测端子CD的状态，只应该使MFMC5识别要求的接口规范。所需的只是在记忆棒的情况下使用用于插入-抽出检测的端子INS-ms。
如果能操作IC卡微型计算机11的非接触接口，则所需的只是如以上那样处理它，以及经由有关的非接触接口发送的IC卡命令的端子I/O-ic。当支持接触接口和非接触接口两方面时，也启动IC卡微型计算机，以通过预定IC卡命令或操作的优先级判断，将接口功能中的一个设为动作禁止。
图10示例说明接口控制器10的细节。存储器12包括闪速存储器，它是一个非易失性存储器，其中例如可电擦除和写入。虽然没有特别说明，但存储器12具有非易失性存储单元晶体管(它也描述为闪速存储单元)，其中可电擦除和写入。虽然没有特别说明，但闪速存储单元具有所谓的叠置栅极结构，这种结构具有浮动栅极，或闪速存储单元具有所谓的拆分栅极结构，这种结构包括设置有ONO(氧化物/氮化物/氧化物)栅极绝缘膜的存储晶体管部分，和选择晶体管部分。在闪速存储单元中，如果使电子注入浮动栅极等中，阈值电压将升高，并且如果从浮动栅极等中抽出电子，阈值电压将降低。对于数据读出，闪速存储器将根据阈值电压对字线电压的高度存储信息。虽然没有特别限制，但在本说明书中，存储单元晶体管的阈值电压为低的状态称为擦除状态，并且高的状态称为写状态。
接口控制器10包括主机接口电路20、微型计算机21、闪速控制器22、缓冲控制器23、缓冲存储器24和用于IC卡的接口电路25。缓冲存储器24包括DRAM(动态随机存取存储器)或SRAM(静态随机存取存储器)。IC卡微型计算机11与用于IC卡的接口电路25连接。微型计算机21包括CPU(中央处理单元)27、保持CPU27的操作程序的程序存储器(PGM)28、用于CPU27的工作区的工作存储器(WRAM)29等。PGM28保持与SD卡、MMC、HSMMC和记忆棒对应的接口控制方式的控制程序。
如果它检测到图9说明的向端子INS-ms发布存储卡初始化命令或电流供给，主机接口电路20通过中断使微型计算机21相应的接口控制方式的控制程序可执行。微型计算机21通过执行控制程序，通过主机接口电路20控制外部接口动作，通过闪速控制器22控制对存储器12的存取(写入、擦除和读出操作)和数据管理，以及通过缓冲控制器23控制存储卡本地的数据格式与存储器上的公共数据格式之间的格式转换。
从存储器12读出的数据或写入存储器12的数据暂时保持在缓冲存储器24。闪速存储器22将存储器12操作为可与硬盘兼容的文件存储器，并且通过扇区单元来管理数据。
当通过必要的存储卡接口控制方式控制接口控制器10时，用于IC卡的接口电路25根据来自MPU2的IC卡命令，对操作IC卡微型计算机11时所需的数据和控制信号执行转换。闪速控制器22设置有省略说明的ECC电路，在对存储器存储数据的时候添加ECC码，并且通过ECC码执行选择误差检测-校正处理，以读出数据。
图11示例说明IC卡微型计算机11的细节。IC卡微型计算机11具有CPU32、作为工作RAM的RAM(随机存取存储器)34、计时器35、EEPROM(电可擦除可编程只读存储器)36、协处理器单元37、掩码ROM(只读存储器)40、系统控制逻辑41、输入/输出端口(I/O端口)42、数据总线43、地址总线44和RF部分45。
掩码ROM40用于存储CPU32的操作程序(加密程序、解码程序、接口控制程序等)以及数据。RAM34是CPU32的工作区或数据的暂时存储，例如包括SRAM(静态RAM)或DRAM(动态随机存取存储器)。当向I/O端口42供给IC卡命令时，系统控制逻辑41对这个命令解码，并且使CPU32执行关于该命令的执行所需的处理程序。也就是，CPU32按系统控制逻辑41指示的地址来读取命令存取掩码ROM40，将所读取命令解码，并且基于解码结果执行操作数读取和数据操作。协处理器单元37根据CPU32的控制，执行RSA中的余数运算处理或椭圆曲线密码运算等。I/O端口42具有1位输入/输出端子I/O，并且用于数据的I/O两者，以及外部中断信号的输入。I/O端口42与数据总线43结合，并且CPU32、RAM34、计时器35、EEPROM36、协处理器单元37等与数据总线43连接。系统控制逻辑41执行操作方式的控制和IC卡微型计算机11的中断控制，并且具有随机数发生逻辑，进一步用于形成密钥。至于IC卡微型计算机11，如果通过复位信号/RES指示复位动作，则将使内部初始化，并且CPU32将从EEPROM36的程序的头地址开始指令执行。对时钟信号CLK执行IC卡微型计算机11的同步操作。
至于EEPROM36，电启动擦除处理和写入处理，并且将其用作一个存储ID信息、认证证书等的数据的区域，使用这些数据以便个别指定。可以采用闪速存储器或铁电存储器以代替EEPRPM36。IC卡微型计算机11支持使用外部连接端子的接触接口，和使用天线与外部接口连接的非接触接口两者。用于执行非接触接口的RF部分45具有芯片的天线端子TML1和TML2。如果经由天线从RF部分供给电功率，或经由内部总线由系统控制逻辑41选择非接触接口，则RF部分45通过将天线与预定电磁波(例如，高频和微波的磁感应的波动磁通量)相交时所产生感应电动势用作操作功率，输出电源电压Vcc，基于这个预定电波的频率相应产生的感应电流，产生每一个内部时钟信号CLK、将通过RF部分45与这个预定电波重叠的接收和经过的数据分离的内部数据、以及复位信号/RES，并且由天线通过非接触执行信息的输出和输入。至于经由非接触接口操作的RF部分45，在IC卡微型计算机11的内部，优选地包括一个小规模电路，它在CPU32中成为独立，用于经由接触接口操作的IC卡动作。至于RF部分45，在内部形成一个非接触卡动作所需的电路，例如，用于非接触卡的处理器、用于有关处理器的控制程序区和工作区的存储器、以及RF发送-接收和电源电路部分。因而，由于RF部分45包括小规模电路，它如处理器功能及其控制程序那样成为独立，所以在通过接触端子得不到电源的环境下，也变得容易根据来自外部的感应电动势来操作电路。通过经由内部数据总线和内部地址总线，RF部分45还可以在非接触卡与接触卡之间输出和输入数据。
图12表示对MFMC5的一些应用。首先，说明MFMC5操作为存储卡的情况。通信个人数字助理装置1具有根据预定存储卡规范能存取存储卡的功能。例如，假定通信个人数字助理装置1获得了使用MMC的许可。根据这点，MPU2具有根据MMC的规范存取MMC的功能。如果通信个人数字助理装置1的卡插口装备有MFMC5，并且电源接通，则MPU2将向MFMC5发布MMC规定的初始化命令，识别等待对其响应的卡，并且初始化。响应发布了MMC的初始化命令的事实，使MFMC5可执行MMC接口控制方式的控制程序。据此，MFMC5操作为MMC，并且将内容数据等结合到存储器12中。使存储器12中存储的数据的格式成为适合MFMC5的数据格式。
当改变通信个人数字助理装置1的型号时，所需的是移去MFMC5，并且只需装备一个新型号的通信个人数字助理装置1。例如，假定一个新型号的通信个人数字助理装置1获得了使用记忆棒的许可。根据这点，内置于新型号的通信个人数字助理装置1中的MPU2向卡5的端子INS-ms输出用于检测记忆棒的装备的信号，这时使MFMC5可执行记忆棒接口控制方式的控制程序，并且它通过该程序操作记忆棒对应的卡接口。据此，MFMC5将预先结合到MMC动作的存储器中的内容数据读到记忆棒动作的另一端子单元1，并且它变得可用。因而，变得可以处理卡主机的型号改变的通用性。
还能通过PCMCIA适配器、USB适配器、蓝牙适配器等改变卡接口来使用MFMC5。也能如常规RF-IC卡那样通过连接一个外部非接触天线来使用它。
《安全处理》
关于MFMC 5中的安全处理给出操作说明。例如，在存储器12的安全区内存储用户标识信息。当下载内容数据时，一起下载将用户标识信息考虑为密钥而加密的许可信息。在许可信息中包含用于对内容数据解码的解码密钥，并且将用户标识信息用作解码密钥，对许可信息解码。这样对内容数据执行版权保护。这个安全处理由通过微型计算机21的程序控制来执行。
对IC卡微型计算机11的安全处理进行说明。例如，通过电子银行服务等可得到的ISO/IEC15408的评估和认证权限，IC卡微型计算机11实现了证明功能。在保持预定认证证书的状态下，当有来自主机的授权请求时，发送认证证书，并且对此获得授权，使得EEPROM36的连续通信处理变得可能。掩码ROM40保持这样安全处理的操作程序。至于利用IC卡微型计算机的认证处理，从安全的观点来说更希望在IC卡微型计算机内部封闭的环境内实行。在这点对IC卡微型计算机11分配专用的外部连接端子13B很有意义。当在应用上或技术上没有安全问题时，不干扰经由接口控制器10执行安全处理。从MFMC5的制造之后到产品装运的过程中，经由外部连接端子13B能容易地在IC卡微型计算机11中写入各种应用软件和卡发布处理。
例如，当IC卡微型计算机11通过电子银行服务等可得到的ISO/IEC15408的评估和认证权限以授权时，如以上图12示例说明那样，将MFMC5插入卡保持器例如ATM卡、信用卡或长期通行证中，并且变得可以使用非接触接口来实现这些卡功能。
《IC卡微型计算机的通电复位》
如果考虑将IC卡微型计算机11用于高级安全处理，例如电子银行，则与接口控制器10等相比，有高度可能性对IC卡微型计算机11的不正常状态经常实行使所有内部状态初始化的通电复位。如果考虑这点，如图13所示略图那样，因为在IC卡微型计算机11中设置有图7和图8说明的专用的外部电源端子Vcc-ic，所以变得可以自由地通过独立一个IC卡微型计算机11通电复位，而不对MFMC 5整个复位。据此，能改善MFMC 5的用户友好性，保证安全。
图14至图16表示使得可以对IC卡微型计算机11进行独立通电复位的一些另外的例子。
在图14中，它具有外部电源端子Vcc，作为外部连接端子为IC卡微型计算机11和接口控制器10所共用。在从公共外部电源端子Vcc到IC卡微型计算机11的电源端子50的电源路径51中，具有电源开关52，它通过对接口控制器10的控制能断开电源。
在图15中，它具有外部电源端子Vcc，作为外部连接端子为IC卡微型计算机11和接口控制器10所共用，并且IC卡微型计算机11具有复位信号res的输入端子53，利用该端子能从接口控制器10指示通电复位。这时也变得可以使通电复位对IC卡微型计算机独立进行。
在图16中，从外部电源端子Vcc向接口控制器10供给操作电源。IC卡微型计算机11使用经由电源电路54，例如降压电路和发生器调节器而使操作电源的电压改变或旁路的电源作为操作电源。IC卡微型计算机11具有复位信号res的输入端子53，利用该端子从接口控制器10指示通电复位。由此也变得可以使通电复位对IC卡微型计算机独立一个进行。特别是当IC卡微型计算机11和接口控制器10利用不同的芯片形成，并且操作电源电压不同时，非常有效。
《非接触接口的天线》
至于从IC卡微型计算机11具有的RF部分45的天线端子TML1和TML2所见的输入电容，它最大具有约20％的制造变化。因为调谐频率不会产生变化，如图17示例说明，布置调谐电容器56，它与置于MFMC5中的内置天线55谐振。所需的只是用于调谐的电容器56包括芯片电容器、可变电容电容器或非易失性MOS电容。所需的只是使用可电重写闪速存储单元晶体管58，如图18所示例说明的那样，作为非易失性MOS电容。在阱区WF中形成源区SF和漏区DF，在它们之间的沟道区CF上，分层叠置栅极氧化膜、浮动栅极FG、绝缘层和控制栅极CG，并且制成闪速存储单元晶体管58。它可以是代替浮动栅极FG而采用电荷陷阱膜(charge trap film)，例如氮化硅膜的结构。例如通过控制栅极电压VG＝12V、漏极电压VD＝5.5V和源极电压VS＝0V，从漏极向浮动栅极注入热电子，使闪速存储单元晶体管58变为写状态，以及例如通过控制栅极电压VG＝0V、漏极电压VD＝断开(开路)和源极电压VS＝12，从浮动栅极FG进行电子隧道放电，使闪速存储单元晶体管58变为擦除状态。非易失性MOS电容将一个存储电极设为控制栅极CG，并且使另一侧的存储电极设为阱区。在擦除状态和写状态下，沟道中形成的耗尽层的尺寸不同，并且由此在两个端子之间的电容值产生不同。可以构成根据擦除和写入程度伴随阈值电压变化的可变电容。因为它是非易失性存储单元晶体管，所以一旦设立的擦除/写入状态就独立地保持。通过把非易失性存储单元晶体管58多个串联连接，变得可以确保非易失性MOS电容的击穿电压。
可以使MFMC5如非接触IC卡那样，将变压器耦合的感应电动势用作操作功率，并且可以使IC卡微型计算机11根据非接触接口使用内部天线55，而独立地起作用。当从卡主机移去MFMC5时或在卡主机的电源断开时，这点非常重要。
图19表示在可将内部天线拆卸的状态下连接外部天线的例子。采用开关电路62，它能代替内部天线55而选择地将外部天线连接端子LA和LB与IC卡微型计算机11的天线端子TML1和TML2连接。外部天线60与连接端子LA和LB连接，并且还连接调谐电容器61。通过准备外部天线60，实现与内部天线相比，特性例如发送和接收敏感性较好的天线的利用。
当使用外部天线60时，如果从那里流入的高频信号流入内部天线55，则将从结合MFMC5的设备之内的内置天线55发射高频信号。简而言之，对于安装MFMC5的设备，有可能会使内部天线55变为高频噪声发生源。此时，在使用外部天线60的时候，通过启动内部天线55的分离，可取消产生这种不希望的高频噪声的可能性。
当从设备例如通信数字个人助理1中取出MFMC5时，通过将IC卡微型计算机11变为连接内部天线55的状态，能通过使用单独一个MFMC5作为非接触IC卡而独立地起作用。根据应用的方法，无需对卡供电，但不用电池操作。
开关电路62包括开关63及其控制电路64。如图20示例说明的那样，开关63包括非易失性存储元件65，它介于相应连接端子之间，并且通过电改变阈值电压，可控制路径的断开或导通。所需的只是闪速存储单元晶体管58包括非易失性存储元件65。控制电路64将从非易失性存储元件65的选择端子(栅极)所见的阈值电压置于第一状态，例如写状态，断开路径，并且通过将阈值电压置于第二状态，例如擦除状态，执行路径的导通。在阈值电压的第二状态下，将选择端子与电路的接地电压连接。简而言之，它将认为是过擦除状态，换句话说，耗尽型。由此，将开关状态保持为执行路径的导通的ON状态不消耗功率。接口控制器10向控制电路64供给写入/擦除动作的指令。控制电路64根据写入/擦除动作的指令，控制非易失性存储元件65的操作过程。
如图21示例说明，如果考虑当改变非易失性存储元件65的阈值电压时对非易失性存储元件65的两侧的高电压影响，则可以串联布置一对用于隔离的开关MOS晶体管66。假设用于隔离的开关MOS晶体管66为耗尽型MOS晶体管，简言之，通过将选择端子与电路的接地电压Vss连接而置于ON状态。当改变非易失性存储元件65的阈值电压时，控制电路64控制用于隔离的开关MOS晶体管66为OFF状态。此时，用于隔离的开关MOS晶体管66的栅极电压置为负电压。通过采用用于隔离的开关MOS晶体管，不需要使其间安置有关晶体管的路径上连接的所有电路置为高击穿电压。
图22和图23表示非易失性存储元件65的另一个例子。图22表示电路布置，以及图23表示晶体管的纵向剖面结构。同一图中表示的非易失性存储元件65制成高击穿电压非易失性晶体管元件结构(NVCBT：非易失性沟道双极晶体管)，并且具有栅极Tgt、阳极Tan和阴极Tca。也就是，非易失性存储元件65包括双极晶体管部分70和非易失性MOS晶体管部分71，其漏极源极连接在双极晶体管部分70的基极集电极之间。经由源极漏极之间的沟道上的绝缘层形成电荷存储区，并且至于非易失性MOS晶体管部分71，根据这个电荷存储区内累积的电荷，使阈值电压可调节。电荷存储区包括浮动栅极，并且经由其上的绝缘层形成控制栅极。具有这种NVCBT结构的非易失性存储元件65具有比双极晶体管部分的击穿电压低的非易失性MOS晶体管部分71的击穿电压。
说明具有NVCBT结构的非易失性存储元件65的动作。当在浮动栅极中没有在累积电子的情况下，使非易失性MOS晶体管部分71置于擦除状态，特别是具有NVCBT结构的非易失性存储元件65的耗尽状态。首先说明接通状态。在非易失性MOS晶体管部分71的擦除状态下，如果控制栅极的施加电压Vg大于非易失性MOS晶体管部分71的阈值电压Vth，并且在非易失性MOS晶体管部分71的源极与漏极之间形成反型层，则电子将注入到双极晶体管部分70的基极，基极电流将流动，并且双极晶体管部分70将接通。因为它在耗尽方式下，即使它使控制栅极电压Vg置为与阴极相同电位的接地电压，也保持ON状态。控制栅极电压应该至少刚好满足偏置状态(接地电压施加状态)，该阶段不在浮动电极中注入热电子。
如果在擦除状态下使控制栅极的电压足够高，则热电子将从源极注入到浮动栅极，并且将使阈值电压足够高。
其次，说明断开状态。在电子注入到浮动栅极的写状态下，使得阈值电压较高。因为在写状态下控制栅极的施加电压Vg低于阈值电压时，在源极漏极之间不形成沟道反型层，所以电子不注入到双极晶体管部分70，但是因为基极电流不流动，所以在双极晶体管部分70中在正电位的阳极与负电位的阴极之间将处在断开状态。例如，即使在使控制栅极施加电压Vg置为与阴极相同电位的接地状态，也保持OFF状态。控制栅极电位应该刚好满足至少使浮动栅极的累积电子不被抽出的状态(接地电压施加状态)。
通过使控制栅极电压Vg在写状态下对MOS晶体管部分71的源极、漏极和p阱区(图22的集电极区)足够成为负电位，FN(FowlerNordheim)电流能使浮动栅极的积累电子抽出，并且能使其为擦除状态。据此，能将MOS晶体管部分71从增强方式变为耗尽方式。
如图24示例说明的那样，通过介入偏置电阻来连接栅极Tgt和阴极Tca，变得容易仅通过沟道区形成的存在，简而言之通过非易失性MOS晶体管部分71的写入和擦除，良好地执行擦除状态下的ON和写状态下的OFF的开关状态的保持存储。
NVCBT结构表示的非易失性存储元件65还能用于图20说明的路径改变电路。例如，如图73所示，为了能够传送正/负交替电流，如MOS转移栅极那样使一个开关具有NVCBT结构的两个非易失性存储元件65，并且将一个NVCBT结构的非易失性存储元件65的阳极Tan与另一侧的NVCBT结构的非易失性存储元件65的阴极Tca相互连接，构成它。将这样开关中的一个用于端子LA(LB)与端子TML1(TML2)之间的选择连接，并且将另一个开关用于端子TML1(TML2)与天线55之间的选择连接。控制电路64经由栅极Tgt对NVCBT结构的非易失性存储元件65执行程序控制。
由NVCBT结构表示的非易失性存储元件65不仅能用于天线开关，而且能用于电路的电源开关。例如，如图25示例说明，在预定电路66的电源端子Vcc侧，布置非易失性存储元件65和控制电路64。简而言之，将NVCBT结构的非易失性存储元件65的阳极Tan(发射极)连接到电源端子Vcc侧。向控制电路64供给操作的启动信号EN及写入和擦除的指示信号EW。假设电路66为RF部分45。当不使用非接触接口时，能完全断开对RF部分45的操作功率的供给。
如图26示例说明，对于IC卡微型计算机11和接口控制器10等的选择分离，可利用使用非易失性存储元件65的开关电路63和控制电路64。此时，IC卡微型计算机11或接口控制器10执行可由控制电路64指示的动作。假定这种情况，其中当在高级安全级下执行认证处理等时，假定关于IC卡微型计算机11希望与另外的电路分离。此时，IC卡微型计算机11使用专用外部端子13B接口连接。当IC卡微型计算机11需要连接开关电路63时，同样使得可以经由接口控制器10使用存储器12。
通过将NVCBT结构表示的非易失性存储元件65用作IC卡微型计算机的选择分离、内部天线和外部天线的改变、电源开关等，则如常规MOS开关那样由ON-OFF控制所需的稳态外部施加电压和电功率变得不必要，并且它能有助于低功率。还可以布置如图25所示包括非易失性存储元件65和控制电路64的电路，或图19示例说明并且包括开关电路63和控制电路64的电路，作为具有显著小备用功率需求的半导体开关模块。虽然没有特别说明，但这样的半导体开关模块也可以用作电源系统电路中的小备用功率需求的开关模块。如果特别用NVCBT结构的高击穿电压作为例子，优选地应用电源系统开关模块。
《天线特性的改善》
图27示例说明MFMC 5的平面结构。在布线衬底80的一个前表面中，连同外围部分一起执行包括内部天线55的布线线圈图形81的周围形成，并且对内部执行多个键合焊盘82的周围布置。在键合焊盘82内部，布置铁氧体芯片84，它是铁氧体板的示例，并且对此执行两个半导体芯片85和86的叠置。布线衬底的键合焊盘82通过键合引线90与半导体芯片85和86的相应键合焊盘88连接。在本例中，一个半导体芯片86实现接口控制器10和IC卡微型计算机11。
图28示例说明与图27的平面结构相应的MFMC5的侧表面结构。用粘合剂91和92分别结合通过它们执行叠置的衬底80和铁氧体芯片84、铁氧体芯片84和半导体芯片85、以及半导体芯片85和86。布线衬底80例如包括多层互连衬底，并且在背表面中形成与键合焊盘82连接的连接器端子(或焊接连接端子)93。假设连接器端子93是外部连接电极13A和13B的一例。在布线衬底80的前表面中，用树脂95使整个密封。简而言之，假设外壳是由树脂模制所形成的密封树脂95。图27和图28所示的封装结构称为微型MMC封装。
因为铁氧体是铁磁质，具有较大磁导率，所以磁通量试图沿着它取得路径，而不透过铁氧体芯片84。因此，因为在铁氧体芯片84的外围部分处布置包括线圈图形81的内部天线55，所以它变得可以在天线55附近获得大的磁通量，并且由此能有助于改善天线55的感应性能，这里即天线性能。因为半导体芯片85和86堆积在铁氧体芯片84上，所以能容易使磁通量透过半导体芯片85和86，并且变得可以预先防止在半导体芯片85和86中发生不希望的涡流或不希望的感应电动势并且产生故障的可能性。
图29示例说明MFMC5的另一侧表面结构。这里，使用包含铁氧体粉的粘合剂96作为铁氧体板以代替铁氧体芯片。使用这些粘合剂96结合布线衬底80和半导体芯片85。由此同样得到与铁氧体芯片84相同的操作效果。
铁氧体板可以不限于铁氧体芯片84，以及涂覆的铁氧体浆料，例如包含铁氧体粉的粘合剂96，而可以是粘附的铁氧体膜。因为铁氧体一般是指MO·Fe2O3表示的铁磁氧化物，所以它可以是除所谓铁氧体以外的铁磁氧化物。
图30示例说明MFMC5的另一个平面结构。图31示例说明与图30的平面结构相应的MFMC5的侧表面结构。在布线衬底97中使用多层互连图形来形成包括内部天线55的布线线圈图形98。在内部安装三个半导体芯片100、101、102，并且接口控制器10、IC卡微型计算机11和存储器12分别包括分离的半导体芯片100、101、102。半导体芯片100、101、102相对铁氧体芯片103的其他结构，例如叠置结构和接合结构基本上与图27相同。在用树脂95整个密封布线衬底97上的半导体芯片100、101、102等之后，整个用盖105覆盖，使包括外部连接端子的连接器端子93暴露。盖105构成外壳。在盖105与树脂95之间，经由未示出的接合材料粘附。总体上，图30的结构相对于图27放大。图30和图31所示的封装结构称为RSMMC封装。应用RSMMC封装的MFMC5的外观用图38的透视图示例说明。
图32示例说明MFMC5的另一侧表面结构。这里，代替图30的铁氧体芯片103，将包含铁氧体粉的粘合剂96用作铁氧体板。使用这些粘合剂96使布线衬底97和半导体芯片102结合。
通过在MFMC5的布线衬底97上分层叠置来布置半导体芯片，变得容易确保布线线圈图形98和各半导体芯片的距离。当通过确保各半导体芯片和布线线圈图形98的距离，使电磁场对半导体芯片引起的效应能减小，甚至到能忽略的程度时，还可以用不包括铁磁材料的管芯接合的接合材料，在布线衬底97上粘附各半导体芯片。
图33示例说明MFMC5的另一个平面结构。图34示例说明与图33的平面结构相应的MFMC5的侧表面结构。如果从空间因素的观点来说，如以上那样在半导体芯片100、101、102的外围部分中无需布置内部天线55，所需的是在较大的布线衬底109的部分中形成包括内部天线55的布线线圈图形107，并且只是布置在半导体芯片100、101、102一侧。简而言之，比图30的情况更大的盖108构成本例的外壳。同样在这种情况下，从改善天线性能的观点来说，希望在包括内部天线55的布线线圈图形107的中央部分中布置铁氧体芯片110。图33和图34所示的封装结构称为标准MMC封装。图39用透视图示例说明应用标准MMC封装的MFMC5的外观。
图35示例说明另一个MFMC5的侧表面结构。与图34的不同点是形成比包括内部天线55的布线线圈图形107的轮廓较大的铁氧体芯片110的这点，并且只要空间允许，使用较大宽度的铁氧体芯片110的方式有助于它改善天线效率。在图35所示的结构中，铁氧体芯片110不用树脂95覆盖，而是用粘合剂95B固定到布线衬底109。因而，与将铁氧体芯片110密封在树脂95之内的情况相比，通过将其考虑为其中树脂95不覆盖铁氧体芯片110的结构，在变得可以在形成树脂95的步骤之后在布线衬底109上安装铁氧体芯片110的同时，变得可以安装更厚的铁氧体芯片110，并且它能有助于天线效率的改善。
图36示例说明另一个MFMC5的侧表面结构。从防止由磁通量引起的半导体芯片100、101、102的故障的观点来说，优选地进一步用内部盖112包起来，它包含金属或铁氧体半导体芯片100、101、102，布置在包括内部天线55的布线线圈图形107的一侧。在图36中，布线衬底109和盖108经由接合材料95B粘附。
例如，用在布线衬底中形成的线圈图形81、98、107来形成内部天线55的感应器。感应器还可以用缠绕线圈形成。
例如，与用缠绕线圈形成感应器的情况相比，当用与连接到各半导体芯片100、101、102的键合焊盘82的布线相同层的布线图形，或其他图形来形成线圈图形81、98、107时，在可使成本减小的同时，也变得容易实现装置的薄型化。如布线线圈图形98、107那样，通过使用两层或更多层的布线来形成线圈图形，变得容易改善通过变压器耦合的非接触接口的有效性。
例如，当使用如用于ETC车载装置、专用窄带通信应用等的5.8GHz那样的高频时，可以用包括电介质陶瓷等的电介质天线芯片来代替天线55。关于天线特性，希望在铁氧体板上执行电介质芯片的叠置。例如，如图37示例说明，在电介质天线芯片113上堆积铁氧体芯片84。所需的只是在铁氧体芯片84上执行半导体芯片86和85的叠置。铁氧体芯片84可以变成另外的铁氧体板，例如包含铁氧体粉的粘合剂，以及铁氧体膜。
内部天线55不限于在布线衬底中形成的结构，例如，可以在盖105、108中形成。例如，在图40示例说明的标准MMC封装结构中，在盖108之内形成包括内部天线55的线圈115。如图41示例说明，密封树脂95的区域重叠在线圈115上，并且连接器端子93暴露在外部。如果将盖105制成由铁氧体粉混合的树脂制成的产品，天线效率将如上那样改善，并且它将对于防止半导体芯片的故障也有用。另外，如图42示例说明，从改善天线效率及防止半导体芯片故障的观点来说，优选地将铁氧体板116，例如铁氧体芯片、铁氧体膜或铁氧体标签插在线圈115与密封树脂95的区域之间。在这种情况下，仅用树脂就使盖105优良。图40至图42的结构也适合其他封装结构。
在图41和图42中，在盖105中形成的线圈115和IC卡微型计算机11的天线端子TML1/TML2经由布线衬底97上形成的布线97A与线圈图形115连接。所需的只是例如经由导电接合材料97B，例如Ag浆等，电连接布线97A和线圈图形115。
通过在盖105中形成线圈115，变得容易确保线圈115和各半导体芯片的距离。当减小涡流损耗及保证线圈115的特性时，或当预先防止在半导体芯片中发生不希望的涡流或不希望的感应电动势并且产生故障的可能性时，可以有效地确保线圈115和各半导体芯片的距离。
《防止由涡流损耗引起的天线特性变差》
在由复合布线衬底表示的多层互连衬底中，形成较大的接地图形，通过它执行对接地电位的导通。如果磁通量经过这个接地图形，则将产生涡流损耗，并且天线特性将变差。从这个观点来说，如图43示例说明，布线衬底具有分区接地图形118a-118i，分成多个并且在不形成闭路下连接，代替单个接地图形。它与接收接地电压的键合焊盘Vss连接，并且分区接地图形118a与另外分区接地图形118b和118c串联连接。类似地，它与接收接地电压的键合焊盘Vss连接，并且分区接地图形118d与另外分区接地图形118e和118f串联连接。它与接收接地电压的键合焊盘Vss连接，并且分区接地图形118g与另外的分区接地图形118h和118i串联连接。图44说明图43的侧表面部分结构。在多层互连衬底的下层侧中形成分区接地图形118a-118i。据此，能减弱由接地图形的前表面上产生的涡流损耗所引起的天线特性的变差。不仅能应用微型MMC封装结构，而且在RSMMC中，能应用标准MMC封装结构，自然，能应用分区接地图形结构。
《抵抗EMI的措施》
说明抵抗EMI的措施，即对外部的电磁阻断以及对由外部电磁波引起发生的故障进行控制。
首先，说明利用盖的电磁屏蔽。在图45中，从关于覆盖磁通量的观点来说，采用在盖108中混合铁氧体细粒的结构，对前表面应用铁氧体细粒的结构，或对前表面涂覆铁氧体涂层的结构。由树脂制成的这些盖108变成电磁屏蔽。布线衬底的连接器端子93暴露在盖108的开口。应用这种结构，天线的接收表面面对开口。利用盖的磁通量屏蔽结构也可用于除标准MMC封装结构外的封装结构。
如图46示例说明，如果从减弱由涡流损耗所引起的磁通量的影响的观点来说，所需的是将盖105制成金属，并且只是采用对前表面提供绝缘膜的结构。金属盖105变成为电磁屏蔽。由金属盖105的涡流损耗结构也可用于除RSMMC封装结构外的封装结构。
在图47中，采用包含金属或铁氧体的模制盖结构。也就是，在芯部分中包含金属或铁氧体121，用树脂120执行整个的模制使其绝缘，并且以特定形状形成盖105。有关的模制盖105变成电磁屏蔽。这种结构也可用于除RSMMC封装结构外的封装结构。金属或铁氧体121不必用树脂120执行整个的模制。如果它是这种结构，即，对于用作RSMMC的标签表面的部分，不特别地用树脂覆盖这个部分的金属或铁氧体121，则对于模制盖105的树脂95能使包起部分的厚度较薄。如果使覆盖模制盖105的树脂的部分95较薄，则当树脂95的体积能扩大并且安装大容量存储器时，是有利的。
其次，说明通过标签的电磁屏蔽。所需的只是在微型MMC封装结构中，对图48和图49表示的盖108和105、图50表示的布线衬底109、或者密封树脂的前表面执行电磁屏蔽标签122的附着。电磁屏蔽标签122的附着位置是与输入屏或电波的接收表面相对的表面。在图50的情况下，假设接收表面为布线衬底109中的相对侧。在图48和图49的情况下，布线衬底109和97侧执行接收表面。图51利用透视图表示以图48形式粘附电磁屏蔽标签122的标准MMC封装结构的MFMC5。图52利用透视图表示以图50形式粘附电磁屏蔽标签122的HSMMC封装结构的MFMC5。图53利用透视图表示以图49形式粘附电磁屏蔽标签122的RSMMC封装结构的MFMC5。
假设电磁屏蔽标签122例如是其上涂覆、印刷或粘附铁氧体细粒的标签，诸如铝的金属蒸发加厚标签，使用铝、铜、晶粒取向电硅钢片或铁磁材料等作为金属基底等的金属板标签。
在使用上述盖或标签的电磁屏蔽下，能抑制或减弱对外部发生的电磁阻断和电磁故障。这样的电磁屏蔽技术也能用于不具有非接触IC卡功能的存储卡。
《薄型化、防止反向插入》
对插口的薄型化和防止对插口的反向插入进行说明。图56表示在插口130装备MFMC5之前的状态，以及图57表示插口130装备了MFMC5的状态。图58和图59表示图56的A-A’横截面，以及图54表示图57的B-B’横截面。
这里，以微型MMC封装结构为例说明。在微型MMC封装结构中，用批量模制或MAP(模制阵列封装)形式形成封装，即密封树脂95。此时，如图54、图56和图57示例说明，在密封树脂95处的厚度方向，形成由插口30的弹性爪131、132所阻止的高度差部分133、134。在批量模制的时候，通过在密封金属模的腔内表面中形成高度，沿密封树脂95的切割位置预先形成一个槽，并且在此之后沿着该槽分离地执行装置的切割隔离，完成高度差部分133、134的形成。结果将沿密封树脂95的平行边界部分形成高度差部分133、134。密封树脂95的厚度由密封图28示例说明的半导体芯片85和86及键合引线90所需的厚度规定。因为高度差部分133、134在密封树脂95的两端的部分中形成，并且偏离用于叠置部分的部分，例如半导体芯片85和86，所以它令人满意。136和137是与MFMC5的连接器端子93接触的悬臂弹性端子。
这里，参考图67至图71，说明具有上述高度差部分的微型MMC封装结构的MFMC5的制造方法。
首先，如图67示例说明，制备布线衬底80A。在这里制备的布线衬底80A上执行一个MFMC5所需的布线图形、焊盘电极等的多单元形成。其次，如图68示例说明，在布线衬底80A上的各单元的布线图形中安装芯片84、85和86，并且通过键合引线90将芯片84、85和86的焊盘与相应键合焊盘82连接。将其上安装有芯片84、85和86的布线衬底80A布置在包括上模150和下模151的密封金属模的腔中(参考图69)。将树脂152注入到腔中，并且由这种树脂形成密封树脂(参考图70)。在移去金属模150、151之后，切割刀片153切割密封树脂152和布线衬底80A，使MFMC5单个地分离(参考图71)，并且完成其中形成有高度差部分133、134的MFMC5。
因为插口130的弹性爪131、132阻止比密封树脂95的厚度薄的高度差部分133、134，所以变得容易将插口130的厚度H1抑制到最小。如作为一个比较例所述的图55所示，在密封树脂中不形成高度差部分时，弹性爪的位置变高，并且部分插口的厚度H2变大。
如图56示例说明，两个高度差部分133、134制成不对称。例如，均匀地形成一个高度差部分134，并且关于另一侧的高度差部分133，在中途阻止高度差部分的形成。在相应弹性爪131中形成阻止突起133A的腔131A。由此，能阻止其中插口130装备MFMC5，使左右边界变成反向的这种情况的产生。简而言之，能防止MFMC5反向插入插口130。只以图57所示的方向能够使MFMC5安装到插口130上。据此，能防止这种情况，即由于插口130的端子136、137和MFMC5的端子93不是与它们所相应的端子电接触，而使电路和端子被破坏。
如果立足防止这种情况的观点，即防止由于插口130的端子136、137和MFMC5的端子93不是与它们所相应的端子电接触，而使电路和端子被破坏，则有效地将外部连接端子93制成与作为封装的密封树脂95的中心非线性对称。例如，暴露在密封树脂95之外的外部连接端子93按多行平行布置，并且该多行相对于密封树脂95的高度差部分133、134偏置，如图58示例说明。作为向左右偏移的端子93的布置的一例，图60示例说明与图3的端子结构相应的端子布置。如果将MFMC5以图58的方向插入插口中，将正常地连接相应端子。如图59所示，即使将MFMC5以左右反向插入插口，端子136、137和端子93也不会与其电接触。至于对上述端子布置提供偏离的手段，可以采用使高度差部分133、134不对称的手段，或采用替代它的手段。
如图61所示，上述防止反向插入的端子布置按多行平行布置外部连接端子93，并且可以使其按平行方向对多行提供相互偏离。当端子之间的间距为P时，所需的只是形成一个P/2的偏离。端子93本身的宽度与图3相比变窄。如图62示例说明，可以采用在高度差部分133、134上的偏离和端子布置的布置方向上的偏离两个方面。如图63示例说明，整体上相对于密封树脂95将端子向端子布置方向单向偏移，提供偏离。使间隙刚好设为端子间距P的一半P/2。防止上述反向插入的高度差部分133、134的形状可以是图64或图65所示的不平衡形状。
在使用模制塑性品的模制金属模制造插口时，如图56所示，通过设计插口，使得弹性爪131、132的位置和外部连接端子93的位置在平面图中可以布置在不同位置，则变得容易使模制金属模的结构更简化，并且它能改善插口的生产率。
所需的是根据MFMC5薄型化的观点，使具有小表面面积的物件形成为更薄，并且只是在多个半导体芯片中将较薄半导体芯片布置在上层，按这样在布线衬底或铁氧体板上执行叠置。这是因为具有较小表面面积，则关于弯曲时刻所引起的应力和变形状态较小。例如，在图28中，相对厚和大的半导体芯片85向下布置，而相对薄和小的半导体芯片86向上堆积。如果特别地采用这种方法，将变得容易使铁氧体板增厚。当减小磁阻时，有效地使铁氧体板增厚。
《测试简易化》
如图66示例说明，从MFMC5的测试简易化的观点来说，当外部连接端子暴露，并且整个用封装密封时，作为暴露在封装之外的外部连接端子，除连接在卡插口的端子上的第一外部端子93外，优选地布置多个测试端子93T，它们分别与多个第一外部端子93连接，并且其间距和表面面积比第一外部端子93大。通过使用具有大间距和表面面积的多个测试端子93T，将测试探针垂直地与大量MFMC5接触的操作变得容易。为了增加测试端子93T的布置的效率，第一外部端子93优选地布置成隔开的多行，并且将第二外部端子93T布置在多行之间的整个区域上。
如上所述，基于以上实施例，具体说明了本发明人所完成的本发明，但是本发明不限于以上实施例，而当然可以在不偏离主旨的限制下以各种不同方式，实现各种变化和变更。
例如，多功能卡装置可以是一种不具有如IC卡微型计算机那样的安全控制器的装置。多功能卡装置或半导体卡装置的布线衬底可以不限于多层互连衬底，而可以是所谓的引线框。当应用于多功能卡装置时，对于防止涡流损耗引起的天线特性变差、改善感应性能、抵抗EMI的措施、防止将半导体卡装置反向插入插口、使半导体卡装置的插口薄型化、以及测试简易化有关的本发明不作限制，而是本发明也能广泛地应用于其他半导体卡装置，例如调制解调器卡和LAN卡。
工业适用性
本发明不仅可广泛应用于带有卡控制器、闪速存储器和IC卡微型计算机的多功能存储卡，而且可广泛应用于其他复合功能卡，例如通信卡、I/O卡、存储卡等。

Claims (75)

1.一种多功能卡装置，其中：
在其上方形成有外部连接端子的布线衬底上方，安装有多个半导体芯片，一个半导体芯片包括与所述外部连接端子连接的接口控制器，另外的半导体芯片包括与所述接口控制器连接的存储器；
所述接口控制器具有多个接口控制方式，并且通过根据来自外部的指示的控制方式，来控制外部接口动作和存储器接口动作；
所述外部连接端子具有为每个接口控制方式所个性化的个别端子、和为多个接口控制方式的每个接口控制方式所共性化的公共端子；
所述公共端子包括时钟输入端子、电源端子和接地端子；以及
所述个别端子包括数据端子。
2.根据权利要求1的多功能卡装置，其中：
所述多功能卡装置还具有安全控制器，包括在与所述接口控制器的相同的半导体芯片或另外的半导体芯片中；
所述安全控制器与所述接口控制器和外部连接端子连接；以及
所述个别端子还包括所述安全控制器的专用端子。
3.根据权利要求2的多功能卡装置，作为所述安全控制器的专用端子，包括时钟端子、数据输入输出端子、复位端子、电源端子和接地端子。
4.根据权利要求2的多功能卡装置，其中：
所述安全控制器根据所述外部端子的信号状态或从所述接口控制器提供的动作命令，执行安全处理。
5.根据权利要求4的多功能卡装置，其中：
所述多功能卡装置还具有内部天线，并且使用所述天线，可以将非接触接口用于所述安全控制器。
6.根据权利要求5的多功能卡装置，还包括可以连接外部天线的外部天线连接端子、和开关电路，该开关电路可以选择地将所述外部天线连接端子代替所述内部天线连接到所述安全控制器。
7.根据权利要求6的多功能卡装置，其中：
所述开关电路包括一个非易失性存储元件，其介于相应连接端子之间，并且可根据能电改变的阈值电压，控制路径的断开或导通，和一个控制电路，其将从所述非易失性存储元件的选择端子所见的阈值电压置为第一状态，断开所述路径，以及将所述阈值电压置为第二状态，执行所述路径的导通；以及
在所述阈值电压的所述第二状态下，将所述选择端子与电路的接地电压连接。
8.根据权利要求7的多功能卡装置，其中：
在所述非易失性存储元件的两侧上，串联布置有一对用于隔离的开关；
通过将选择端子连接到电路的接地电压，使所述用于隔离的开关置为ON状态；以及
当改变所述非易失性存储元件的阈值电压时，所述控制电路控制所述用于隔离的开关为OFF状态。
9.根据权利要求8的多功能卡装置，其中：
所述非易失性存储元件包括双极晶体管部分和非易失性MOS晶体管部分，所述非易失性MOS晶体管部分的漏极源极连接在所述双极晶体管部分的基极集电极之间，并且关于非易失性MOS晶体管部分，在源极漏极之间的沟道上方经由绝缘层形成电荷存储区，并且根据这个电荷存储区中积累的电荷，使阈值电压可调节。
10.根据权利要求2的多功能卡装置，包括外部电源端子，作为所述个别端子专用于所述安全控制器。
11.根据权利要求2的多功能卡装置，包括外部电源端子，作为所述外部连接端子，为所述安全控制器和所述接口控制器所共用，并且包括电源开关，其在从所述公共外部电源端子到所述安全控制器的电源端子之间的电源路径中，通过控制所述接口控制器，可以断开电源。
12.根据权利要求2的多功能卡装置，其中：
所述多功能卡装置具有外部电源端子，作为所述外部连接端子，为所述安全控制器和所述接口控制器所共用，并且所述安全控制器具有复位信号的输入端子，由此从所述接口控制器指示通电复位。
13.根据权利要求2的多功能卡装置，其中：
所述外部连接端子具有外部电源端子，从所述外部电源端子向所述接口控制器供给操作功率，所述安全控制器基于所述操作功率产生用于所述安全控制器的电源，并且所述安全控制器具有复位信号的输入端子，由此从所述接口控制器指示通电复位。
14.根据权利要求2的多功能卡装置，其中：
所述多功能卡装置还具有一个天线，并且可以启动包括所述安全控制器的半导体芯片的非接触接口，与所述天线连接；以及
所述布线衬底具有作为接地图形分成多个的分区接地图形，利用该接地图形施加电路的接地电位，并且在不形成闭路的情况下使其连接。
15.根据权利要求2的多功能卡装置，其中：
所述多功能卡装置还具有一个天线，并且可以启动包括所述安全控制器的半导体芯片的非接触接口，与所述天线连接；以及
所述天线布置在半导体芯片的外部区域中，并且在铁氧体板上方执行半导体芯片的叠置。
16.根据权利要求15的多功能卡装置，其中：
所述铁氧体板是铁氧体芯片、涂覆的铁氧体浆料或粘附的铁氧体膜。
17.根据权利要求2的多功能卡装置，其中：
所述多功能卡装置还具有一个天线，并且可以启动包括所述安全控制器的半导体芯片的非接触接口，与所述天线连接；以及
在所述天线的中央部分中布置有铁氧体板。
18.根据权利要求17的多功能卡装置，其中：
将半导体芯片布置在天线的一侧，并且用金属盖或铁氧体盖来覆盖。
19.根据权利要求15或17的多功能卡装置，其中：
所述天线是形成在布线衬底中的线圈图形，或布置在布线衬底上方的缠绕线圈。
20.根据权利要求2的多功能卡装置，其中：
所述多功能卡装置还具有一个天线，并且可以启动包括所述安全控制器的半导体芯片的非接触接口，与所述天线连接；以及
所述天线是电介质天线芯片，并且在铁氧体板上方执行叠置。
21.根据权利要求20的多功能卡装置，其中：
在铁氧体板上方，以及在电介质天线芯片的叠置面的相对表面上方，执行所述半导体芯片的叠置。
22.根据权利要求1或2的多功能卡装置，其中：
整个用一个使所述外部连接端子暴露的盖覆盖；以及
所述盖是铁氧体混合盖或金属盖。
23.根据权利要求2的多功能卡装置，其中：
所述多功能卡装置还具有一个天线，可以启动包括所述安全控制器的半导体芯片的非接触接口，与所述天线连接，并且整个通过使所述外部连接端子暴露的外壳来覆盖；
所述天线在半导体芯片的外部区域中形成，并且在铁氧体板上方执行半导体芯片的叠置；以及
在与天线的接收表面的相对侧中形成电磁屏蔽。
24.根据权利要求23的多功能卡装置，其中：
所述电磁屏蔽是外壳的铁氧体混合层、外壳的金属混合层、涂覆于外壳的铁氧体混合涂层的涂层表面、涂覆于外壳的金属混合涂层的涂层表面或粘附在外壳上方的金属蒸发标签。
25.根据权利要求24的多功能卡装置，其中：
所述外壳是一个盖或一个树脂模件。
26.根据权利要求23的多功能卡装置，包括一个用于调谐的电容器，从外部附着在天线的连接端子之间。
27.根据权利要求26的多功能卡装置，其中：
所述用于调谐的电容器是芯片电容器、可变电容电容器或非易失性MOS电容。
28.根据权利要求1或2的多功能卡装置，其中：
整个通过使外部连接端子暴露的封装密封，并且在所述封装的厚度方向中形成由插口阻挡的至少两个高度差部分。
29.根据权利要求28的多功能卡装置，其中：
所述两个高度差部分不对称。
30.根据权利要求29的多功能卡装置，其中：
暴露在所述封装之外的所述外部连接端子相对于所述封装的中央非线性对称。
31.根据权利要求30的多功能卡装置，其中：
暴露在所述封装之外的所述外部连接端子按多行平行布置，并且所述多行相对于封装的高度差部分具有偏离。
32.根据权利要求30的多功能卡装置，其中：
暴露在所述封装之外的所述外部连接端子按多行平行布置，并且所述多行相对于平行方向相互具有偏离。
33.根据权利要求1或2的多功能卡装置，其中：
关于多个半导体芯片，更薄地形成具有较小表面面积的半导体芯片，并且将较薄半导体芯片布置在上层。
34.根据权利要求1或2的多功能卡装置，其中：
整个通过使外部连接端子暴露的封装密封，并且暴露在所述封装之外的所述外部连接端子包括与卡插口的端子连接的第一外部端子，和多个测试端子，其分别与所述第一外部端子连接，并且具有比所述第一外部端子更大的间距和表面面积。
35.根据权利要求34的多功能卡装置，其中：
所述第一外部端子按多行隔开布置，并且第二外部端子布置在所述多行之间。
36.一种多功能卡装置，在布线衬底上方包括外部连接端子、与所述外部连接端子连接的控制器、和与所述控制器连接的存储器，其中：
所述控制器具有多个接口控制方式，并且通过根据来自外部的指示的控制方式，控制外部接口动作和存储器接口动作；
所述外部连接端子具有为每个接口控制方式所个性化的个别端子、和为多个接口控制方式的每个接口控制方式所共性化的公共端子；
所述公共端子包括时钟输入端子、电源端子和接地端子；以及
所述个别端子包括数据端子。
37.一种多功能卡装置，在布线衬底上方包括外部连接端子、与所述外部连接端子连接的接口控制器、与所述接口控制器连接的存储器、以及与所述接口控制器和外部连接端子连接的安全控制器，其中：
所述接口控制器具有多个接口控制方式，并且通过根据来自外部的指示的控制方式，控制外部接口动作和存储器接口动作；
所述外部连接端子具有为每个接口控制方式所个性化的个别端子、和为每个接口控制方式所共性化的公共端子；
所述公共端子包括时钟输入端子、电源端子和接地端子；以及
所述个别端子包括数据端子、和所述安全控制器的专用端子。
38.根据权利要求37的多功能卡装置，作为所述安全控制器的专用端子，包括时钟端子、数据输入输出端子、复位端子、电源端子和接地端子。
39.一种多功能卡装置，在布线衬底上方包括外部连接端子、与所述外部连接端子连接的接口控制器、与所述接口控制器连接的存储器、以及与所述接口控制器和外部连接端子连接的安全控制器，其中：
所述接口控制器具有多个接口控制方式，并且通过根据来自外部的指示的控制方式，控制外部接口动作和存储器接口动作；以及
所述安全控制器根据所述外部端子的信号状态或从所述接口控制器提供的动作命令，执行安全处理。
40.根据权利要求37的多功能卡装置，其中：
所述多功能卡装置还具有内部天线，开且一个非接触接口可以使所述安全控制器使用所述天线。
41.根据权利要求40的多功能卡装置，还包括可以连接外部天线的外部天线连接端子、和开关电路，该开关电路可选择地将外部天线连接端子代替所述内部天线连接到所述安全控制器。
42.根据权利要求41的多功能卡装置，其中：
所述开关电路具有一个非易失性存储元件，其介于相应连接端子之间，并且可根据能电改变的阈值电压，控制路径的断开或导通，和一个控制电路，其将从所述非易失性存储元件的选择端子所见的阈值电压置为第一状态，断开所述路径，并且将所述阈值电压置为第二状态，执行所述路径的导通；以及
在阈值电压的所述第二状态下，将所述选择端子与电路的接地电压连接。
43.根据权利要求42的多功能卡装置，其中：
在所述非易失性存储元件的两侧上，串联布置有一对用于隔离的开关；
通过将选择端子与电路的接地电压连接，使所述用于隔离的开关置为ON状态；以及
当改变非易失性存储元件的阈值电压时，所述控制电路控制所述用于隔离的开关为OFF状态。
44.根据权利要求43的多功能卡装置，其中：
所述非易失性存储元件包括双极晶体管部分和非易失性MOS晶体管部分，所述非易失性MOS晶体管部分的漏极源极连接在所述双极晶体管部分的基极集电极之间，并且关于非易失性MOS晶体管部分，在源极漏极之间的沟道上方经由绝缘层形成电荷存储区，并且根据这个电荷存储区中积累的电荷，使阈值电压可调节。
45.一种多功能卡装置，在布线衬底上方包括外部连接端子、与所述外部连接端子连接的接口控制器、与所述接口控制器和外部连接端子连接的安全控制器、以及与所述接口控制器连接的存储器，其中：
所述外部连接端子具有专用于所述安全控制器的外部电源端子。
46.一种多功能卡装置，在布线衬底上方包括外部连接端子、与所述外部连接端子连接的接口控制器、与所述接口控制器和外部连接端子连接的安全控制器、以及与所述接口控制器连接的存储器，其中：
所述外部连接端子具有为所述安全控制器和所述接口控制器所共用的外部电源端子，并且所述多功能卡装置具有电源开关，其在从所述外部电源端子到所述安全控制器的电源端子的电源路径中，通过控制所述接口控制器，可以断开电源。
47.一种多功能卡装置，在布线衬底上方包括外部连接端子、与所述外部连接端子连接的接口控制器、与所述接口控制器和外部连接端子连接的安全控制器、以及与所述接口控制器连接的存储器，其中：
所述外部连接端子具有为所述安全控制器和所述接口控制器所共用的外部电源端子，并且所述安全控制器具有复位信号的输入端子，利用所述复位信号从所述接口控制器指示通电复位。
48.一种多功能卡装置，在布线衬底上方包括外部连接端子、与所述外部连接端子连接的接口控制器、与所述接口控制器和外部连接端子连接的安全控制器、以及与所述接口控制器连接的存储器，其中：
所述外部连接端子具有外部电源端子，从所述外部电源端子向所述接口控制器供给操作功率，所述安全控制器将使用操作功率执行电压控制的电源用作操作功率，并且所述安全控制器具有复位信号的输入端子，由此从所述接口控制器指示通电复位。
49.一种半导体卡装置，包括布线衬底、安装在所述布线衬底上方的半导体芯片、和与所述半导体芯片连接的天线，其中：
可以启动半导体芯片的非接触接口，使用所述天线；以及
所述布线衬底具有分成多个且在不形成闭路下连接的分区接地图形，作为由此施加电路的接地电位的接地图形。
50.一种半导体卡装置，包括布线衬底、安装在所述布线衬底上方的半导体芯片、和与所述半导体芯片连接的天线，其中：
所述天线布置在所述半导体芯片的外部区域中，并且在铁氧体板上方执行所述半导体芯片的叠置。
51.根据权利要求50的半导体卡装置，其中：
所述铁氧体板是铁氧体芯片、涂覆的铁氧体浆料或粘附的铁氧体膜。
52.一种半导体卡装置，包括布线衬底，安装在所述布线衬底上方的半导体芯片、和与所述半导体芯片连接的天线，其中：
在所述天线的中央部分中布置有铁氧体板。
53.根据权利要求52的半导体卡装置，其中：
半导体芯片布置在天线的一侧，并且用金属盖或铁氧体盖来覆盖。
54.根据权利要求50或52的半导体卡装置，其中：
所述天线是形成在所述布线衬底中的线圈图形或布置在所述布线衬底上方的缠绕线圈。
55.根据权利要求50或52的半导体卡装置，包括一个用于调谐的电容器，从外部附着在天线的连接端子之间。
56.根据权利要求55的半导体卡装置，其中：
所述用于调谐的电容器是芯片电容器、可变电容电容器或非易失性MOS电容。
57.一种半导体卡装置，包括布线衬底、安装在所述布线衬底上方的半导体芯片、和与所述半导体芯片连接的天线，其中：
所述天线是电介质天线芯片，并且对铁氧体板执行叠置。
58.根据权利要求57的半导体卡装置，其中：
在铁氧体板上方以及在电介质天线芯片的叠置面的相对表面上方，执行所述半导体芯片的叠置。
59.一种半导体卡装置，包括使一侧上的外部连接端子暴露的布线衬底、安装在所述布线衬底上方的半导体芯片、与所述半导体芯片连接的天线、以及覆盖所述布线衬底、所述半导体芯片和所述天线的使所述布线衬底的所述一侧暴露的盖，其中：
所述盖是铁氧体混合盖或金属盖。
60.一种半导体卡装置，包括使一侧上的外部连接端子暴露的布线衬底、安装在所述布线衬底中的半导体芯片、与所述半导体芯片连接的天线、以及覆盖所述布线衬底、所述半导体芯片和所述天线的使所述布线衬底的所述一侧暴露的外壳，其中：
在所述半导体芯片的外部区域中形成所述天线，并且在铁氧体板上方执行所述半导体芯片的叠置；以及
在与所述天线的接收表面的相对侧中形成电磁屏蔽。
61.根据权利要求60的半导体卡装置，其中：
所述电磁屏蔽是外壳的铁氧体混合层、外壳的金属混合层、涂覆于外壳的铁氧体混合涂层的涂层表面、涂覆于外壳的金属混合涂层的涂层表面或粘附在外壳上方的金属蒸发标签。
62.根据权利要求60的半导体卡装置，其中：
所述外壳是一个盖或一个树脂模件。
63.一种半导体卡装置，用其通过封装密封安装在布线衬底上方的半导体芯片，其中：
在所述封装的厚度方向中形成由插口阻挡的至少两个高度差部分。
64.根据权利要求63的半导体卡装置，其中：
所述封装是利用模制阵列封装形式所形成的封装。
65.根据权利要求63的半导体卡装置，其中：
所述两个高度差部分不对称。
66.根据权利要求63的半导体卡装置，其中：
暴露在所述封装之外的外部连接端子相对于所述封装的中央非线性对称。
67.根据权利要求66的半导体卡装置，其中：
暴露在所述封装之外的所述外部连接端子按多行平行布置，并且所述多行相对于所述封装的所述高度差部分具有偏离。
68.根据权利要求66的半导体卡装置，其中：
暴露在所述封装之外的所述外部连接端子按多行平行布置，并且所述多行相对于平行方向相互具有偏离。
69.一种半导体卡装置，包括分层叠置在布线衬底上方的多个半导体芯片，其中：
关于所述半导体芯片，更薄地形成具有较小表面面积的半导体芯片，并且将较薄半导体芯片布置在上层。
70.一种半导体卡装置，用其通过封装密封半导体芯片，其包括暴露在所述封装之外的多个第一外部端子，和多个测试端子，该多个测试端子分别与所述第一外部端子连接，并且其间距和表面面积比所述第一外部端子大。
71.根据权利要求70的半导体卡装置，其中：
所述第一外部端子按多行隔开布置，并且第二外部端子布置在所述多行之间。
72.一种半导体集成电路，具有可选择地断开电路的操作功率的电源开关电路，其中：
所述电源开关电路具有一个非易失性存储元件，其置于操作功率的通信通道之间，并且电启动其阈值电压的改变，和一个控制电路，其将从所述非易失性存储元件的选择端子所见的阈值电压置为第一状态，断开通信通道，以及将所述阈值电压置为第二状态，执行所述通信通道的导通；以及
在所述阈值电压的所述第二状态下，将所述选择端子与电路的固定电位连接。
73.根据权利要求72的半导体集成电路，其中：
在所述非易失性存储元件的两侧上，串联布置有一对用于隔离的开关；
通过将所述选择端子与电路的固定电位连接，使所述用于隔离的开关置为ON状态；以及
当改变所述非易失性存储元件的阈值电压时，所述控制电路控制所述用于隔离的开关为OFF状态。
74.一种半导体集成电路，具有可选择地使电路之间断开的开关电路，其中：
所述开关电路具有一个非易失性存储元件，其置于在电路间连接的布线路径之间，并且电启动其阈值电压的改变，和一个控制电路，其将从所述非易失性存储元件的选择端子所见的阈值电压置为第一状态，断开所述布线路径，以及将所述阈值电压置为第二状态，执行所述布线路径的导通；以及
在所述阈值电压的所述第二状态下，将所述选择端子与电路的固定电位连接。
75.根据权利要求74的半导体集成电路，其中：
在所述非易失性存储元件的两侧上，串联布置有一对用于隔离的开关；
通过将所述选择端子与电路的接地电压连接，使所述用于隔离的开关置为ON状态；以及
当改变所述非易失性存储元件的阈值电压时，所述控制电路控制所述用于隔离的开关为OFF状态。
CNB038267357A 2003-07-03 2003-07-03 多功能卡装置 Expired - Fee Related CN100390818C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/008434 WO2005004047A1 (ja) 2003-07-03 2003-07-03 マルチファンクションカードデバイス

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CNA2008100902132A Division CN101271538A (zh) 2003-07-03 2003-07-03 多功能卡装置
CN201010123964A Division CN101789263A (zh) 2003-07-03 2003-07-03 多功能卡装置

Publications (2)

Publication Number Publication Date
CN1802655A true CN1802655A (zh) 2006-07-12
CN100390818C CN100390818C (zh) 2008-05-28

Family

ID=33562081

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2008100902132A Pending CN101271538A (zh) 2003-07-03 2003-07-03 多功能卡装置
CNB038267357A Expired - Fee Related CN100390818C (zh) 2003-07-03 2003-07-03 多功能卡装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2008100902132A Pending CN101271538A (zh) 2003-07-03 2003-07-03 多功能卡装置

Country Status (7)

Country Link
US (2) US7971791B2 (zh)
JP (1) JP4447553B2 (zh)
KR (2) KR20100107057A (zh)
CN (2) CN101271538A (zh)
AU (1) AU2003304308A1 (zh)
TW (1) TW200739429A (zh)
WO (1) WO2005004047A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820461A (zh) * 2010-03-30 2010-09-01 青岛海信移动通信技术股份有限公司 一种具有rfid天线的手机
CN102339406A (zh) * 2010-07-22 2012-02-01 友昱科技股份有限公司 无线微型安全数字存储卡及其制造方法
CN101714220B (zh) * 2008-10-02 2012-11-14 瑞萨电子株式会社 半导体集成电路和使用它的ic卡
CN104915707A (zh) * 2014-03-10 2015-09-16 株式会社东芝 半导体存储装置

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7346135B1 (en) 2002-02-13 2008-03-18 Marvell International, Ltd. Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks
JP2006012002A (ja) * 2004-06-29 2006-01-12 Felica Networks Inc データ処理装置およびデータ処理方法、並びに携帯通信端末装置
JP2006221501A (ja) * 2005-02-14 2006-08-24 Matsushita Electric Ind Co Ltd アンテナ内蔵半導体メモリモジュール
CN101171595A (zh) * 2005-04-27 2008-04-30 普莱瓦西斯公司 电子卡及其制造方法
JP2006318217A (ja) 2005-05-12 2006-11-24 Matsushita Electric Works Ltd メモリカード用アダプタ
US20060285480A1 (en) * 2005-06-21 2006-12-21 Janofsky Eric B Wireless local area network communications module and integrated chip package
KR100725981B1 (ko) * 2005-08-01 2007-06-08 삼성전자주식회사 멀티-인터페이스 컨트롤러, 상기 멀티-인터페이스컨트롤러를 구비하는 메모리 카드, 및 인터페이스 설정방법
JP4749795B2 (ja) * 2005-08-05 2011-08-17 新光電気工業株式会社 半導体装置
US7335536B2 (en) * 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US7739487B2 (en) * 2006-01-17 2010-06-15 Nokia Corporation Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from
JP4007402B2 (ja) * 2006-02-02 2007-11-14 ダイキン工業株式会社 空気調和機の室外機及びその制御方法
CN101375298B (zh) 2006-03-10 2010-12-01 松下电器产业株式会社 卡型信息装置及其制造方法
KR100962101B1 (ko) * 2006-03-14 2010-06-10 가부시키가이샤 리코 메모리 카드 및 메모리 카드 제어 전환 방법
JP2007280347A (ja) * 2006-03-14 2007-10-25 Ricoh Co Ltd メモリカード及びメモリカード制御切替方法
WO2007116790A1 (ja) * 2006-04-03 2007-10-18 Panasonic Corporation アンテナ内蔵半導体メモリモジュール
US8599571B2 (en) 2006-04-21 2013-12-03 Panasonic Corporation Memory card
JP2007324865A (ja) * 2006-05-31 2007-12-13 Sony Chemical & Information Device Corp アンテナ回路及びトランスポンダ
US20100257313A1 (en) * 2006-06-02 2010-10-07 Renesas Technology Corp. Semiconductor device
US8674888B2 (en) * 2006-06-21 2014-03-18 Broadcom Corporation Integrated circuit with power supply line antenna structure and methods for use therewith
KR100817072B1 (ko) * 2006-11-02 2008-03-26 삼성전자주식회사 메모리 카드 및 그 사용방법
JP4956143B2 (ja) * 2006-11-02 2012-06-20 株式会社東芝 半導体メモリカード、ホスト装置、及びデータ転送方法
JP4264958B2 (ja) * 2007-03-23 2009-05-20 フェリカネットワークス株式会社 携帯情報端末
IL184260A0 (en) * 2007-06-27 2008-03-20 On Track Innovations Ltd Mobile telecommunications device having sim/antenna coil interface
WO2009030986A1 (en) * 2007-09-06 2009-03-12 Fci Sim connector with ferrite
US8915447B2 (en) 2007-09-12 2014-12-23 Devicefidelity, Inc. Amplifying radio frequency signals
US9311766B2 (en) 2007-09-12 2016-04-12 Devicefidelity, Inc. Wireless communicating radio frequency signals
US9304555B2 (en) 2007-09-12 2016-04-05 Devicefidelity, Inc. Magnetically coupling radio frequency antennas
US8070057B2 (en) 2007-09-12 2011-12-06 Devicefidelity, Inc. Switching between internal and external antennas
US8109444B2 (en) 2007-09-12 2012-02-07 Devicefidelity, Inc. Selectively switching antennas of transaction cards
US20090123743A1 (en) * 2007-11-14 2009-05-14 Guy Shafran Method of manufacture of wire imbedded inlay
US8028923B2 (en) * 2007-11-14 2011-10-04 Smartrac Ip B.V. Electronic inlay structure and method of manufacture thereof
FR2936886B1 (fr) * 2008-10-02 2013-09-27 Oberthur Technologies Dispositif electronique et gestion des communications sans contact concurrentes d'un tel dispositif et d'un equipement hote
US20100090008A1 (en) * 2008-10-13 2010-04-15 Oded Bashan Authentication seal
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
KR101555637B1 (ko) * 2009-03-27 2015-09-24 삼성전자주식회사 스마트 카드
JP5265473B2 (ja) * 2009-07-08 2013-08-14 大日本印刷株式会社 Ｉｃカード
JP5398463B2 (ja) * 2009-10-15 2014-01-29 ルネサスエレクトロニクス株式会社 インタフェースｉｃ及びこれを備えるメモリカード
US20110145465A1 (en) * 2009-12-14 2011-06-16 Kabushiki Kaisha Toshiba Semiconductor memory card
US8195236B2 (en) 2010-06-16 2012-06-05 On Track Innovations Ltd. Retrofit contactless smart SIM functionality in mobile communicators
KR20120011974A (ko) * 2010-07-29 2012-02-09 삼성전자주식회사 복수 개의 인터페이스를 지원하는 스마트 카드 및 그것의 인터페이스 방법
JP5172925B2 (ja) 2010-09-24 2013-03-27 株式会社東芝 無線装置
US8424757B2 (en) 2010-12-06 2013-04-23 On Track Innovations Ltd. Contactless smart SIM functionality retrofit for mobile communication device
KR101183629B1 (ko) * 2010-12-21 2012-09-18 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 제어 시스템
JP5108131B2 (ja) * 2011-05-31 2012-12-26 デクセリアルズ株式会社 アンテナ回路及びトランスポンダ
CN102890789B (zh) * 2011-06-24 2016-05-04 深圳光启高等理工研究院 一种sd卡及其射频识别系统
JP5414749B2 (ja) 2011-07-13 2014-02-12 株式会社東芝 無線装置
JP5417389B2 (ja) 2011-07-13 2014-02-12 株式会社東芝 無線装置
JP5904735B2 (ja) * 2011-09-20 2016-04-20 株式会社東芝 磁界共鳴方式回路
EP2600287A1 (fr) * 2011-12-01 2013-06-05 Gemalto SA Dispositif électronique comprenant des éléments gérés par des protocoles normés différents et méthode de gestion de la communication entre ces éléments
TWI514675B (zh) * 2012-01-19 2015-12-21 Wistron Neweb Corp 天線裝置和天線切換電路
US9772651B2 (en) 2012-09-14 2017-09-26 Samsung Electronics Co., Ltd. Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal
TWM446938U (zh) * 2012-09-28 2013-02-11 Smart Approach Co Ltd 無線射頻識別模組
JP6121705B2 (ja) * 2012-12-12 2017-04-26 株式会社東芝 無線装置
US20140233195A1 (en) * 2013-02-21 2014-08-21 Kabushiki Kaisha Toshiba Semiconductor device
US20140357186A1 (en) 2013-05-29 2014-12-04 Texas Instruments Incorporated Method and apparatus for die-to-die communication
US9865105B2 (en) * 2013-06-21 2018-01-09 X-Card Holdings, Llc Electronic credential signal activation systems and methods
US20150076231A1 (en) * 2013-09-19 2015-03-19 Charles Buccola Ultra Thin Proximity Card Reader
EP2908593B1 (en) * 2014-02-12 2018-08-01 Alcatel Lucent Apparatuses, methods and computer programs for a base station transceiver and a mobile transceiver
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
KR101783717B1 (ko) 2014-07-14 2017-10-10 브릴리언츠 주식회사 멀티 마그네틱 카드 및 자기셀 제조방법
WO2016010325A1 (ko) * 2014-07-14 2016-01-21 브릴리언츠 주식회사 멀티 마그네틱 카드 및 자기셀 제조방법
KR101598371B1 (ko) 2014-07-14 2016-02-29 브릴리언츠 주식회사 스마트멀티카드
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
KR102515924B1 (ko) 2016-04-19 2023-03-30 에스케이하이닉스 주식회사 미디어 컨트롤러 및 이를 포함한 데이터 저장 장치
US11082043B2 (en) 2014-10-28 2021-08-03 SK Hynix Inc. Memory device
US10067903B2 (en) 2015-07-30 2018-09-04 SK Hynix Inc. Semiconductor device
KR102260369B1 (ko) 2014-10-28 2021-06-03 에스케이하이닉스 주식회사 보정 회로 및 이를 포함하는 보정 장치
KR102358177B1 (ko) 2015-12-24 2022-02-07 에스케이하이닉스 주식회사 제어회로 및 제어회로를 포함하는 메모리 장치
US11755255B2 (en) 2014-10-28 2023-09-12 SK Hynix Inc. Memory device comprising a plurality of memories sharing a resistance for impedance matching
KR102366767B1 (ko) 2015-07-30 2022-02-23 에스케이하이닉스 주식회사 반도체 장치
CN105809233B (zh) 2014-12-31 2019-03-22 环旭电子股份有限公司 一种智能型模块卡及其使用方法
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
TWI602345B (zh) * 2015-09-09 2017-10-11 Toshiba Memory Corp 包含通信功能之記憶卡
US10387690B2 (en) * 2016-04-21 2019-08-20 Texas Instruments Incorporated Integrated power supply scheme for powering memory card host interface
US10777493B2 (en) * 2016-07-28 2020-09-15 Kyocera Corporation Semiconductor device mounting board and semiconductor package
WO2018118075A1 (en) 2016-12-23 2018-06-28 Intel Corporation Fine pitch probe card methods and systems
US10775414B2 (en) 2017-09-29 2020-09-15 Intel Corporation Low-profile gimbal platform for high-resolution in situ co-planarity adjustment
US11061068B2 (en) 2017-12-05 2021-07-13 Intel Corporation Multi-member test probe structure
US11204555B2 (en) 2017-12-28 2021-12-21 Intel Corporation Method and apparatus to develop lithographically defined high aspect ratio interconnects
US11073538B2 (en) * 2018-01-03 2021-07-27 Intel Corporation Electrical testing apparatus with lateral movement of a probe support substrate
US10488438B2 (en) 2018-01-05 2019-11-26 Intel Corporation High density and fine pitch interconnect structures in an electric test apparatus
US10866264B2 (en) 2018-01-05 2020-12-15 Intel Corporation Interconnect structure with varying modulus of elasticity
US11464104B2 (en) * 2018-03-20 2022-10-04 Kyocera Corporation Wiring substrate
US11543454B2 (en) 2018-09-25 2023-01-03 Intel Corporation Double-beam test probe
US10935573B2 (en) 2018-09-28 2021-03-02 Intel Corporation Slip-plane MEMS probe for high-density and fine pitch interconnects
JP6798053B1 (ja) * 2020-02-04 2020-12-09 富士フイルム株式会社 非接触式通信媒体、磁気テープカートリッジ、非接触式通信媒体の動作方法、及びプログラム
CN114594917A (zh) * 2022-02-25 2022-06-07 珠海艾派克微电子有限公司 一种接口模块、芯片读写方法及装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0962584A (ja) * 1995-08-24 1997-03-07 Mitsubishi Electric Corp データ処理装置
JP3173438B2 (ja) * 1997-06-04 2001-06-04 ソニー株式会社 メモリカード及び装着装置
JP3389186B2 (ja) * 1999-04-27 2003-03-24 松下電器産業株式会社 半導体メモリカード及び読み出し装置
US6718274B2 (en) * 1999-08-05 2004-04-06 2Micro International Limited Integrated PC Card host controller for the detection and operation of a plurality of expansion cards
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
WO2001084490A1 (en) 2000-04-28 2001-11-08 Hitachi,Ltd Ic card
AU2001259419A1 (en) 2000-05-03 2001-11-12 James E. Beecham Biometric-based transaction systems, apparatus and methods
US6883715B1 (en) * 2000-10-11 2005-04-26 Stmicroelectronics, Inc. Multi-mode smart card, system and associated methods
CN101004944A (zh) * 2001-04-02 2007-07-25 株式会社日立制作所 存储卡
JP2002351623A (ja) * 2001-05-23 2002-12-06 Fujitsu Ltd 携帯電話機
US6632997B2 (en) * 2001-06-13 2003-10-14 Amkor Technology, Inc. Personalized circuit module package and method for packaging circuit modules
JP3865629B2 (ja) 2001-07-09 2007-01-10 株式会社ルネサステクノロジ 記憶装置
JP4185680B2 (ja) * 2001-07-09 2008-11-26 株式会社ルネサステクノロジ 記憶装置
JP2003030613A (ja) 2001-07-13 2003-01-31 Hitachi Ltd 記憶装置及び記憶装置を備えたデータ処理装置
KR100745514B1 (ko) 2002-10-25 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 Ｉｃ카드
US20040177407A1 (en) * 2004-01-30 2004-09-09 Pioneer Hi-Bred International, Inc. Soybean variety XB30E04

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714220B (zh) * 2008-10-02 2012-11-14 瑞萨电子株式会社 半导体集成电路和使用它的ic卡
CN101820461A (zh) * 2010-03-30 2010-09-01 青岛海信移动通信技术股份有限公司 一种具有rfid天线的手机
CN101820461B (zh) * 2010-03-30 2013-03-13 青岛海信移动通信技术股份有限公司 一种具有rfid天线的手机
CN102339406A (zh) * 2010-07-22 2012-02-01 友昱科技股份有限公司 无线微型安全数字存储卡及其制造方法
CN102339406B (zh) * 2010-07-22 2014-06-04 咏嘉科技股份有限公司 无线微型安全数字存储卡及其制造方法
CN104915707A (zh) * 2014-03-10 2015-09-16 株式会社东芝 半导体存储装置
CN104915707B (zh) * 2014-03-10 2018-04-24 东芝存储器株式会社 半导体存储装置

Also Published As

Publication number Publication date
KR20100107057A (ko) 2010-10-04
US20110227234A1 (en) 2011-09-22
US7971791B2 (en) 2011-07-05
KR20060059252A (ko) 2006-06-01
US20060151614A1 (en) 2006-07-13
JP4447553B2 (ja) 2010-04-07
KR101010789B1 (ko) 2011-01-25
WO2005004047A1 (ja) 2005-01-13
CN101271538A (zh) 2008-09-24
JPWO2005004047A1 (ja) 2006-08-17
AU2003304308A1 (en) 2005-01-21
TW200739429A (en) 2007-10-16
CN100390818C (zh) 2008-05-28

Similar Documents

Publication Publication Date Title
CN1802655A (zh) 多功能卡装置
CN1257552C (zh) 半导体器件
CN1439144A (zh) 半导体器件及其制造方法
EP1513043B1 (en) Memory card
CN1162984C (zh) 非接触信号传送装置
CN1703717A (zh) Ic卡和适配器
CN1918581A (zh) Ic卡及其制造方法
TW200905820A (en) A multi-die DC-DC boost power converter with efficient packaging
CN1512445A (zh) Ic卡及其制造方法
JPWO2008038428A1 (ja) Ｉｃカードおよびｉｃカード用ソケット
CN1875481A (zh) 半导体装置及其制造方法
CN1628320A (zh) 具有向后兼容的缩小尺寸的芯片卡及其适配器
CN1516253A (zh) 半导体器件以及其制作方法
CN1321386A (zh) 通信装置、通信方法和通信终端装置
CN1574347A (zh) 半导体装置
CN1795456A (zh) 信息载体、信息记录介质、传感器、物品管理方法
US20200343157A1 (en) Semiconductor package with floating heat spreader and process for making the same
CN111384053B (zh) 微控制器及其制作方法
CN1574323A (zh) 半导体器件
CN109314096A (zh) 堆叠基底电感器
CN1940977A (zh) 半导体装置
JP2010086550A (ja) 半導体カードデバイス
CN101789263A (zh) 多功能卡装置
US8629547B2 (en) Semiconductor chip package
TWI309386B (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100919

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100919

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080528

Termination date: 20210703

CF01 Termination of patent right due to non-payment of annual fee