JP5398463B2 - インタフェースｉｃ及びこれを備えるメモリカード - Google Patents

Description

本発明は、インタフェースＩＣ及びこれを備えるメモリカードに関する。

携帯型ゲーム機、デジタルカメラ、ＩＣレコーダ、携帯電話などに用いる記憶媒体として、フラッシュメモリを内蔵したメモリカードが広く用いられている。図５は、一般的な接触式のメモリカードの内部構造を示す平面図である。

図５のメモリカードは、プリント基板１、データが格納されるフラッシュメモリ２、データ転送用の外部端子であるデータピン３、電源供給用の電源ピン４ａ、グランド接続用のグランドピン４ｂ、配線５を備えている。図５のメモリカードでは、当該メモリカードが装着される機器本体へのデータ転送は、データピン３を介して行われる。

このようなデータピンを用いた接触式のメモリカードでは、接触不良が起こり得る。これに対し、特許文献１にはデータピンに代わりコイルによる磁気結合を利用した非接触式のカード型メモリが開示されている。

ところで、本願の関連技術として、特許文献２には、アンテナと集積回路が一体形成されたＲＦＩＤ（Radio Frequency Identification）用半導体装置が開示されている。また、特許文献３には、スクランブル装置を備えるマスクＲＯＭ（Read Only Memory）が開示されている。

特開平８−１４７０７９号公報 特開２００８−２８３１７２号公報 特開２０００−２１５６８１号公報

図５に示した接触式のメモリカードでは、例えばデータピン３にプローブを当てるなどして、フラッシュメモリ２に格納されたデータを容易に読み出すことができる。そのため、例えば携帯型ゲーム機用のメモリカード内に暗号化されて格納されたゲームソフトであっても、いわゆるハッカーなどにより容易に読み出され解析されてしまう（即ち耐タンパー性に劣る）問題があった。さらに、図５に示すようなメモリカードは市販の汎用部品から構成されるため、解析されたゲームソフトの不正な複製品（いわゆる海賊版）の製造も容易であるという問題があった。

本発明に係るメモリカードは、
データが格納されたメモリと、
前記メモリに格納されたデータを変調するドライバと、
外部の本体機器に設けられた受信素子に対し、前記変調されたデータを送信する送信素子と、
前記ドライバと前記送信素子とが形成されたＩＣチップと、を備えたものである。

本発明に係るインタフェース装置は、
メモリカードから、前記メモリカードが装着される本体機器へデータを送信するために、前記メモリカード内に設けられるインタフェース装置であって、
前記メモリカード内のメモリに格納されたデータを変調するドライバと、
前記本体機器に設けられた受信素子に対し、前記変調されたデータを送信する送信素子と、
前記ドライバと前記送信素子とが形成されたＩＣチップと、を備えたものである。

ドライバと送信素子とが形成されたＩＣチップを備えるため、耐タンパー性に優れ、かつ、不正に複製することが困難なメモリカードを提供することができる。

本発明によれば、耐タンパー性に優れ、かつ、不正に複製することが困難なメモリカードを提供することができる。

実施の形態１に係るメモリカードの内部構造を示す平面図である。 インタフェースＩＣ１０６の断面図である。 実施の形態１の変形例に係るメモリカードの内部構造を示す平面図である。 実施の形態１の他の変形例に係るメモリカードの内部構造を示す平面図である。 実施の形態２に係るメモリカードの内部構造を示す平面図である。 一般的な接触式のメモリカードの内部構造を示す平面図である。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。

（実施の形態１）
図１Ａは、本発明の第１の実施の形態に係るメモリカードの内部構造を示す平面図である。図１Ａのメモリカード１００は、例えば携帯型ゲーム機用のゲームソフトが格納されたメモリカードである。図１Ａのメモリカード１００は、プリント基板１０１、フラッシュメモリ１０２、電源ピン１０４ａ、グランドピン１０４ｂ、配線１０５、インタフェースＩＣ１０６、クロック受信コイル１０７ａ、データ送信コイル１０７ｂ、ドライバ１０８、バス１０９を備えている。

他方、例えば携帯型ゲーム機に該当する本体機器１０は、電源ピン１４ａ、グランドピン１４ｂ、配線１５、インタフェースＩＣ１６、クロック送信コイル１７ａ、データ受信コイル１７ｂ、レシーバ１８、バス１９を備えている。

フラッシュメモリ１０２は、プリント基板１０１上に設けられた独立したＩＣチップである。フラッシュメモリ１０２には、例えば携帯型ゲーム機用のゲームソフトが格納されている。

電源供給用の電源ピン１０４ａ及びグランド接続用のグランドピン１０４ｂは、例えば銅合金などからなる金属製の端子であり、プリント基板１０１上に設けられている。メモリカード１００を本体機器１０に装着した場合、電源ピン１０４ａ、グランドピン１０４ｂは、それぞれ本体機器１０の電源ピン１４ａ、グランドピン１４ｂと接触し、電気的に接続される。これにより、本体機器１０を介し、電源ピン１０４ａには電源電位ＶＤＤが、グランドピン１０４ｂにはグランド電位ＧＮＤが与えられる。

ここで、電源ピン１０４ａ、グランドピン１０４ｂに代わり、電源／グランド接続用のコイルを設けてもよい。しかしながら、電源ピン１０４ａ、グランドピン１０４ｂを用いた方が、安定した電圧を供給することができる。

インタフェースＩＣ１０６は、プリント基板１０１上に設けられた独立したＩＣチップである。インタフェースＩＣ１０６には、プリント基板１０１に形成された配線１０５を介して、電源電位ＶＤＤ及びグランド電位ＧＮＤが与えられる。インタフェースＩＣ１０６上には、クロック送信コイル１７ａ、データ送信コイル１０７ｂ、ドライバ１０８が形成されている。

クロック受信コイル１０７ａ及びデータ送信コイル１０７ｂは、インタフェースＩＣ１０６の表面に形成された渦巻き状の配線パタンから構成される。メモリカード１００を本体機器１０に装着した場合、クロック受信コイル１０７ａ及びデータ送信コイル１０７ｂは、それぞれ、約３ｍｍ程度離れた本体機器１０のクロック送信コイル１７ａ、データ受信コイル１７ｂと非接触で磁気的に結合される。なお、クロックに同期させない送信方法であれば、クロック受信コイル１０７ａを設ける必要はない。

これにより、本体機器１０を介し、クロック受信コイル１０７ａにはクロックが与えられる。また、データ送信コイル１０７ｂ及びデータ受信コイル１７ｂを介して、フラッシュメモリ１０２内のデータが本体機器１０へ送信される。なお、データ受信コイル１７ｂを介して受信されたデータは、本体機器１０のインタフェースＩＣ１６上に形成されたレシーバ１８により復調及びシリアル／パラレル変換される。そして、バス１９を介して本体機器１０の図示されていないＲＡＭ（Random Access Memory）に格納される。

ドライバ１０８は、インタフェースＩＣ１０６に形成された駆動回路である。ドライバ１０８は、プリント基板１０１に形成されたバス１０９を介して、フラッシュメモリ１０２内のパラレルデータを受信する。そして、ドライバ１０８は、フラッシュメモリ１０２から受信したデータを、クロック受信コイル１０７ａから受信したクロックに応じて、パラレル／シリアル変換及び変調し、データ送信コイル１０７ｂへ送信する。

図１Ｂは、インタフェースＩＣ１０６の断面図であって、図１ＡにおけるＩｂ−Ｉｂ断面図である。図１Ｂの右側は、クロック受信コイル１０７ａ及びデータ送信コイル１０７ｂが形成されるコイル形成領域、図１Ｂの左側は、ドライバ１０８が形成されたドライバ形成領域を示している。図１Ｂに示すように、インタフェースＩＣ１０６は、例えばシリコンからなる半導体基板５１と、多層配線層５２、表面絶縁膜５３とから構成されるそう構造を有している。

ドライバ形成領域には、ドライバ１０８を構成するＭＯＳトランジスタが形成されている。ＭＯＳトランジスタは、半導体基板５１に形成された２つの拡散領域（ソース領域とドレイン領域）ＤＬ、２つの拡散領域ＤＬの間の半導体基板５１上に形成されたゲート電極ＧＥを備えている。ゲート電極ＧＥは、例えばポリシリコン層からなる。２つの拡散領域ＤＬはそれぞれコンタクトＣＴ１を介して配線ＷＬ１に接続されている。このＭＯＳトランジスタの周囲には、素子分離層ＩＬが形成されている。また、ドライバ形成領域の端部では、表面絶縁膜５３が除去され、多層配線層５２の最上層にデータ入力端子ＤＩＮが形成されている。

コイル形成領域には、多層配線層５２の最上層に、クロック受信コイル１０７ａ及びデータ送信コイル１０７ｂが形成されている。ここで、図１Ｂには、データ送信コイル１０７ｂが示されている。渦巻き状に形成されたデータ送信コイル１０７ｂの両端は、コンタクトＣＴ２を介して、配線ＷＬ２に接続されている。

本実施の形態１に係るメモリカード１００は、データ送信コイル１０７ｂを備える非接触式ため、接触式のものに比べデータを不正に解析されにくく耐タンパー性に優れる。また、データ送信コイル１０７ｂが形成されたインタフェースＩＣ１０６は、当該メモリカード１００の専用部品である。そのため、メモリカード１００の複製が著しく困難であり、不正な複製品の製造を防止することができる。

図２は、実施の形態１の変形例に係るメモリカードの内部構造を示す平面図である。図２に示すように、データ送信コイル１０７ｂを複数設けてもよい。図２のように２つデータ送信コイル１０７ｂを交互に用いてデータを送信したり、あるいはランダムに用いてデータを送信することにより、さらに、耐タンパー性を向上させることができる。また、データ送信コイル１０７ｂの大きさとクロック受信コイル１０７ａの大きさとが異なっていても良い。具体的には、データ送信コイル１０７ｂはクロック受信コイル１０７ａに比べ小さくすることができる。

図３は、実施の形態１の他の変形例に係るメモリカードの内部構造を示す平面図である。図３に示すように、インタフェースＩＣ１０６上にフラッシュメモリ１０２、データ送信コイル１０７ｂ、クロック受信コイル１０７ａ、ドライバ１０８を形成してもよい。即ち、図１ＡのインタフェースＩＣ１０６とフラッシュメモリ１０２とを１つのＩＣチップ上に形成してもよい。これにより、さらにメモリカード１００の複製が困難になり、不正な複製品の製造を防止することができる。

また、図３に示すように、ドライバ１０８上に、データ送信コイル１０７ｂ、クロック受信コイル１０７ａを形成してもよい。これにより、小型化が可能になる。

（実施の形態２）
次に、図４を参照して本発明の第２の実施の形態について説明する。図４は、第２の実施の形態に係るメモリカード２００の内部構造を示す平面図である。図４に示すように、実施の形態２に係るメモリカード２００は、図１Ａに示した実施の形態１に係るメモリカード１００におけるドライバ１０８とフラッシュメモリ１０２との間にＭＣＵ１１０が設けられたものである。その他の構成は、実施の形態１に係るメモリカード１００と同様であるため、説明を省略する。

ＭＣＵ（Memory Control Unit）１１０は、フラッシュメモリ１０２を制御する制御回路であり、インタフェースＩＣ１０６上に形成されている。このＭＣＵ１１０は、バス１０９を介して、フラッシュメモリ１０２内のパラレルデータを受信する。そして、ＭＣＵ１１０は、フラッシュメモリ１０２から受信したデータを、クロック受信コイル１０７ａから受信したクロックに応じて、暗号化し、ドライバへ送信する。即ち、本実施の形態２に係るＭＣＵ１１０は、暗号化回路としての機能を有する。これにより、耐タンパー性を更に向上させることができる。

なお、磁気結合を利用したコイルカップリングに代えて静電結合を利用したキャパシタカップリングを用いても良いし、アンテナコイルを用いた極短距離の電波通信を用いても良い。但し、磁気結合における信号伝送距離が１〜３ｍｍ程度であるのに対し、極短距離の電波通信における信号伝送距離は１０ｍｍ程度である。そのため、磁気結合の方が、伝送エラーが少なく、また、傍受されにくく耐タンパー性に優れる。

１００ メモリカード
１０１ プリント基板
１０２ フラッシュメモリ
１０４ａ 電源ピン
１０４ｂ グランドピン
１０５ 配線
１０６ インタフェースＩＣ
１０７ａ クロック受信コイル
１０７ｂ データ送信コイル
１０８ ドライバ
１０９ バス
１１０ ＭＣＵ
２００ メモリカード

Claims (15)

1. データが格納されたメモリと、
   前記メモリに格納されたデータを送信するドライバと、
   外部の本体機器に設けられた受信素子に対し、前記データを送信する送信素子と、を備え、
   前記ドライバと前記送信素子とが、単一のＩＣチップにおいて、平面視で重ならない位置に形成されている、メモリカード。
2. 前記送信素子がコイルであることを特徴とする請求項１に記載のメモリカード。
3. 前記送信素子を複数備えることを特徴とする請求項１又は２に記載のメモリカード。
4. 複数の前記送信素子を交互に用いて、前記受信素子に対し前記データを送信することを特徴とする請求項３に記載のメモリカード。
5. 複数の前記送信素子をランダムに用いて、前記受信素子に対し前記データを送信することを特徴とする請求項３に記載のメモリカード。
6. 前記ＩＣチップに、前記本体機器からクロックを受信するためのクロック受信素子を更に備えることを特徴とする請求項１〜５のいずれか一項に記載のメモリカード。
7. 前記クロック受信素子の大きさと前記送信素子の大きさとが異なることを特徴とする請求項６に記載のメモリカード。
8. 前記メモリに格納されたデータを暗号化し、前記ドライバへ送信する暗号化回路をさらに備えることを特徴とする請求項１〜７のいずれか一項に記載のメモリカード。
9. 前記暗号化回路が前記ＩＣチップに設けられていることを特徴とする請求項８に記載のメモリカード。
10. 前記メモリが前記ＩＣチップに設けられていることを特徴とする請求項１〜９のいずれか一項に記載のメモリカード。
11. 前記メモリに格納された前記データがゲームソフトであって、ゲーム機用メモリカードであることを特徴とする請求項１〜１０のいずれか一項に記載のメモリカード。
12. メモリカードから、前記メモリカードが装着される本体機器へデータを送信するために、前記メモリカード内に設けられるインタフェースＩＣであって、
    前記メモリカード内のメモリに格納されたデータを送信するドライバと、
    前記本体機器に設けられた受信素子に対し、前記送信されたデータを送信する送信素子と、を備え、
    前記ドライバと前記送信素子とが、単一の半導体チップにおいて、平面視で重ならない位置に形成されている、インタフェースＩＣ。
13. 前記送信素子がコイルであることを特徴とする請求項１２に記載のインタフェースＩＣ。
14. 前記送信素子を複数備えることを特徴とする請求項１２又は１３に記載のインタフェースＩＣ。
15. 前記半導体チップに、前記本体機器からクロックを受信するためのクロック受信素子を更に備えることを特徴とする請求項１２〜１４のいずれか一項に記載のインタフェースＩＣ。

Images