JP5401067B2 - 自動同調回路及びそれを用いたデータキャリア装置 - Google Patents

Description

本発明は、識別（ＩＤ）情報を埋め込んだタグから、電磁界等を用いた近距離の無線通信によってデータを送受信する集積回路タグ（ＩＣタグ）、非接触式ＩＣカード等の電池を内蔵しないＲＦＩＤ（Radio Frequency IDentification）内に設けられる周波数同調用の自動同調回路と、この自動同調回路を用いたＲＦＩＤ及びタグリーダ等により構成されるＲＦＩＤシステムであるデータキャリア装置とに関するものである。

従来、ＲＦＩＤの技術分野において、自動同調回路及びそれを用いたデータキャリア装置に関する技術が、例えば、下記の特許文献１に記載されている。

従来、動作電源用の電池を内蔵しないＲＦＩＤでは、例えば、下記の特許文献１等に記載されているように、駆動側のタグリーダから供給される一定の周波数の交流磁界を受けるコイルと、このコイルに対して並列に接続されたコンデンサとを有し、そのコイル及びコンデンサにより並列同調回路が構成されている。並列同調回路には、コイルに誘導される交流電圧を整流する整流回路が接続され、この整流回路の出力電圧を動作電源としている。

このような電池を内蔵しないＲＦＩＤでは、内蔵する並列同調回路の同調周波数を駆動側から供給する駆動磁界の周波数に合わせることが、通信距離を延ばすために重要である。

特開平１１―３１２９５８号公報

しかしながら、従来の技術では、次の（ａ）、（ｂ）のような課題があった。

（ａ） ＲＦＩＤの同調周波数は、製造上のばらつきを持つ上、近くに金属が存在する場合等、周囲の影響で同調がずれてしまい、通信距離が短くなってしまうという課題があった。

（ｂ） 通信距離を延ばすためには、駆動側から十分強力な磁界を供給すれば良い。しかし、強力な磁界を供給すると、近い距離にあるＲＦＩＤには過大な磁界が供給されてしまうため、ＲＦＩＤが破壊あるいは劣化するという課題があった。

本発明の自動同調回路は、駆動側から供給される一定の周波数の交流磁界をうけるコイル、及び前記コイルに対して並列に接続された固定の第１のコンデンサにより構成された並列同調回路部と、前記第１のコンデンサに対して並列に接続された複数の第２のコンデンサを有し、第１の制御信号により前記第２のコンデンサを切り替えて同調容量を調整する容量切替手段と、前記複数の第２のコンデンサに対して並列に接続された第３のコンデンサを有し、第２の制御信号により前記第３のコンデンサを切り替えて、前記容量切替手段により調整された同調周波数に対し、所定幅だけ前記同調周波数を上げる第１の同調周波数増加手段と、前記複数の第２のコンデンサに対して並列に接続された第４のコンデンサを有し、第３の制御信号により前記第４のコンデンサを切り替えて、前記容量切替手段により調整された前記同調周波数に対し、所定幅だけ前記同調周波数を下げる第１の同調周波数減少手段と、前記コイルに誘導される電圧を整流する第１の整流手段と、比較手段と、制御手段と、適正領域判定手段と、第２の同調周波数増加手段と、第２の同調周波数減少手段と、を備えている。

ここで、前記比較手段は、前記第１の同調周波数増加手段が動作した時の前記第１の整流手段の第１の出力電圧と、前記第１の同調周波数減少手段が動作した時の前記第１の整流手段の第２の出力電圧と、の大小を比較するものである。前記制御手段は、前記比較手段の比較結果に基づき、前記比較結果が（前記第１の出力電圧＞前記第２の出力電圧）の場合には前記同調周波数が低く設定されていると判定し、前記比較結果が（前記第１の出力電圧＜前記第２の出力電圧）の場合には前記同調周波数が高く設定されていると判定し、前記第１、第２及び第３の制御信号を出力して前記容量切替手段、前記第１の同調周波数増加手段、及び前記第１の同調周波数減少手段を、正しい同調が取れる方向に順次切り替え制御するものである。
前記適正領域判定手段は、前記第１の整流手段の前記第１及び第２の出力電圧が所定の範囲にあるか否かを判定し、この判定結果により、前記制御手段に対して前記第１の制御信号を補正させるものである。前記第２の同調周波数増加手段は、前記複数の第３のコンデンサに対して並列に接続された第５のコンデンサを有し、第４の制御信号により前記第５のコンデンサを切り替えて、前記容量切替手段により調整された前記同調周波数に対し、更に大きな所定幅だけ前記同調周波数を上げるものである。更に、前記第２の同調周波数減少手段は、前記複数の第４のコンデンサに対して並列に接続された第６のコンデンサを有し、第５の制御信号により前記第６のコンデンサを切り替えて、前記容量切替手段により調整された前記同調周波数に対し、更に大きな所定幅だけ前記同調周波数を下げるものである。

本発明のデータキャリア装置は、前記発明の自動同調回路と、前記コイルに誘導される電圧を整流する第２の整流手段と、前記第２の整流手段の出力電圧により駆動され、前記コイルにより磁束結合される前記駆動側に対してデータの授受を行う内部処理回路部と、を備えている。

本発明の自動同調回路及びデータキャリア装置によれば、駆動側から電力及び信号を受け取る際に、自動で正確に同調を取ることができる。これにより、通信距離を確保することができる。

本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１のデータキャリア装置）
図２は、本発明の実施例１におけるデータキャリア装置の全体を示す模式図である。

このデータキャリア装置は、駆動回路１及び送受信回路等を有するタグリーダ等の駆動側と、これに対して磁界結合されるＲＦＩＤ１０とにより構成されている。

駆動回路１は、交流電圧を発生する電源１ａと、その交流電圧から交流磁界を発生するコイル１ｂとにより構成されている。

ＲＦＩＤ１０は、駆動回路１側から供給される電力及び信号を受ける並列同調回路部１１を有している。並列同調回路部１１は、駆動回路１側のコイル１ｂに対して磁界結合され、その駆動回路１から供給される所定周波数の交流磁界を受けるコイル１１ａと、このコイル１１ａに対して並列に接続された固定の同調容量ＣＴを有する第１のコンデンサ１１ｂとにより構成されている。並列同調回路部１１の一方の電極は交流（ＡＣ）入力ノートＮ１に接続され、他方の電極は基準電位ノードＮ２（例えば、グランドＧＮＤ）に接続されている。このＡＣ入力ノードＮ１及びグランドＧＮＤには、同調容量を調整する容量調整手段（例えば、容量調整回路）２０と、電源側の駆動電圧生成用の第２の整流手段（例えば、整流回路）３０と、その容量調整回路２０を制御するための制御側の整流電圧検出用の第１の整流手段（例えば、整流回路）５０とが接続されている。更に、整流回路３０の出力側には内部回路４０が接続されると共に、整流回路５０の出力側には比較手段（例えば、比較器）６０が接続されている。

容量調整回路２０は、ＡＣ入力ノードＮ１及びグランドＧＮＤに対して並列に接続される複数のコンデンサ２１−０〜２１−Ｎと、内部回路４０から供給される制御信号ＣＳによりオン／オフ制御されて各コンデンサ２１−０〜２１−Ｎをそれぞれ接続／解放する複数のスイッチ２２−０〜２２−Ｎとにより構成されている。

電源側の整流回路３０は、コイル１１ａに誘導されるＡＣ電圧を入力し、直流（ＤＣ）電圧に整流して内部回路４０へ供給する回路である。内部回路４０は、整流回路３０から供給されるＤＣ電圧により駆動され、受信／送信処理等の内部処理を行って駆動回路１に対してデータのやり取りを行うための内部処理回路部と、容量調整回路２０を制御するための制御信号ＣＳ等を生成するための制御回路４１等とにより構成されている。

制御側の整流回路５０は、コイル１１ａに誘導されるＡＣ電圧を入力し、ＤＣ電圧に整流して比較器６０へ供給する回路である。比較器６０は、複数のスイッチ２２−０〜２２−Ｎ中の同調周波数増減用のスイッチ（例えば、２つのスイッチ）を切り替えてこの切替前後の整流回路５０のＤＣ出力電圧の大小を比較し、この比較結果を内部回路４０内の制御回路４１へ供給する回路である。整流回路５０は、このＤＣ出力電圧を比較器６０へ入力してこの比較器６０のダイナミックレンジ内に入れるために、整流回路３０よりも電圧降下が大きくなっている。

並列同調回路部１１、容量調整回路２０、整流回路５０、比較器６０、及び制御回路４１等により、本実施例１の自動同調回路が構成されている。

（実施例１の電源側回路例１）
図３は、図２の電源側整流回路３０側である電源側回路例１を示す概略の構成図である。なお、この構成図には、電源電圧の波形図が付記されている。

容量調整回路２０は、並列同調回路部１１の一方の電極に接続されたＡＣ入力ノードＮ１と、並列同調回路部１１の他方の電極に接続された基準電位ノードＮ２（例えば、グランドＧＮＤ）とを有し、これらのＡＣ入力ノードＮ１とグランドＧＮＤとの間に、直列接続された複数のコンデンサ２１−０〜２１−Ｎ及び複数のスイッチ２２−０〜２２−Ｎが、並列に接続されている。各コンデンサ２１−０〜２１−Ｎは、それぞれ容量Ｃ０〜ＣＮを有している。

各スイッチ２２−０〜２２−Ｎは、各コンデンサ２１−１〜２１−ＮとグランドＧＮＤとの間に接続されたＮチャネルＭＯＳトランジスタ（以下「ＮＭＯＳ」という。）２２ａと、このＮＭＯＳ２２ａのドレイン・ゲート間に接続されたインバータ２２ｂ及びダイオード２２ｃからなるＤＣバイアス回路とにより構成されている。ＮＭＯＳ２２ａは、このゲートに印加される制御信号ＣＳによりオン／オフ動作（例えば、制御信号ＣＳが“Ｈ”レベルの時にオン状態、“Ｌ”レベルの時にオフ状態）するスイッチ素子である。インバータ２２ｂ及びダイオード２２ｃからなるＤＣバイアス回路は、ＮＭＯＳ２２ａがオフの時にこのＮＭＯＳ２２ａにＤＣバイアスを印加することで、寄生容量を減らして並列同調回路部１１のＱの低下を避ける。

この容量調整回路２０では、制御信号ＣＳにより、例えばスイッチ２２−０中のＮＭＯＳ２２ａがオン状態になると、コンデンサ２１−０の容量Ｃ０が同調容量に追加される。ＮＭＯＳ２２ａがオフ状態になると、このＮＭＯＳ２２ａの寄生容量とコンデンサ２１−０のシリーズ容量Ｃ０が残る。

電源側の整流回路３０は、例えば、半波整流回路により構成されている。この半波整流回路３０は、ＡＣ入力ノードＮ１と内部回路４０の入力側における整流点Ｎ３１との間に接続されたショットキ・バリア・ダイオード（以下「ＳＢＤ」という。）等の整流用ダイオード３１と、整流点Ｎ３１とグランドＧＮＤとの間に接続された外付け等の平滑用コンデンサ３２とにより構成されている。

図３に付記された波形図に示されるように、ＡＣ入力ノードＮ１に誘起されたＡＣ電圧（サイン波形の電圧）は、ダイオード３１により半波整流された後にコンデンサ３２で平滑されてＤＣ電圧に変換され、整流点Ｎ３１から内部回路４０へ供給される。これにより、内部回路４０が駆動され、この内部に設けられた内部処理回路部及び制御回路４１等が動作する。

（実施例１の電源側回路例２）
図４は、図２の電源側整流回路３０側である電源側回路例２を示す概略の構成図であり、図３中の要素と共通の要素には共通の符号が付されている。なお、この構成図には、電源電圧の波形図が付記されている

この電源側回路では、図３の容量調整回路２０に代えて、これとは構成の異なる容量調整回路２０Ａが設けられている。容量調整回路２０Ａは、並列同調回路部１１の一方の電極に接続されたＡＣ入力ノードＮ１−１と、並列同調回路部１１の他方の電極に接続されたＡＣ入力ノードＮ１−２と、基準電位ノードＮ２（例えば、グランドＧＮＤ）とを有し、これらのＡＣ入力ノードＮ１−１，Ｎ１−２とグランドＧＮＤとの間に、直列接続された複数のコンデンサ２１−０〜２１−Ｎ及び複数のスイッチ２２−０〜２２−Ｎが、並列に接続されている。

コンデンサ２１−０は、ＡＣ入力ノードＮ１−１に分岐接続された容量Ｃ０の単位コンデンサ２１ａと、ＡＣ入力ノードＮ１−２に分岐接続された容量Ｃ０の単位コンデンサ２１ｂとにより構成されている。同様に、他の各コンデンサ２１−１〜２１−Ｎも、ＡＣ入力ノードＮ１−１に分岐接続された各容量Ｃ１〜ＣＮの単位コンデンサと、ＡＣ入力ノードＮ１−２に分岐接続された各容量Ｃ１〜ＣＮの単位コンデンサとによりそれぞれ構成されている。

スイッチ２２−０は、コンデンサ２１−０の単位コンデンサ２１ａとグランドＧＮＤとの間に接続されたＮＭＯＳ２２ａ−１と、コンデンサ２１−０の単位コンデンサ２１ｂとグランドＧＮＤとの間に接続されたＮＭＯＳ２２ａ−２と、ＮＭＯＳ２２ａ−１のドレイン・ゲート間に接続されたインバータ２２ｂ及びダイオード２２ｃ−１と、コンデンサ２１−０の単位コンデンサ２１ｂとインバータ２２ｂとの間に接続されたダイオード２２ｃ−２とにより構成されている。各ＮＭＯＳ２２ａ−１，２２ａ−２は、このゲートに印加される制御信号ＣＳによりオン／オフ動作（例えば、制御信号ＣＳが“Ｈ”レベルの時にオン状態、“Ｌ”レベルの時にオフ状態）するスイッチ素子である。インバータ２２ｂ及びダイオード２２ｃ−１，２２ｃ−２により、ＮＭＯＳ２２ａ−１，２２ａ−２に対するＤＣバイアス回路が構成され、ＮＭＯＳ２２ａ−１，２２ａ−２がオフの時にこのＮＭＯＳ２２ａ−１、２２ａ−２にＤＣバイアスを印加することで、小さい寄生容量を更に減らして並列同調回路部１１のＱの低下を避ける。他の各スイッチ２２−１〜２２−Ｎは、スイッチ２２−０と同様に構成されている。

この容量調整回路２０Ａでは、制御信号ＣＳにより、例えばスイッチ２２−０中のＮＭＯＳ２２ａ−１，２２ａ−２がオン状態になると、コンデンサ２１−０中の組となる容量Ｃ０の単位コンデンサ２１ａ，２１ｂがシリーズ接続されているので、容量Ｃ０の１／２（＝Ｃ０／２）が同調容量に追加される。ＮＭＯＳ２２ａ−１，２２ａ−２がオフ状態になると、ＮＭＯＳ２２ａ−１の小さい寄生容量と容量Ｃ０の単位コンデンサ２１ａとのシリーズ容量Ｃ０が残り、結局、小さい容量だけが残る。

更に、この電源側回路では、図３の半波整流回路３０に代えて、ブリッジ整流回路３０Ａが設けられている。ブリッジ整流回路３０Ａは、ＡＣ入力ノードＮ１−１と内部回路４０における入力側の整流点Ｎ３１との間に接続された整流用ダイオード３１−１と、ＡＣ入力ノードＮ１−２と整流点Ｎ３１との間に接続された整流用ダイオード３１−２と、ＡＣ入力ノードＮ１−１とグランドＧＮＤとの間に逆方向に接続された整流用ダイオード３１−３と、ＡＣ入力ノードＮ１−２とグランドＧＮＤとの間に逆方向に接続された整流用ダイオード３１−４と、整流点Ｎ３１とグランドＧＮＤとの間に接続された外付け等の平滑用コンデンサ３２とにより構成されている。各整流用ダイオード３１−１〜３１−４は、ＳＢＤ等により構成されている。

図４に付記された波形図に示されるように、ブリッジ整流回路３０Ａにおいて、ＡＣ入力ノードＮ１−１，Ｎ１−２に誘起されたＡＣ電圧（サイン波形の電圧）は、ダイオード３１−１〜３１−４により全波整流された後にコンデンサ３２で平滑されてＤＣ電圧に変換され、整流点Ｎ３１から内部回路４０へ供給される。これにより、内部回路４０が駆動され、この内部に設けられた内部処理回路部及び制御回路４１等が動作する。

（実施例１の電源側回路例３）
図５は、図２の電源側整流回路３０側である電源側回路例３を示す概略の構成図であり、図４中の要素と共通の要素には共通の符号が付されている。なお、この構成図には、電源電圧の波形図が付記されている。

この受電側回路では、図４と同様の容量調整回路２０Ａが設けられている。なお、各組のＮＭＯＳ２２ａ−１，２２ａ−２に対するＤＣバイアス回路は、図４と同様に設けられているが、図示を簡単にするために省略されている。

更に、この電源側回路では、図４のブリッジ整流回路３０Ａに代えて、これとは構成の異なる両波整流回路３０Ｂが設けられている。両波整流回路３０Ｂは、ＡＣ入力ノードＮ１−１と内部回路４０における入力側の整流点Ｎ３１との間に接続されたＳＢＤ等の整流用ダイオード３１−１と、ＡＣ入力ノードＮ１−２と整流点Ｎ３１との間に接続されたＳＢＤ等の整流用ダイオード３１−２と、ＡＣ入力ノードＮ１−１とグランドＧＮＤとの間に接続され、ゲートがＡＣ入力ノードＮ１−２に接続された整流用トランジスタ（例えば、ＮＭＯＳ）３１−５と、ＡＣ入力ノードＮ１−２とグランドＧＮＤとの間に接続され、ゲートがＡＣ入力ノードＮ１−１に接続された整流用トランジスタ（例えば、ＮＭＯＳ）３１−６と、整流点Ｎ３１とグランドＧＮＤとの間に接続された外付け等の平滑用コンデンサ３２とにより構成されている。整流用ＮＭＯＳ３１−５，３１−６は、ダイオード機能を有している。

容量調整回路２０Ａでは、制御信号ＣＳにより、例えばスイッチ２２−０中のＮＭＯＳ２２ａ−１，２２ａ−２がオン状態になると、コンデンサ２１−０中の組となる容量Ｃ０の単位コンデンサ２１ａ，２１ｂがシリーズ接続されているが、両波整流回路３０Ｂ中のＮＮＯＳ３１−５，３１−６により一方が短絡（ショート）されるため、容量Ｃ０が同調容量に追加される。ＮＭＯＳ２２ａ−１，２２ａ−２がオフ状態になると、ＮＭＯＳ２２ａ−１の寄生容量と容量Ｃ０の単位コンデンサ２１ａとのシリーズ容量Ｃ０が残り、更に、ＮＭＯＳ２２ａ−２の寄生容量と容量Ｃ０の単位コンデンサ２１ｂとのシリーズ容量Ｃ０も残る。

図５に付記された波形図に示されるように、両波整流回路３０Ｂにおいて、ＡＣ入力ノードＮ１−１，Ｎ１−２に誘起されたＡＣ電圧（サイン波形の半波電圧）は、ダイオード３１−１，３１−２及びＮＭＯＳ３１−５，３１−６により整流された後にコンデンサ３２で平滑されてＤＣ電圧に変換され、整流点Ｎ３１から内部回路４０へ供給される。これにより、内部回路４０が駆動され、この内部に設けられた内部処理回路部及び制御回路４１等が動作する。

（実施例１の自動同調回路）
図１は、本発明の実施例１における図２のデータキャリア装置中の自動同調回路の例を示す構成図である。

図１の自動同調回路は、並列同調回路部１１、容量調整回路２０、整流回路５０、比較器６０、及び制御回路４１により構成されており、図２に示した例において整流回路３０と５０の２個使っていたものを整流回路５０にまとめている。この図１では、容量調整回路２０の構成が詳細に示されている。

容量調整回路２０は、並列同調回路部１１の一方の電極に接続されたＡＣ入力ノードＮ１と、並列同調回路部１１の他方の電極に接続された基準電位ノードＮ２（例えば、グランドＧＮＤ）とを有し、これらのＡＣ入力ノードＮ１とグランドＧＮＤとの間に、直列接続された複数のコンデンサ２１−０〜２１−Ｎ及び複数のスイッチ２２−０〜２２−Ｎが、並列に接続されている。各コンデンサ２１−０〜２１−Ｎは、それぞれ容量Ｃ０〜ＣＮを有している。

この容量調整回路２０は、容量切替手段（容量切替回路）２０−１と、第１の同調周波数増加手段（例えば、同調周波数増加回路）２０−２と、第２の同調周波数減少手段（例えば、同調周波数減少回路）２０−３との縦続接続により構成されている。

容量切替回路２０−１は、ＡＣ入力ノードＮ１とグランドＧＮＤとの間に並列に接続された複数の第２のコンデンサ２１−０〜２１−（Ｎ−２）及び複数のスイッチ２２−０〜２２−（Ｎ−２）を有し、制御回路４１から供給される複数の第１の制御信号ＣＳ１によりスイッチ２２−０〜２２−（Ｎ−２）を切り替えて同調容量を調整する回路である。同調周波数増加回路２０−２は、ＡＣ入力ノードＮ１とグランドＧＮＤとの間に並列に接続された第３のコンデンサ２１−（Ｎ−１）及びスイッチ２２−（Ｎ−１）を有し、制御回路４１から供給される第２の制御信号ＣＳ２によりスイッチ２２−（Ｎ−１）をオフ状態にして、容量切替回路２０−１により調整された同調周波数に対し、所定幅だけ同調周波数を上げる回路である。

更に、同調周波数減少回路２０−３は、ＡＣ入力ノードＮ１とグランドＧＮＤとの間に並列に接続された第４のコンデンサ２１−Ｎ及びスイッチ２２−Ｎを有し、制御回路４１から供給された第３の制御信号ＣＳ３によりスイッチ２２−Ｎをオン状態にして、容量切替回路２０−１により調整された同調周波数に対し、所定幅だけ同調周波数を下げる回路であり、この後段には、整流回路５０が接続されている。

整流回路５０は、コイル１１ａに誘導されるＡＣ電圧を容量調整回路２０と並列に入力し、ＤＣ電圧に整流して後段の比較器６０等へ供給する回路であり、整流ダイオード３１及び平滑用コンデンサ３２を有する半波整流回路で構成されている。

なお、容量調整回路２０及び整流回路５０は、図３〜図５の回路で構成しても良い。
比較器６０は、同調周波数増加用のスイッチ２２−（Ｎ−１）及び同調周波数減少用のスイッチ２２−Ｎを切り替えた時の切替前後の整流回路５０のＤＣ出力電圧の大小を比較し、この比較結果を内部回路４０内の制御回路４１へ供給する回路である。この比較器６０は、例えば、整流点Ｎ５１とグランドＧＮＤとの間に直列に接続されたサンプルホールド回路６１及びローパスフィルタ（以下「ＬＰＦ」という。）６２と、整流点Ｎ５１とグランドＧＮＤとの間に直列に接続されたサンプルホールド回路６３及びＬＰＦ６４と、そのＬＰＦ６２及び６４の出力電圧を比較する電圧比較回路（コンパレータ）６５とにより構成されている。

サンプルホールド回路６１，６３は、制御回路４１から供給される制御信号ＣＳ１１，ＣＳ１２に同調して整流回路５０のＤＣ出力電圧をそれぞれ取り込む回路である。ＬＰＦ６２，６４は、その取り込んだＤＣ出力電圧の高周波成分を除去する回路である。

コンパレータ６５の出力側に接続された内部回路４０内の制御回路４１は、コンパレータ６５の比較結果に基づき、制御信号ＣＳ１〜ＣＳ３，ＣＳ１１，ＣＳ１２等を生成して出力する回路であり、これには制御信号生成部、及び不揮発性メモリ４１ａ等が設けられている。

（実施例１の自動同調方法）
図１の自動調整回路における自動同調方法の概要は、次の通りである。

ＲＦＩＤ１０の動作時において、制御回路４１は、コンパレータ６５の比較結果に基づき、同調周波数増加回路２０−２が動作した時の整流回路５０のＤＣ出力電圧が、同調周波数減少回路２０−３が動作した時の整流回路５０のＤＣ出力電圧より高い場合は、同調周波数が低く設定されていると判定し、逆に、同調周波数増加回路２０−２が動作した時の整流回路５０のＤＣ出力電圧が、同調周波数減少回路２０−３が動作した時の整流回路５０のＤＣ出力電圧より低い場合は、同調周波数が高く設定されていると判定し、制御信号ＣＳ１〜ＣＳ３により容量調整回路２０を制御して１ステップ、正しい同調が取れる方向に切り替える。これにより、ＲＦＩＤ１０の動作時に自動的に正確に同調が取れ、この結果、通信距離を確保できる。

次に、図６を参照しつつ、図１の自動調整回路における自動同調方法の詳細を説明する。
図６は、図１の自動同調回路における自動同調方法の処理手順を示すフローチャートである。

初期設定処理において（ステップＳＰ１）、制御回路４１内の不揮発性メモリ４１ａに記憶された同調容量制御データが初期値に設定される。これにより、容量切替回路２０−１の同調容量は、次式のような初期値となる。
Ｃｔｕｎｅ＝Ｃａ＋Ｃｂ初期値＋ΔＣｂ
但し、 Ｃａ；固定容量ＣＴの値＋寄生容量分
Ｃｂ初期値；容量切替回路２０−１の初期値
ΔＣｂ；同調周波数増加回路２０−２による変化容量
＝同調周波数減少回路２０−３による変化容量

同調周波数調整処理において（ステップＳＰ２）、周波数減少処理では（ＳＰ２ａ）、制御回路４１からの制御信号ＣＳ３により、所定時間（例えば、１ｍｓｅｃ）、同調周波数減少回路２０−３が、同調容量をＣｔｕｎｅ＋ΔＣｂとする。制御回路４１からの制御信号ＳＣ１１，ＳＣ１２により、サンプルホールド回路６１がサンプル動作、及びサンプルホールド回路６３がホールド動作を行う。次に、周波数増加処理において（ＳＰ２ｂ）、制御回路４１からの制御信号ＣＳ２により、所定時間（例えば、１ｍｓｅｃ）、周波数増加回路２０−２が、同調容量をＣｔｕｎｅ−ΔＣｂとする。制御回路４１からの制御信号ＳＣ１１，ＳＣ１２により、サンプルホールド回路６１がホールド動作、及びサンプルホールド回路６３がサンプル動作を行う。これらの周波数減少処理（ステップＳＰ２ａ）及び増加処理（ステップＳＰ２ｂ）が、所定回数（例えば、ｍ＝１６回）繰り返される（ステップＳＰ２ｃ）。

この同調周波数調整処理（ステップＳＰ２）では、例えば、同調周波数の増減処理を行う度には整合状態を判定せず、複数回繰り返してサンプル時間を取って平均化してから、整合状態を判定している。この理由は、自動同調を取る間に駆動条件（距離等）が変化すると間違って判断してしまうおそれがあるので、細かく時間を区切って往復させながら整流回路５０のＤＣ出力電圧を取り込んで判定させるためである。この際、ノイズ的な変動を抑えるために、ＬＰＦ６２，６４により時定数を延ばしている。

その後、周波数増加の停止処理において（ＳＰ３）、同調周波数増加回路２０−２の動作が停止すると共に、サンプルホールド回路６１，６３がホールド動作をし、同調容量がＣｔｕｎｅとなる。比較処理において（ステップＳＰ４）、ＬＰＦ６２，６４の出力電圧がコンパレータ６５で比較される。判定処理１において（ステップＳＰ５）、制御回路４１が、コンパレータ６５の比較結果に基づき、ＬＰＦ６２の出力電圧とＬＰＦ６４の出力電圧とが所定の範囲内で一致しているか否かを判定する。

判定結果が否定の場合（Ｎｏ、同調が取れていないとの判定結果）、判定処理２において（ステップＳＰ６）、制御回路４１が、コンパレータ６５の比較結果に基づき、ＬＰＦ６２の出力電圧がＬＰＦ６４の出力電圧よりも大きいか否かを判定する。判定結果が否定（Ｎｏ、同調容量が過剰）の場合、同調容量減少処理において（ステップＳＰ７）、制御回路４１の同調容量制御データを１ステップ（ｓｔｅｐ）小さくし、制御信号ＣＳ１により容量切替回路２０−１を制御して、同調容量Ｃｔｕｎｅを１ステップ分小さくし、同調周波数減少処理（ステップＳＰ２ａ）へ戻る。

ステップＳＰ６の判定処理２において、判定結果が肯定（Ｙｅｓ、同調容量が不足）の場合、同調容量増加処理において（ステップＳＰ８）、制御回路４１の同調容量制御データを１ステップ大きくし、制御信号ＣＳ１により容量切替回路２０−１を制御して、同調容量Ｃｔｕｎｅを１ステップ分大きくし、同調周波数減少処理（ステップＳＰ２ａ）へ戻る。

ステップＳＰ５の判定処理１において、判定結果が肯定の場合（Ｙｅｓ、同調が取れているとの判定結果）、終了処理において（ステップＳＰ９）、容量切替回路２０−１の同調容量を調整済みの値Ｃｔｕｎｅに固定し、自動同調処理を終了する。これにより、ＲＦＩＤ１０の動作時に自動的に正確に同調が取れ、この結果、通信距離を確保できる。

（自動同調回路の初期調整）
本実施例１では、図１及び図２に示すように、電池を内蔵しないＲＦＩＤ１０を対象としているので、駆動回路１により所定の強さで磁界駆動を開始しても、大きく同調がずれていると、整流回路５０のＤＣ出力電圧が必要な最低の動作開始電圧に達しない場合も起こる。

そこで、この状態にならないように、ＲＦＩＤ１０の製造時あるいは設置時に、同調周波数の初期調整を行い、同調容量を調整する容量切替回路２０−１等を切り替えるための制御信号ＣＳ１等の同調容量制御データを、制御回路４１内の不揮発メモリ４１ａに記憶して以降の動作開始時の初期値とする。

この初期値を設定し記憶するために、駆動回路１は、駆動周波数を緩慢に変化（ＳＷＥＥＰ、スイープ）できる構成にしたり、あるいは強力な磁界を駆動する構成にすることが望ましい。以下、その駆動回路１を用いた自動同調方法の一例を説明する。

（周波数をスイープできる駆動回路を用いた自動同調方法）
図１及び図２において、駆動回路１で磁界駆動しながら下側からゆっくり駆動周波数をスイープしていく。スイープ範囲は、（ＲＦＩＤ１０のばらつく範囲＋調整可能範囲）以上をカバーさせる。

このようにすれば、同調周波数が下側にずれていたＲＦＩＤ１０も、駆動磁界の周波数がその同調周波数に近づいた時に動作を開始できる。一旦動作を開始すれば、駆動磁界の周波数に同調周波数は追従していくので、最後に、本来の駆動周波数にした時点で所定の駆動レベルにすると、ＲＦＩＤ１０の同調は正しく取れている。この時の同調容量を調整する容量切替回路２０−１等を切替制御するための制御信号ＣＳ１等の同調容量制御データを、不揮発メモリ４１ａに記憶して以降の動作開始時の初期値とする。

次に、同様の動作を上側から実施すると、同様に、同調周波数が上側にずれていたＲＦＩＤ１０も調整ができる。ほとんどのＲＦＩＤ１０が２回とも調整動作に参加することになるが、実用上は問題にならない。

製造時においては、複数のＲＦＩＤ１０をまとめて初期調整できる。
ＲＦＩＤ１０を近すぎる位置に置くことで、干渉を起こさないだけ離して並べるのに必要な面積と調整用駆動源の面積で決まる。

（実施例２の自動同調回路）
図７は、本発明の実施例２における図２のデータキャリア装置中の自動同調回路を示す構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例２の自動同調回路では、実施例１の同調周波数増加回路２０−２及び同調周波数減少回路２０−３に代えて、第１、第２の同調周波数増加手段（例えば、同調周波数増加回路）２０−２，２０−４及び２第１、第２の同調周波数減少手段（例えば、同調周波数減少回路）２０−３，２０−５が設けられ、更に、比較器６０の後段に適正領域判定手段（例えば、適正領域判定回路）７０が追加されている。

即ち、本実施例２の容量調整回路２０Ａは、実施例１とほぼ同様の容量切替回路２０−１、第１の同調周波数増加回路２０−２及び第１の同調周波数減少回路２０−３と、新たに追加された第２の同調周波数増加回路２０−４及び第２の同調周波数減少回路２０−５との縦続接続により構成されている。

容量切替回路２０−１は、ＡＣ入力ノードＮ１とグランドＧＮＤとの間に並列に接続された複数の第２のコンデンサ２１−０〜２１−Ｍ及び複数のスイッチ２２−０〜２２−Ｍを有し、制御回路４１から供給される複数の第１の制御信号ＣＳ１によりスイッチ２２−０〜２２−Ｍを切り替えて同調容量を調整する回路である。

第１の同調周波数増加回路２０−２は、ＡＣ入力ノードＮ１とグランドＧＮＤとの間に並列に接続された第３のコンデンサ２１−（Ｍ＋１）及びスイッチ２２−（Ｍ＋１）を有し、制御回路４１から供給される第２の制御信号ＣＳ２によりスイッチ２２−（Ｍ＋１）をオフ状態にして、容量切替回路２０−１により調整された同調周波数に対し、所定幅だけ同調周波数を上げる回路である。

第１の同調周波数減少回路２０−３は、ＡＣ入力ノードＮ１とグランドＧＮＤとの間に並列に接続された第４のコンデンサ２１−（Ｍ＋２）及びスイッチ２２−（Ｍ＋２）を有し、制御回路４１から供給された第３の制御信号ＣＳ３によりスイッチ２２−（Ｍ＋２）をオン状態にして、容量切替回路２０−１により調整された同調周波数に対し、所定幅だけ同調周波数を下げる回路である。

第２の同調周波数増加回路２０−４は、ＡＣ入力ノードＮ１とグランドＧＮＤとの間に並列に接続された第５のコンデンサ２１−（Ｍ＋３）及びスイッチ２２−（Ｍ＋３）を有し、制御回路４１から供給された第４の制御信号ＣＳ４によりスイッチ２２−（Ｍ＋３）をオフ状態にして、容量切替回路２０−１により調整された同調周波数に対し、更に大きな所定幅だけ同調周波数を上げる回路である。

第２の同調周波数減少回路２０−５は、ＡＣ入力ノードＮ１とグランドＧＮＤとの間に並列に接続された第６のコンデンサ２１−（Ｍ＋４）及びスイッチ２２−（Ｍ＋４）を有し、制御回路４１から供給された第５の制御信号ＣＳ５によりスイッチ２２−（Ｍ＋４）をオン状態にして、容量切替回路２０−１により調整された同調周波数に対し、更に大きな所定幅だけ同調周波数を下げる回路である。

適正領域判定回路７０は、整流点Ｎ５１とグランドＧＮＤとの間に接続されたコンパレータ７１を有し、コイル１１ｂに誘導されるＡＣ電圧を整流する整流回路５０のＤＣ出力電圧を基準バイアス電圧ＢＶｔと比較し、そのＤＣ出力電圧が所定の範囲にあるか否かを判定し、この判定結果を制御回路４１へ与える回路である。その他の構成は、実施例１の図１と同様である。

なお、容量調整回路２０を構成している複数のコンデンサ２１−０〜２１−Ｍ，２１−（Ｍ＋１）〜２１−（Ｍ＋４）及び複数のスイッチ２２−０〜２２−Ｍ，２２−（Ｍ＋１）〜２２−（Ｍ＋４）は、図３、図４又は図５の回路で構成しても良い。又、整流回路５０は、図４のブリッジ整流回路３０Ａ又は図５の両波整流回路３０Ｂにより構成しても良い。

（実施例２の自動同調方法）
図７の自動調整回路における２段シーケンスの自動同調方法の概要は、次の通りである。

制御回路４１は、整合を行うために、制御信号ＣＳ２，ＣＳ３を出力して同調周周波数増加回路２０−２と同調周周波数減少回路２０−３を交互に動作させた時に、適正領域判定回路７０の判定結果が、所定の範囲に達していないとの判定結果の場合は、コンパレータ６５の比較結果に基づき、整流回路５０のＤＣ出力電圧が大きくなるように制御信号ＣＳ１を出力して容量切替回路２０−１を制御する。又、制御回路４１は、適正領域判定回路７０の判定結果が、所定の範囲に達していないが近い電圧には達したとの判定結果の場合で、同調周周波数増加回路２０−２と同調周周波数減少回路２０−３を、交互に動作させたときの整流回路５０のＤＣ出力電圧に差が少なくて、比較器６０によるに比較ができない場合は、同調周周波数増加回路２０−２と同調周周波数減少回路２０−３ではなく、制御信号ＣＳ４，ＣＳ５を出力して同調周周波数増加回路２０−４と同調周周波数減少回路２０−５とを交互に動作させるようにする。

即ち、本実施例２の自動同調方法では、同調がずれている状態で大きく変化させると、同調が外れる方向に変化させた時に、整流回路５０のＤＣ出力電圧が小さくなってしまい、動作を停止してしまうおそれがあるので、適正領域判定回路７０の判定結果が、所定の範囲に達していないことを示す場合は、同調周周波数増加回路２０−２と同調周周波数減少回路２０−３で同調周波数を切り替え、同調が正確に合ってくると、小さな同調容量の変化では判定しにくくなってくるため、同調容量の変化を大きくしている。

次に、図８−１及び図８−２を参照しつつ、図７の自動調整回路における２段シーケンスの自動同調方法の詳細を説明する。

図８−１及び図８−２は、図７の自動同調回路における２段シーケンスの自動同調方法の処理手順を示すフローチャートである。

初期設定処理において（ステップＳＰ１１）、制御回路４１の同調容量制御データが初期値に設定される。これにより、容量切替回路２０−１の同調容量は、次式のような初期値となる。
Ｃｔｕｎｅ＝Ｃａ＋Ｃｂ初期値＋ΔＣｂ＋ΔＣｃ
但し、 Ｃａ；固定容量ＣＴの値＋寄生容量分
Ｃｂ初期値；容量切替回路２０−１の初期値
ΔＣｂ；同調周波数増加回路２０−２による変化容量
＝同調周波数減少回路２０−３による変化容量
ΔＣｃ；同調周波数増加回路２０−４による変化容量
＝同調周波数減少回路２０−５による変化容量

実施例１とほぼ同様に、第１の同調周波数調整処理において（ステップＳＰ１２）、第１の周波数減少処理では（ＳＰ１２ａ）、制御回路４１からの制御信号ＣＳ３により、所定時間（例えば、１ｍｓｅｃ）、同調周波数減少回路２０−３が、同調容量をＣｔｕｎｅ＋ΔＣｂとする。制御回路４１からの制御信号ＳＣ１１，ＳＣ１２により、サンプルホールド回路６１がサンプル動作、及びサンプルホールド回路６３がホールド動作を行う。次に、第１の周波数増加処理において（ＳＰ１２ｂ）、制御回路４１からの制御信号ＣＳ２により、所定時間（例えば、１ｍｓｅｃ）、周波数増加回路２０−２が、同調容量をＣｔｕｎｅ−ΔＣｂとする。制御回路４１からの制御信号ＳＣ１１，ＳＣ１２により、サンプルホールド回路６１がホールド動作、及びサンプルホールド回路６３がサンプル動作を行う。これらの第１の周波数減少処理（ステップＳＰ１２ａ）及び第１の周波数増加処理（ステップＳＰ１２ｂ）が、所定回数（例えば、ｋ＝１６回）繰り返される（ステップＳＰ１２ｃ）。

その後、周波数増加の停止処理において（ＳＰ１３）、同調周波数増加回路２０−２の動作が停止すると共に、サンプルホールド回路６１，６３がホールド動作をし、同調容量がＣｔｕｎｅとなる。比較処理において（ステップＳＰ１４）、ＬＰＦ６２，６４の出力電圧がコンパレータ６５で比較される。判定処理１において（ステップＳＰ１５）、制御回路４１が、コンパレータ６５の比較結果に基づき、ＬＰＦ６２の出力電圧とＬＰＦ６４の出力電圧とが所定の範囲内で一致しているか否かを判定する。

判定結果が否定の場合（Ｎｏ、同調が取れていないとの判定結果）、判定処理２において（ステップＳＰ１６）、制御回路４１が、コンパレータ６５の比較結果に基づき、ＬＰＦ６２の出力電圧がＬＰＦ６４の出力電圧よりも大きいか否かを判定する。判定結果が否定（Ｎｏ、同調容量が過剰）の場合、同調容量減少処理において（ステップＳＰ１７）、制御回路４１の同調容量制御データを１ステップ小さくし、制御信号ＣＳ１により容量切替回路２０−１を制御して、同調容量Ｃｔｕｎｅを１ステップ分小さくし、第１の同調周波数減少処理（ステップＳＰ１２ａ）へ戻る。

ステップＳＰ１６の判定処理２において、判定結果が肯定（Ｙｅｓ、同調容量が不足）の場合、同調容量増加処理において（ステップＳＰ１８）、制御回路４１の同調容量制御データを１ステップ大きくし、制御信号ＣＳ１により容量切替回路２０−１を制御して、同調容量Ｃｔｕｎｅを１ステップ分大きくし、同調周波数減少処理（ステップＳＰ１２ａ）へ戻る。

ステップＳＰ１５の判定処理１において、判定結果が肯定の場合（Ｙｅｓ、同調が取れているとの判定結果）、判定処理３において（ステップＳＰ１９）、適正領域判定回路６０のコンパレータ７１で、整流回路５０のＤＣ出力電圧が所定の基準レベルに達しているか否かを判定する。判定結果が否定（Ｎｏ、ほぼ同調が取れても電圧が低いので駆動が弱い）の場合、第１の同調周波数減少処理（ステップＳＰ１２ａ）へ戻り、判定結果が肯定（Ｙｅｓ、ほぼ同調が取れて電圧も高い）の場合、第２の同調周波数調整処理へ進む（ステップＳＰ２０）。

第１の同調周波数調整処理（ステップＳＰ１２）と同様に、第２の同調周波数調整処理において（ステップＳＰ２０）、第２の周波数減少処理では（ＳＰ２０ａ）、制御回路４１からの制御信号ＣＳ５により、所定時間（例えば、１ｍｓｅｃ）、同調周波数減少回路２０−５が、同調容量をＣｔｕｎｅ＋ΔＣｃとする。制御回路４１からの制御信号ＳＣ１１，ＳＣ１２により、サンプルホールド回路６１がサンプル動作、及びサンプルホールド回路６３がホールド動作を行う。次に、第２の周波数増加処理において（ＳＰ２０ｂ）、制御回路４１からの制御信号ＣＳ４により、所定時間（例えば、１ｍｓｅｃ）、周波数増加回路２０−４が、同調容量をＣｔｕｎｅ−ΔＣｃとする。制御回路４１からの制御信号ＳＣ１１，ＳＣ１２により、サンプルホールド回路６１がホールド動作、及びサンプルホールド回路６３がサンプル動作を行う。これらの第２の周波数減少処理（ステップＳＰ２０ａ）及び第２の周波数増加処理（ステップＳＰ２０ｂ）が、所定回数（例えば、ｋ＝１６回）繰り返される（ステップＳＰ２０ｃ）。

その後、周波数増加の停止処理において（ＳＰ２１）、同調周波数増加回路２０−４の動作が停止すると共に、サンプルホールド回路６１，６３がホールド動作をし、同調容量がＣｔｕｎｅとなる。比較処理において（ステップＳＰ２２）、ＬＰＦ６２，６４の出力電圧がコンパレータ６５で比較される。判定処理４において（ステップＳＰ２３）、制御回路４１が、コンパレータ６５の比較結果に基づき、ＬＰＦ６２の出力電圧とＬＰＦ６４の出力電圧とが所定の範囲内で一致しているか否かを判定する。

判定結果が否定の場合（Ｎｏ、同調が取れていないとの判定結果）、判定処理５において（ステップＳＰ２４）、制御回路４１が、コンパレータ６５の比較結果に基づき、ＬＰＦ６２の出力電圧がＬＰＦ６４の出力電圧よりも大きいか否かを判定する。判定結果が否定（Ｎｏ、同調容量が過剰）の場合、同調容量減少処理において（ステップＳＰ２５）、制御回路４１の同調容量制御データを１ステップ小さくし、制御信号ＣＳ１により容量切替回路２０−１を制御して、同調容量Ｃｔｕｎｅを１ステップ分小さくし、判定処理３（ステップＳＰ１９）へ戻る。

ステップＳＰ２４の判定処理５において、判定結果が肯定（Ｙｅｓ、同調容量が不足）の場合、同調容量増加処理において（ステップＳＰ２６）、制御回路４１の同調容量制御データを１ステップ大きくし、制御信号ＣＳ１により容量切替回路２０−１を制御して、同調容量Ｃｔｕｎｅを１ステップ分大きくし、判定処理３（ステップＳＰ１９）へ戻る。

ステップＳＰ２３の判定処理４において、判定結果が肯定の場合（Ｙｅｓ、同調が取れているとの判定結果）、終了処理において（ステップＳＰ２７）、制御回路４１の同調容量制御データを不揮発性メモリ４１ａに保持し、容量切替回路２０−１の同調容量を調整済みの値Ｃｔｕｎｅに固定し、自動同調処理を終了する。これにより、ＲＦＩＤ１０の動作時に自動的に正確且つ高速に同調が取れ、この結果、通信距離を確保できる。

（実施例３の自動同調回路）
図９は、本発明の実施例３における図２のデータキャリア装置中の自動同調回路を示す構成図であり、実施例１、２を示す図１、図７中の要素と共通の要素には共通の符号が付されている。

本実施例３の自動同調回路は、実施例１の容量調整回路２０、整流回路５０、比較器６０と、実施例３の適正領域判定回路７０とは構成の異なる適正領域判定回路７０Ａと、新たに追加されたクランプ手段（例えば、電圧クランプ回路）８０と、実施例１とほぼ同様の制御回路４１とにより構成されている。

適正領域判定回路７０Ａは、整流点Ｎ５１とグランドとの間に接続された２つのコンパレータ７１，７２を有し、コイル１１ｂに誘導されるＡＣ電圧を整流する整流回路５０のＤＣ出力電圧を基準バイアス電圧ＢＶｔ１，ＢＶｔ２とそれぞれ比較し、そのＤＣ出力電圧が所定の範囲にあるか否かをそれぞれ判定し、この判定結果を制御回路４１へ与える回路であり、この後段に、電圧クランプ回路８０が接続されている。

電圧クランプ回路８０は、過剰な駆動が急に印加された場合には、本実施例３の動作では間に合わないので、この対策として設けられた回路であり、整流点Ｎ５１とグランドＧＮＤとの間に接続されたツェナーダイオード８１等により構成されている。

なお、容量調整回路２０及び整流回路５０は、図３〜図５の回路で構成しても良い。

（実施例３の自動同調方法）
図１０−１及び図１０−２は、図９の自動同調回路における離調付きシーケンスの自動同調方法の処理手順を示すフローチャートである。

初期設定処理において（ステップＳＰ３１）、制御回路４１の同調容量制御データが初期値に設定される。これにより、容量切替回路２０−１の同調容量は、次式のような初期値となる。
Ｃｔｕｎｅ＝Ｃａ＋Ｃｂ初期値＋ΔＣｂ
但し、 Ｃａ；固定容量ＣＴの値＋寄生容量分
Ｃｂ初期値；容量切替回路２０−１の初期値
ΔＣｂ；同調周波数増加回路２０−２による変化容量
＝同調周波数減少回路２０−３による変化容量

実施例１とほぼ同様に、同調周波数調整処理において（ステップＳＰ３２）、周波数減少処理では（ＳＰ３２ａ）、制御回路４１からの制御信号ＣＳ３により、所定時間（例えば、１ｍｓｅｃ）、同調周波数減少回路２０−３が、同調容量をＣｔｕｎｅ＋ΔＣｂとする。制御回路４１からの制御信号ＳＣ１１，ＳＣ１２により、サンプルホールド回路６１がサンプル動作、及びサンプルホールド回路６３がホールド動作を行う。次に、周波数増加処理において（ＳＰ３２ｂ）、制御回路４１からの制御信号ＣＳ２により、所定時間（例えば、１ｍｓｅｃ）、周波数増加回路２０−２が、同調容量をＣｔｕｎｅ−ΔＣｂとする。制御回路４１からの制御信号ＳＣ１１，ＳＣ１２により、サンプルホールド回路６１がホールド動作、及びサンプルホールド回路６３がサンプル動作を行う。これらの周波数減少処理（ステップＳＰ３２ａ）及び増加処理（ステップＳＰ３２ｂ）が、所定回数（例えば、ｍ＝１６回）繰り返される（ステップＳＰ３２ｃ）。

その後、周波数増加の停止処理において（ＳＰ３３）、同調周波数増加回路２０−２の動作が停止する共に、サンプルホールド回路６１，６３がホールド動作をし、同調容量がＣｔｕｎｅとなる。比較処理において（ステップＳＰ３４）、ＬＰＦ６２，６４の出力電圧がコンパレータ６５で比較される。判定処理１において（ステップＳＰ３５）、制御回路４１が、コンパレータ６５の比較結果に基づき、ＬＰＦ６２の出力電圧とＬＰＦ６４の出力電圧とが所定の範囲内で一致しているか否かを判定する。

判定結果が否定の場合（Ｎｏ、同調が取れていないとの判定結果）、判定処理２において（ステップＳＰ３６）、制御回路４１が、コンパレータ６５の比較結果に基づき、ＬＰＦ６２の出力電圧がＬＰＦ６４の出力電圧よりも大きいか否かを判定する。判定結果が否定（Ｎｏ、同調容量が過剰）の場合、同調容量減少処理において（ステップＳＰ３７）、制御回路４１の同調容量制御データを１ステップ小さくし、制御信号ＣＳ１により容量切替回路２０−１を制御して、同調容量Ｃｔｕｎｅを１ステップ分小さくし、同調周波数減少処理（ステップＳＰ３２ａ）へ戻る。

ステップＳＰ３６の判定処理２において、判定結果が肯定（Ｙｅｓ、同調容量が不足）の場合、同調容量増加処理において（ステップＳＰ３８）、制御回路４１の同調容量制御データを１ステップ大きくし、制御信号ＣＳ１により容量切替回路２０−１を制御して、同調容量Ｃｔｕｎｅを１ステップ分大きくし、同調周波数減少処理（ステップＳＰ３２ａ）へ戻る。

ステップＳＰ５の判定処理１において、判定結果が肯定の場合（Ｙｅｓ、同調が取れているとの判定結果）、同調容量固定処理において（ステップＳＰ３９）、制御回路４１の同調容量制御データを不揮発性メモリ４１ａに保持し、容量切替回路２０−１の同調容量を調整済みの値Ｃｔｕｎｅに固定し、所定時間待ち処理（ステップＳＰ４０）へ進む。所定時間待ち処理（ステップＳＰ４０）において、制御回路４１からの制御により、所定時間（例えば、１ｍｓｅｃ）待つ。

判定処理３において（ステップＳＰ４１）、適正領域判定回路７０Ａ内のコンパレータ７１により、整流回路５０のＤＣ出力電圧が第３の所定値以下で大きすぎないか否かを判定する。判定結果が否定の場合（Ｎｏ、駆動が強すぎ）、ステップ減少処理において（ステップＳＰ４２）、制御回路４１の同調容量制御データを１ステップ減らし、ステップＳＰ４０の時間待ち処理へ戻る。なお、１ステップ増やしても同様であるが、どちらの場合も修正方向を固定する。

ステップＳ４１の判定結果が肯定の場合（Ｙｅｓ、駆動は過剰ではない）、判定処理４において（ステップＳＰ４３）、適正領域判定回路７０Ａ内のコンパレータ７２により、整流回路５０のＤＣ出力電圧が第２の所定値以上で小さすぎないか否かを判定する。判定結果が否定の場合（Ｎｏ、駆動不足なので同調を取り直す）、ステップＳＰ３２へ戻る。判定結果が肯定の場合（Ｙｅｓ、駆動は十分にある）、終了処理において（ステップＳＰ４４）、制御回路４１内の不揮発性メモリ４１ａに同調容量制御データを保持し、容量切替回路２０−１の同調容量を調整済みの値Ｃｔｕｎｅに固定し、調整が取れた状態にて自動同調処理を終了する。

（強力な駆動回路を用いた自動同調方法）
自動同調回路の初期調整において、図１及び図２の駆動回路１を用いた自動同調方法の他の例を説明する。

図１及び図２において、駆動回路１で強く駆動をかける（又は、近づけて駆動しても良い）。これにより、同調が外れていたＲＦＩＤ１０も動作を開始できる。動作を開始しても、駆動が強すぎるので、保護のために離調動作して同調がずれた状態になる。その後、駆動回路１の駆動レベルを下げていき（あるいは遠ざけ）ながら自動同調動作を繰り返し実行させる。適正な駆動レベルに達すると、ＲＦＩＤ１０の同調が正しく取れているので、この時の同調容量を調整する容量切替回路２０−１等を切替制御するための制御信号ＣＳ１等の同調容量制御データを、不揮発メモリ４１ａに記憶して以降の動作開始時の初期値とする。

（実施例３の効果）
本実施例３によれば、次のような効果がある。

ＲＦＩＤ１０が過剰な駆動を受けた場合は、同調周波数をずらして過剰な電力を受け取らないようにすることができる。

ＲＦＩＤ１０に対して過剰な駆動電力が印加された場合には、離調動作が間に合わないので、電圧クランプ回路８０を設けて過電圧を防止している。しかし、電圧クランプ回路８０で過電圧を制限し続けただけでは、ＲＦＩＤ１０での消費電力は大きい状態が続くので、温度が上がり過ぎ、最後には劣化、破壊に至る問題が残る。そこで、本実施例３では、離調動作で過剰な電力を受け取らなくするので、そのような問題は起きず、信頼性が向上する。

図１１は、本発明の実施例４における図２のデータキャリア装置中の自動同調回路を示す構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例４の自動同調回路では、実施例１における制御回路４１の出力側に、返信手段（例えば、排他的論理和ゲート、以下「ＥＸＯＲゲート」という。）４２を設け、同調周波数を変えて、駆動回路１側へ応答信号を返送する構成になっている。その他の構成は、実施例１と同様である。

通常、駆動回路１側へのＲＦＩＤの応答の仕方は、ロードスイッチを使用し、応答するデータに応じてロードスッチを切り替え、駆動回路１からの磁界の反射を変えて応答信号を返している。

これに対し、本実施例４の自動同調回路では、制御回路４１からスイッチ切替用の制御信号ＣＳ１〜ＣＳ３等と、応答するための変調データＤＡ等とを出力し、ＥＸＯＲゲート４２により、その制御信号（例えば、ＣＳ１）と変調データＤＡとの排他的論理和を求め、ＥＸＯＲゲート４２の出力信号により、容量調整回路２０−１内のスイッチ（例えば、２２−（Ｎ−２））を切り替えて同調周波数を変え、駆動回路１側へ応答信号を返している。

このように、本実施例４では、ＲＦＩＤ１０から応答する変調データＤＡに応じて同調周波数を切り替えているので、駆動回路１側からの磁界の反射を変えて応答信号を返すことができる。駆動側の同調とＲＦＩＤ１０の同調が正確に合っている場合は、ロードスイッチよりも有効な返信方式であることが実験結果から得られている。

本発明の実施例１における図２のデータキャリア装置中の自動同調回路の例を示す構成図である。 発明の実施例１におけるデータキャリア装置の全体を示す概略の構成図である。 図２中の電源側回路例１を示す概略の構成図である。 図２中の電源側回路例２を示す概略の構成図である。 図２中の電源側回路例３を示す概略の構成図である。 図１の自動同調回路における自動同調方法の処理手順を示すフローチャートである。 本発明の実施例２における図２のデータキャリア装置中の自動同調回路を示す構成図である。 図７の自動同調回路における２段シーケンスの自動同調方法の処理手順を示すフローチャートである。 図７の自動同調回路における２段シーケンスの自動同調方法の処理手順を示すフローチャートである。 本発明の実施例３における図２のデータキャリア装置中の自動同調回路を示す構成図である。 図９の自動同調回路における離調付きシーケンスの自動同調方法の処理手順を示すフローチャートである。 図９の自動同調回路における離調付きシーケンスの自動同調方法の処理手順を示すフローチャートである。 本発明の実施例４における図２のデータキャリア装置中の自動同調回路を示す構成図である。

符号の説明

１ 駆動回路
１ａ 電源
１ｂ，１１ａ コイル
１０ ＲＦＩＤ
１１ 並列同調回路部
１１ｂ，２１−０〜２１−Ｎ コンデンサ
２０，２０Ａ， 容量調整回路
２０−１ 容量切替回路
２０−２，２０−４ 同調周波数増加回路
２０−３，２０−５ 同調周波数減少回路
２２−０〜２２−Ｎ スイッチ
３０，３０Ａ，３０Ｂ，５０ 整流回路
４０ 内部回路
４１ 制御回路
４１ａ 不揮発性メモリ
４２ ＥＸＯＲゲート
６０ 比較器
７０，７０Ａ 適正領域判定回路
８０ 電圧クランプ回路

Claims (9)

1. 駆動側から供給される一定の周波数の交流磁界をうけるコイル、及び前記コイルに対して並列に接続された固定の第１のコンデンサにより構成された並列同調回路部と、
   前記第１のコンデンサに対して並列に接続された複数の第２のコンデンサを有し、第１の制御信号により前記第２のコンデンサを切り替えて同調容量を調整する容量切替手段と、
   前記複数の第２のコンデンサに対して並列に接続された第３のコンデンサを有し、第２の制御信号により前記第３のコンデンサを切り替えて、前記容量切替手段により調整された同調周波数に対し、所定幅だけ前記同調周波数を上げる第１の同調周波数増加手段と、
   前記複数の第２のコンデンサに対して並列に接続された第４のコンデンサを有し、第３の制御信号により前記第４のコンデンサを切り替えて、前記容量切替手段により調整された前記同調周波数に対し、所定幅だけ前記同調周波数を下げる第１の同調周波数減少手段と、
   前記コイルに誘導される電圧を整流する第１の整流手段と、
   前記第１の同調周波数増加手段が動作した時の前記第１の整流手段の第１の出力電圧と、前記第１の同調周波数減少手段が動作した時の前記第１の整流手段の第２の出力電圧と、の大小を比較する比較手段と、
   前記比較手段の比較結果に基づき、前記比較結果が（前記第１の出力電圧＞前記第２の出力電圧）の場合には前記同調周波数が低く設定されていると判定し、前記比較結果が（前記第１の出力電圧＜前記第２の出力電圧）の場合には前記同調周波数が高く設定されていると判定し、前記第１、第２及び第３の制御信号を出力して前記容量切替手段、前記第１の同調周波数増加手段、及び前記第１の同調周波数減少手段を、正しい同調が取れる方向に順次切り替え制御する制御手段と、
   前記第１の整流手段の前記第１及び第２の出力電圧が所定の範囲にあるか否かを判定し、この判定結果により、前記制御手段に対して前記第１の制御信号を補正させる適正領域判定手段と、
   前記複数の第３のコンデンサに対して並列に接続された第５のコンデンサを有し、第４の制御信号により前記第５のコンデンサを切り替えて、前記容量切替手段により調整された前記同調周波数に対し、更に大きな所定幅だけ前記同調周波数を上げる第２の同調周波数増加手段と、
   前記複数の第４のコンデンサに対して並列に接続された第６のコンデンサを有し、第５の制御信号により前記第６のコンデンサを切り替えて、前記容量切替手段により調整された前記同調周波数に対し、更に大きな所定幅だけ前記同調周波数を下げる第２の同調周波数減少手段と、
   を備えることを特徴とする自動同調回路。
2. 請求項１記載の自動同調回路は、更に、
   前記第１の整流手段の前記第１及び第２の出力電圧が所定レベルを超えた時には前記第１及び第２の出力電圧を制限するクランプ手段を備えることを特徴とする自動同調回路。
3. 請求項１又は２記載の自動同調回路において、
   前記自動同調回路における前記同調周波数の初期調整を行って前記同調容量を調整する制御データの初期値を記憶手段に記憶しておき、動作開始時において前記制御データに基づき前記制御手段を制御動作させることを特徴とする自動同調回路。
4. 請求項１又は２記載の自動同調回路と、
   前記コイルに誘導される電圧を整流する第２の整流手段と、
   前記第２の整流手段の出力電圧により駆動され、前記コイルにより磁束結合される前記駆動側に対してデータの授受を行う内部処理回路部と、
   を備えることを特徴とするデータキャリア装置。
5. 前記同調容量を切り替え、前記同調周波数を変調データに応じて変化させることにより、前記駆動側に対して応答することを特徴とする請求項４記載のデータキャリア装置。
6. 請求項３記載の自動同調回路と、
   前記コイルに誘導される電圧を整流する第２の整流手段と、
   前記第２の整流手段の出力電圧により駆動され、前記コイルにより磁束結合される前記駆動側に対してデータの授受を行う内部処理回路部と、
   を備えることを特徴とするデータキャリア装置。
7. 前記同調容量を切り替え、前記同調周波数を変調データに応じて変化させることにより、前記駆動側に対して応答することを特徴とする請求項６記載のデータキャリア装置。
8. 前記駆動側において前記自動同調回路の前記同調周波数の初期調整用に用いる駆動源は、
   駆動周波数を所定の周波数より高い方又は低い方に外れた周波数から前記所定の周波数に緩慢に変化する構成になっていることを特徴とする請求項７記載のデータキャリア装置。
9. 前記駆動側において前記自動同調回路の前記同調周波数の初期調整用に用いる駆動源は、
   駆動周波数を所定の周波数の強力な駆動から前記所定の周波数の強度に緩慢に弱く変化する構成になっていることを特徴とする請求項７記載のデータキャリア装置。

Images