JP2524967Y2 - ワイヤボンデイング実装体 - Google Patents
ワイヤボンデイング実装体Info
- Publication number
- JP2524967Y2 JP2524967Y2 JP1987058381U JP5838187U JP2524967Y2 JP 2524967 Y2 JP2524967 Y2 JP 2524967Y2 JP 1987058381 U JP1987058381 U JP 1987058381U JP 5838187 U JP5838187 U JP 5838187U JP 2524967 Y2 JP2524967 Y2 JP 2524967Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- insulating film
- lead
- lead frame
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 （技術分野） 本考案は半導体集積回路装置（ICという）チップをリ
ードフレームに取りつけ、ICチップとリードの間をワイ
ヤボンディング法により接続した実装体に関するもので
ある。
ードフレームに取りつけ、ICチップとリードの間をワイ
ヤボンディング法により接続した実装体に関するもので
ある。
（従来技術） ICチップをワイヤボンディング法により実装するに
は、中央にICチップを取りつけるタブをもちその周辺に
リードが配置されたリードフレームを使用する。ICチッ
プをタブにダイボンディングし、ICチップのパッドとそ
の周辺のリードとの間をワイヤにより接続する。その
後、ICチップやワイヤを保護するためにセラミックやプ
ラスチックなどを用いたパッケージによって封止する。
は、中央にICチップを取りつけるタブをもちその周辺に
リードが配置されたリードフレームを使用する。ICチッ
プをタブにダイボンディングし、ICチップのパッドとそ
の周辺のリードとの間をワイヤにより接続する。その
後、ICチップやワイヤを保護するためにセラミックやプ
ラスチックなどを用いたパッケージによって封止する。
しかしながら、従来のリードフレームでは同じパッケ
ージで同じピン数に使用するリードフレームであって
も、所定の大きさのタブが設けられているため、その周
辺に配置されるリードの位置も固定されており、それら
のリードにおいてもICチップとワイヤボンディングが施
される部分の位置も固定されている。
ージで同じピン数に使用するリードフレームであって
も、所定の大きさのタブが設けられているため、その周
辺に配置されるリードの位置も固定されており、それら
のリードにおいてもICチップとワイヤボンディングが施
される部分の位置も固定されている。
したがって、ICチップのサイズが異なるとボンディン
グを行なうワイヤの長さが変化し、歩留りが低下するこ
とになる。ICチップとリードとの間を結ぶワイヤの長さ
が、例えば3mm以上になると隣接ワイヤ間で短絡が発生
する。
グを行なうワイヤの長さが変化し、歩留りが低下するこ
とになる。ICチップとリードとの間を結ぶワイヤの長さ
が、例えば3mm以上になると隣接ワイヤ間で短絡が発生
する。
そこで、ピン数が同じであってもICチップのサイズが
異なる品種についてリードフレームをそれぞれ開発する
ことになれば、コストが上昇する。
異なる品種についてリードフレームをそれぞれ開発する
ことになれば、コストが上昇する。
（目的） 本考案は、ICチップの入出力パッドの数が同じであれ
ばチップサイズが異なってもリードフレームを共通に使
用することができ、歩留りも低下させないワイヤボンデ
ィング実装体を提供することを目的とするものである。
ばチップサイズが異なってもリードフレームを共通に使
用することができ、歩留りも低下させないワイヤボンデ
ィング実装体を提供することを目的とするものである。
（構成） 本考案は、ICチップを取りつける部分にタブを伴わな
いラインのみをもつか又は取りつけられるICチップより
小さいタブをもつリードフレームに、絶縁フイルムを介
してICチップが接着されており、このICチップのパッド
とリードフレームのインナーリードのICチップに近い位
置との間がワイヤボンディングにより接続されており、
前記絶縁フイルムは前記インナーリードにおけるワイヤ
ボンディング位置に近接した位置まで延在して形成され
ている。
いラインのみをもつか又は取りつけられるICチップより
小さいタブをもつリードフレームに、絶縁フイルムを介
してICチップが接着されており、このICチップのパッド
とリードフレームのインナーリードのICチップに近い位
置との間がワイヤボンディングにより接続されており、
前記絶縁フイルムは前記インナーリードにおけるワイヤ
ボンディング位置に近接した位置まで延在して形成され
ている。
以下、実施例について具体的に説明する。
第１図はリードフレーム２にICチップ４が実装された
状態を示す平面図である。この状態でリードフレーム２
は複数のICチップ用に連続して形成されているが、図で
は１個のICチップ４に関する部分だけが示されている。
状態を示す平面図である。この状態でリードフレーム２
は複数のICチップ用に連続して形成されているが、図で
は１個のICチップ４に関する部分だけが示されている。
第２図は第１図のＡ−Ａ線位置での断面図、第３図は
リードフレームを示す平面図である。
リードフレームを示す平面図である。
リードフレーム２はICチップ４の入出力パッドと接続
される複数のリード６と、グランド（GND）用のリード
８とを備えている。
される複数のリード６と、グランド（GND）用のリード
８とを備えている。
グランド用のリード８は第３図に示されるように中央
部を横切っている。従来のようにICチップ４をダイボン
ディングするためのタブは設けられていない。
部を横切っている。従来のようにICチップ４をダイボン
ディングするためのタブは設けられていない。
リードフレーム２の中央部には絶縁フイルム10を介し
てICチップ４が取りつけられている。ICチップ４はその
裏面が絶縁フイルム10に対面するように取りつけられて
いる。リードフレーム２と絶縁フイルム10の間、及び絶
縁フイルム10とICチップ４の間は接着剤により接着され
ている。
てICチップ４が取りつけられている。ICチップ４はその
裏面が絶縁フイルム10に対面するように取りつけられて
いる。リードフレーム２と絶縁フイルム10の間、及び絶
縁フイルム10とICチップ４の間は接着剤により接着され
ている。
ICチップ４のパッドとリード６の間は通常のワイヤボ
ンディング法によりワイヤ12を用いて接続されている。
ンディング法によりワイヤ12を用いて接続されている。
このようにリードフレーム２に実装されたICチップ４
の周囲は、例えばプラスチック、セラミック又はガラス
などを用いた従来のパッケージ14によって封止される。
その後、リードフレーム２が所定の位置で切断されてIC
チップ４ごとに分離される。
の周囲は、例えばプラスチック、セラミック又はガラス
などを用いた従来のパッケージ14によって封止される。
その後、リードフレーム２が所定の位置で切断されてIC
チップ４ごとに分離される。
絶縁フイルム10としては例えばポリイミドフイルムを
使用することができる。
使用することができる。
ICチップ４の裏面に絶縁フイルム10を接着するには、
ICが形成された半導体ウエハの裏面に絶縁フイルム10を
接着しておき、絶縁フイルム10を半導体ウエハとともに
切断すればよい。これにより、ICチップ４の裏面に絶縁
フイルム10が接着されたものが形成される。
ICが形成された半導体ウエハの裏面に絶縁フイルム10を
接着しておき、絶縁フイルム10を半導体ウエハとともに
切断すればよい。これにより、ICチップ４の裏面に絶縁
フイルム10が接着されたものが形成される。
また、絶縁フイルム10の帯状テープを使用し、その絶
縁フイルムテープにICチップ４を接着剤で接着してお
き、その絶縁フイルムテープを切断することによっても
ICチップ４の裏面に絶縁フイルム10が接着されたものが
形成される。
縁フイルムテープにICチップ４を接着剤で接着してお
き、その絶縁フイルムテープを切断することによっても
ICチップ４の裏面に絶縁フイルム10が接着されたものが
形成される。
絶縁フイルム10はICチップ４とリード６との間を絶縁
するものであるので、絶縁フイルム10は少なくともICチ
ップ４の裏面全体を被うだけの大きさが必要となる。
するものであるので、絶縁フイルム10は少なくともICチ
ップ４の裏面全体を被うだけの大きさが必要となる。
ICチップ４がCMOSトランジスタにより構成されたもの
である場合には、ICチップ４の裏面をグランドにする必
要がないので、グランド用リード８は単にICチップ４を
支えるだけのものとなる。
である場合には、ICチップ４の裏面をグランドにする必
要がないので、グランド用リード８は単にICチップ４を
支えるだけのものとなる。
一方、ICチップ４がNMOSで構成されたものである場合
には、ICチップ４の裏面とグランド用リード８を接続す
る必要があるので、絶縁フイルム10の中央部分に孔16を
あけ、その孔16を経てICチップ４の裏面とグランド用リ
ード８とを接続するようにする。この場合、絶縁フイル
ム10には絶縁フイルム10がICチップ４に接着される前に
予めグランド接続用の孔16をあけておく。
には、ICチップ４の裏面とグランド用リード８を接続す
る必要があるので、絶縁フイルム10の中央部分に孔16を
あけ、その孔16を経てICチップ４の裏面とグランド用リ
ード８とを接続するようにする。この場合、絶縁フイル
ム10には絶縁フイルム10がICチップ４に接着される前に
予めグランド接続用の孔16をあけておく。
（効果） 本考案ではリードフレームにICチップを取りつけるた
めのタブが設けられておらず、ICチップは絶縁フイルム
を介してリードとの間で絶縁が保たれる。したがって、
ICチップのサイズが変った場合でも、それに応じてリー
ドのボンディング位置を変化させることによってワイヤ
の長さを大きく変化させる必要がなくなる。このように
ICチップのサイズが変った場合でもリードフレームを共
通に使用することができ、コストを低下させることがで
きる。
めのタブが設けられておらず、ICチップは絶縁フイルム
を介してリードとの間で絶縁が保たれる。したがって、
ICチップのサイズが変った場合でも、それに応じてリー
ドのボンディング位置を変化させることによってワイヤ
の長さを大きく変化させる必要がなくなる。このように
ICチップのサイズが変った場合でもリードフレームを共
通に使用することができ、コストを低下させることがで
きる。
第１図は一実施例を示す平面図、第２図は第１図のＡ−
Ａ線位置での断面図、第３図は同実施例で使用するリー
ドフレームを示す平面図である。 ２……リードフレーム、４……ICチップ、６……リー
ド、８……グランド用リード、10……絶縁フイルム、12
……ワイヤ。
Ａ線位置での断面図、第３図は同実施例で使用するリー
ドフレームを示す平面図である。 ２……リードフレーム、４……ICチップ、６……リー
ド、８……グランド用リード、10……絶縁フイルム、12
……ワイヤ。
Claims (1)
- 【請求項１】ICチップを取りつける部分にタブを伴わな
いラインのみをもつか又は取りつけられるICチップより
小さいタブをもつリードフレームに、絶縁フイルムを介
してICチップが接着されており、このICチップのパッド
とリードフレームのインナーリードのICチップに近い位
置との間がワイヤボンディングにより接続されており、
前記絶縁フイルムは前記インナーリードにおけるワイヤ
ボンディング位置に近接した位置まで延在して形成され
ていることを特徴とするワイヤボンディング実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987058381U JP2524967Y2 (ja) | 1987-04-17 | 1987-04-17 | ワイヤボンデイング実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987058381U JP2524967Y2 (ja) | 1987-04-17 | 1987-04-17 | ワイヤボンデイング実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63165846U JPS63165846U (ja) | 1988-10-28 |
| JP2524967Y2 true JP2524967Y2 (ja) | 1997-02-05 |
Family
ID=30888901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987058381U Expired - Lifetime JP2524967Y2 (ja) | 1987-04-17 | 1987-04-17 | ワイヤボンデイング実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2524967Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53105970A (en) * | 1977-02-28 | 1978-09-14 | Hitachi Ltd | Assembling method for semiconductor device |
| JPS58143541A (ja) * | 1982-02-22 | 1983-08-26 | Hitachi Ltd | 半導体装置 |
| JPS622626A (ja) * | 1985-06-28 | 1987-01-08 | Nec Corp | 半導体装置 |
-
1987
- 1987-04-17 JP JP1987058381U patent/JP2524967Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63165846U (ja) | 1988-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6933610B2 (en) | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby | |
| JPH1084074A (ja) | 半導体パッケージ | |
| KR100202760B1 (ko) | 반도체장치 | |
| JP2524967Y2 (ja) | ワイヤボンデイング実装体 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| US20050082689A1 (en) | Resin-sealed semiconductor device | |
| JP3169072B2 (ja) | 半導体装置 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JPS62226636A (ja) | プラスチツクチツプキヤリア | |
| JPH09326463A (ja) | 樹脂封止型半導体装置 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| KR0159965B1 (ko) | 히트싱크가 내장된 반도체 패키지 | |
| JPH0455333B2 (ja) | ||
| JPH0513490A (ja) | 樹脂封止型半導体装置 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6095958A (ja) | 半導体装置 | |
| KR0122905Y1 (ko) | 반도체 패키지 | |
| JP2752950B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03218059A (ja) | 半導体装置 | |
| JPS63141329A (ja) | Ｉｃパツケ−ジ | |
| JPH06204391A (ja) | 集積回路用セラミック・リードオンチップ・パッケージと方法 |