JPH05121631A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH05121631A JPH05121631A JP27943991A JP27943991A JPH05121631A JP H05121631 A JPH05121631 A JP H05121631A JP 27943991 A JP27943991 A JP 27943991A JP 27943991 A JP27943991 A JP 27943991A JP H05121631 A JPH05121631 A JP H05121631A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- pellet
- wiring
- view
- stitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＩＣのリードフレームにおいて、ペレット上で
布線分けの多い配線がピンへ出力されている場合に、ペ
レット上の配線領域を減らしチップ面積を小さくする。
更に、低インピーダンスの配線が可能なリードフレーム
を実現する。 【構成】リードフレームのリード２を変形してステッチ
部５の様に形状を変え、離れた位置にあるペレット上の
パッドから同一のリードフレームのリード２へのボンデ
ィングを可能にしている。
布線分けの多い配線がピンへ出力されている場合に、ペ
レット上の配線領域を減らしチップ面積を小さくする。
更に、低インピーダンスの配線が可能なリードフレーム
を実現する。 【構成】リードフレームのリード２を変形してステッチ
部５の様に形状を変え、離れた位置にあるペレット上の
パッドから同一のリードフレームのリード２へのボンデ
ィングを可能にしている。
Description
【０００１】
【産業上の利用分野】本発明はリードフレームに関し、
特に、ペレット搭載用のリードフレームに関する。
特に、ペレット搭載用のリードフレームに関する。
【０００２】
【従来の技術】一般に、ペレット搭載用のリードフレー
ムは、ペレット搭載部にペレットを載せ、ペレット上の
ボンディング用パッドからリードフレームのリードのス
テッチ部に金線等の線材で接続することによりペレット
とＩＣ外部との接続を可能にするものである。
ムは、ペレット搭載部にペレットを載せ、ペレット上の
ボンディング用パッドからリードフレームのリードのス
テッチ部に金線等の線材で接続することによりペレット
とＩＣ外部との接続を可能にするものである。
【０００３】図６は従来のリードフレームの一例の平面
図、図７は図６のリードフレームにペレットを搭載しボ
ンディングした一例の部分拡大斜視図である。
図、図７は図６のリードフレームにペレットを搭載しボ
ンディングした一例の部分拡大斜視図である。
【０００４】図６および図７に示す様に、通常、リード
フレームにペレット６を搭載し、ペレット６上のパッド
７からリードフレームのリード２のステッチ部９にボン
ディングする場合には、ひとつあるいは隣接する複数の
パッド７から、ひとつのリードフレームのリード２のス
テッチ部９へボンディングワイヤ８によって接続され
る。
フレームにペレット６を搭載し、ペレット６上のパッド
７からリードフレームのリード２のステッチ部９にボン
ディングする場合には、ひとつあるいは隣接する複数の
パッド７から、ひとつのリードフレームのリード２のス
テッチ部９へボンディングワイヤ８によって接続され
る。
【０００５】図８は図６のリードフレームを用いた場合
のペレット上の配線の一例の平面図である。
のペレット上の配線の一例の平面図である。
【０００６】図８に示す様に、パッド７ｂには、アルミ
配線Ｃ〜Ｈが接続され、アルミ配線Ｃ，Ｄ以外のアルミ
配線Ｅ〜Ｈは、パッド７ｂまでの間に共通インピーダン
スを持たないよう設計されている。
配線Ｃ〜Ｈが接続され、アルミ配線Ｃ，Ｄ以外のアルミ
配線Ｅ〜Ｈは、パッド７ｂまでの間に共通インピーダン
スを持たないよう設計されている。
【０００７】図９は図５のリードフレームにペレットを
搭載しボンディングした他の例の部分拡大斜視図であ
る。
搭載しボンディングした他の例の部分拡大斜視図であ
る。
【０００８】図９に示す様に、この場合は、隣接する２
つのパッド７からひとつのステッチ部１０へボンディン
グした例であるが、複数のパッド７からひとつのリード
のステッチ部１０へボンディングできるのは、パッド７
が隣接している場合のみである。
つのパッド７からひとつのステッチ部１０へボンディン
グした例であるが、複数のパッド７からひとつのリード
のステッチ部１０へボンディングできるのは、パッド７
が隣接している場合のみである。
【０００９】
【発明が解決しようとする課題】従来のリードフレーム
においては、リードフレーム上に搭載されたペレットの
ひとつあるいは隣接する複数のボンディングパッドから
リードフレームのひとつのリードのステッチ部にボンデ
ィングワイヤによってボンディングされるため、下記の
欠点があった。
においては、リードフレーム上に搭載されたペレットの
ひとつあるいは隣接する複数のボンディングパッドから
リードフレームのひとつのリードのステッチ部にボンデ
ィングワイヤによってボンディングされるため、下記の
欠点があった。
【００１０】（１）ペレット上でＧＮＤやＶccのよう
に、ひとつのパッドへ接続される配線が多くの布線分け
が必要な場合にはペレット上の配線領域を多くとらなけ
ればならず、ペレットの面積をを広くしていた。
に、ひとつのパッドへ接続される配線が多くの布線分け
が必要な場合にはペレット上の配線領域を多くとらなけ
ればならず、ペレットの面積をを広くしていた。
【００１１】（２）ペレット上のアルミ配線は数オーム
〜数＋オームとインピーダンスが高く、回路動作上の不
具合を生じることがあった。
〜数＋オームとインピーダンスが高く、回路動作上の不
具合を生じることがあった。
【００１２】（３）従来は、上記の欠点を解決するため
に配線するパッドを分けてＩＣのピンとしてＩＣ外部で
接続していたためＩＣのピン数を多くしていた。
に配線するパッドを分けてＩＣのピンとしてＩＣ外部で
接続していたためＩＣのピン数を多くしていた。
【００１３】そこで、本発明の目的は、以上の欠点を解
消して下記のリードフレームを提供するところにある。
消して下記のリードフレームを提供するところにある。
【００１４】（１）ひとつのパッドに接続される配線が
多くの布線分けが必要な場合でも配線領域を多くとらな
いで配線が実現できるリードフレーム。
多くの布線分けが必要な場合でも配線領域を多くとらな
いで配線が実現できるリードフレーム。
【００１５】（２）非常に小さいインピーダンスの配線
が実現できるリードフレーム。
が実現できるリードフレーム。
【００１６】（３）布線分けや低インピーダンスの配線
を実現するためのＩＣのピンを必要としないリードフレ
ーム。
を実現するためのＩＣのピンを必要としないリードフレ
ーム。
【００１７】
【課題を解決するための手段】本発明は、ＩＣペレット
を搭載するペレット搭載部と、該ペレット搭載部の周囲
に配置され先端にステッチ部が形成された複数のリード
とを有するリードフレームにおいて、前記複数のリード
のうちの少くとも１本のリードに接続し前記ペレット搭
載部と前記ステッチ部との間に該ステッチ部の複数にま
たがるステッチ部を設ける。
を搭載するペレット搭載部と、該ペレット搭載部の周囲
に配置され先端にステッチ部が形成された複数のリード
とを有するリードフレームにおいて、前記複数のリード
のうちの少くとも１本のリードに接続し前記ペレット搭
載部と前記ステッチ部との間に該ステッチ部の複数にま
たがるステッチ部を設ける。
【００１８】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１９】図１は本発明の第１の実施例の平面図、図
２は図１のリードフレームにペレットを搭載した部分拡
大斜視図である。
２は図１のリードフレームにペレットを搭載した部分拡
大斜視図である。
【００２０】第１の実施例は、図１に示す様に、複数の
リードのうちの１本のリード２に接続しペレット搭載部
１とリード２先端のステッチ部９との間にステッチ部９
の複数にまたがるステッチ部５が設けられている。
リードのうちの１本のリード２に接続しペレット搭載部
１とリード２先端のステッチ部９との間にステッチ部９
の複数にまたがるステッチ部５が設けられている。
【００２１】図２に示す様に、ペレット６のパッド７の
うちのパッドＡ７ａとパッドＢ７ｂは、ステッチ部５に
接続され、更に、ピンに接続されてＩＣ外部へ出力され
る。
うちのパッドＡ７ａとパッドＢ７ｂは、ステッチ部５に
接続され、更に、ピンに接続されてＩＣ外部へ出力され
る。
【００２２】図５は本発明の第１の実施例のリードフレ
ームを用いた場合のペレット上の配線の平面図である。
ームを用いた場合のペレット上の配線の平面図である。
【００２３】第１の実施例の効果を具体的に説明する。
【００２４】従来のリードフレームを用いた場合のぺレ
ット上のアルミ配線は、図８に示す様、アルミ配線Ｃと
Ｄ以外のアルミ配線Ｅ〜Ｈは、パッドＢ７ｂまでの間に
共通インピーダンスを持たないよう設計されている。
ット上のアルミ配線は、図８に示す様、アルミ配線Ｃと
Ｄ以外のアルミ配線Ｅ〜Ｈは、パッドＢ７ｂまでの間に
共通インピーダンスを持たないよう設計されている。
【００２５】これに対し、第１の実施例のリードフレー
ムを用いた場合のペレット上のアルミ配線は、図５に示
す様に、アルミ配線ＣとＤをパドＡ７ａへ接続し、Ｅ〜
ＨをパッドＢ７ｂへ接続する。
ムを用いた場合のペレット上のアルミ配線は、図５に示
す様に、アルミ配線ＣとＤをパドＡ７ａへ接続し、Ｅ〜
ＨをパッドＢ７ｂへ接続する。
【００２６】この図５のペレット６を図２に示す様に第
１の実施例のリードフレームへ搭載することにより、下
記の様な効果をあげることができる。
１の実施例のリードフレームへ搭載することにより、下
記の様な効果をあげることができる。
【００２７】（１）例えば、ペレット上で３ｍｍのアル
ミ配線を行った場合のインピーダンスは、１Ω〜２Ω程
度であるのに対し、リードフレーム上で同様の配線を行
えばインピーダンスは０．１Ω以下となる。
ミ配線を行った場合のインピーダンスは、１Ω〜２Ω程
度であるのに対し、リードフレーム上で同様の配線を行
えばインピーダンスは０．１Ω以下となる。
【００２８】（２）通常、ペレット上の配線領域は全ペ
レット面積の２０％〜３０％を占めるが、本実施例のリ
ードフレームを使用しリードフレームを配線として活用
することで、ペレット上の配線領域を減らし、３０００
素子程度のＩＣであれば５％〜１０％程度ペレット面積
を縮小することができる。
レット面積の２０％〜３０％を占めるが、本実施例のリ
ードフレームを使用しリードフレームを配線として活用
することで、ペレット上の配線領域を減らし、３０００
素子程度のＩＣであれば５％〜１０％程度ペレット面積
を縮小することができる。
【００２９】（３）ＧＮＤやＶccの様にペレット上で布
線分けの多い配線を幾つかのピンに分けて出力している
ＩＣについては、本実施例のリードフレームを使用する
ことにより、ピン数を減らすことができる。
線分けの多い配線を幾つかのピンに分けて出力している
ＩＣについては、本実施例のリードフレームを使用する
ことにより、ピン数を減らすことができる。
【００３０】図３は本発明の第２の実施例の要部平面
図、図４は本発明の第３の実施例の要部平面図である。
図、図４は本発明の第３の実施例の要部平面図である。
【００３１】また、本発明のリードフレームのリードの
ステッチ部の形状については、図１の様なＴ字型のステ
ッチ部５の第１の実施例の他に、図３の様なＬ字型のス
テッチ部１５，図４の様にステッチ部５とステッチ部１
５を組合わあせた第２の実施例および第３の実施例が考
えられる。
ステッチ部の形状については、図１の様なＴ字型のステ
ッチ部５の第１の実施例の他に、図３の様なＬ字型のス
テッチ部１５，図４の様にステッチ部５とステッチ部１
５を組合わあせた第２の実施例および第３の実施例が考
えられる。
【００３２】
【発明の効果】以上の説明により明かな様に、本発明の
リードフレームによれば、下記の効果を得ることができ
る。
リードフレームによれば、下記の効果を得ることができ
る。
【００３３】（１）リードフレームのステッチ部を配線
として活用することで、ペレット上の配線領域を減らし
ペレットの面積を５％〜１０％程度縮小することができ
る。
として活用することで、ペレット上の配線領域を減らし
ペレットの面積を５％〜１０％程度縮小することができ
る。
【００３４】（２）リードフレームの端子を配線として
活用することで、低インピーダンスの配線を実現でき
る。
活用することで、低インピーダンスの配線を実現でき
る。
【００３５】（３）布線分けのために配線を幾つかのピ
ンに分けて出力しているＩＣについては、ピン数を減ら
すことができる。
ンに分けて出力しているＩＣについては、ピン数を減ら
すことができる。
【図１】本発明の第１の実施例の平面図である。
【図２】図１のリードフレームにペレットを搭載した部
分拡大斜視図である。
分拡大斜視図である。
【図３】本発明の第２の実施例の要部平面図である。
【図４】本発明の第３の実施例の要部平面図である。
【図５】本発明の第１の実施例のリードフレームを用い
た場合のペレット上の配線の平面図である。
た場合のペレット上の配線の平面図である。
【図６】従来のリードフレームの一例の平面図である。
【図７】図６のリードフレームにペレットを搭載しボン
ディングした一例の部分拡大斜視図である。
ディングした一例の部分拡大斜視図である。
【図８】図６のリードフレームを用いた場合のペレット
上の配線の一例の平面図である。
上の配線の一例の平面図である。
【図９】図６のリードフレームにペレットを搭載しボン
ディングした他の例の部分拡大斜視図である。
ディングした他の例の部分拡大斜視図である。
１ ペレット搭載部 ２ リード ３ 枠 ４ 搭載部固定用アーム ５，９，１０，１５ ステッチ部 ６ ペレット ７，７ａ，７ｂ パッド ８ ボンディングワイヤ
Claims (1)
- 【請求項１】 ＩＣペレットを搭載するペレット搭載部
と、該ペレット搭載部の周囲に配置され先端にステッチ
部が形成された複数のリードとを有するリードフレーム
において、前記複数のリードのうちの少くとも１本のリ
ードに接続し前記ペレット搭載部と前記ステッチ部との
間に該ステッチ部の複数にまたがるステッチ部を設けた
ことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27943991A JPH05121631A (ja) | 1991-10-25 | 1991-10-25 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27943991A JPH05121631A (ja) | 1991-10-25 | 1991-10-25 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121631A true JPH05121631A (ja) | 1993-05-18 |
Family
ID=17611088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27943991A Pending JPH05121631A (ja) | 1991-10-25 | 1991-10-25 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121631A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0680086A3 (en) * | 1994-04-15 | 1997-05-02 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method for this semiconductor device. |
| JPH09134992A (ja) * | 1994-08-30 | 1997-05-20 | Anam Ind Co Inc | 半導体リードフレーム |
| US6034423A (en) * | 1998-04-02 | 2000-03-07 | National Semiconductor Corporation | Lead frame design for increased chip pinout |
-
1991
- 1991-10-25 JP JP27943991A patent/JPH05121631A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0680086A3 (en) * | 1994-04-15 | 1997-05-02 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method for this semiconductor device. |
| JPH09134992A (ja) * | 1994-08-30 | 1997-05-20 | Anam Ind Co Inc | 半導体リードフレーム |
| US6034423A (en) * | 1998-04-02 | 2000-03-07 | National Semiconductor Corporation | Lead frame design for increased chip pinout |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271582B1 (en) | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die | |
| US6008996A (en) | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die | |
| US6674177B2 (en) | Apparatus for implementing selected functionality on an integrated circuit device | |
| US7482699B2 (en) | Semiconductor device | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| US6052289A (en) | Interdigitated leads-over-chip lead frame for supporting an integrated circuit die | |
| JPS63187639A (ja) | 半導体装置 | |
| JPS6011462B2 (ja) | 半導体装置 | |
| JPH05121631A (ja) | リードフレーム | |
| JP2007180077A (ja) | 半導体装置 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPS6077436A (ja) | 半導体集積回路 | |
| JPS6141246Y2 (ja) | ||
| JPS60154644A (ja) | 半導体装置 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JP2501382B2 (ja) | 半導体装置の組立方法 | |
| JPH0677273A (ja) | 半導体集積回路装置 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JP2003124331A (ja) | 半導体集積回路装置 | |
| JPH06326235A (ja) | 半導体装置 | |
| JPH05211191A (ja) | 集積回路装置 | |
| JPH0521691A (ja) | 半導体装置及びその組立方法 | |
| JPH02180062A (ja) | 半導体集積回路用パッケージ | |
| JPH07106368A (ja) | 半導体装置 |