JPH04364066A - リードフレームおよびこれを用いた半導体装置 - Google Patents
リードフレームおよびこれを用いた半導体装置Info
- Publication number
- JPH04364066A JPH04364066A JP13922591A JP13922591A JPH04364066A JP H04364066 A JPH04364066 A JP H04364066A JP 13922591 A JP13922591 A JP 13922591A JP 13922591 A JP13922591 A JP 13922591A JP H04364066 A JPH04364066 A JP H04364066A
- Authority
- JP
- Japan
- Prior art keywords
- inner leads
- small
- leads
- lead frame
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 239000000463 material Substances 0.000 abstract description 2
- 229910000510 noble metal Inorganic materials 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 230000000750 progressive effect Effects 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 238000002360 preparation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームおよび
これを用いた半導体装置に係り、特に半導体集積回路チ
ップを実装するリードフレーム構造の改良に関する。
これを用いた半導体装置に係り、特に半導体集積回路チ
ップを実装するリードフレーム構造の改良に関する。
【０００２】
【従来の技術】半導体集積回路の微細化および高集積化
は進む一方であり、これを実装するリードフレームにつ
いてもリードの本数は増大し、リード間隔は小さくなる
一方である。
は進む一方であり、これを実装するリードフレームにつ
いてもリードの本数は増大し、リード間隔は小さくなる
一方である。
【０００３】微細加工技術の進歩により、リードの高精
度化は進んでいるが、実装基板側の回路パターンのピッ
チの問題もあり、実装基板と接続するアウターリード間
隔はある程度必要であり、外形寸法を小さくするには問
題があった。
度化は進んでいるが、実装基板側の回路パターンのピッ
チの問題もあり、実装基板と接続するアウターリード間
隔はある程度必要であり、外形寸法を小さくするには問
題があった。
【０００４】また、高機能化に備えて回路を構成するチ
ップ数も増大する一方であり、実装基板側での回路パタ
ーンの複雑化に備えて、同一パッケージ内に複数のチッ
プを搭載してなるいわゆるマルチチップパッケージ化が
進められている。
ップ数も増大する一方であり、実装基板側での回路パタ
ーンの複雑化に備えて、同一パッケージ内に複数のチッ
プを搭載してなるいわゆるマルチチップパッケージ化が
進められている。
【０００５】しかしながらマルチチップパッケージ化に
は、特別の形状のリードフレームを用意しなければなら
ない場合が多く、また、大型化してしまうという問題が
あった。
は、特別の形状のリードフレームを用意しなければなら
ない場合が多く、また、大型化してしまうという問題が
あった。
【０００６】
【発明が解決しようとする課題】このように、従来の半
導体装置では、高集積化に伴うリード本数の増大に対応
して、リードの高精度化は進んでいるが、実装基板側の
回路パターンのピッチの関係から、実装基板と接続する
アウターリード間隔はある程度必要であり、外形寸法を
小さくするには問題があった。
導体装置では、高集積化に伴うリード本数の増大に対応
して、リードの高精度化は進んでいるが、実装基板側の
回路パターンのピッチの関係から、実装基板と接続する
アウターリード間隔はある程度必要であり、外形寸法を
小さくするには問題があった。
【０００７】また、高機能化に備えて回路を構成するチ
ップ数の増大に備えて、マルチチップパッケージ化が進
められているが、これには、特別の形状のリードフレー
ムを用意しなければならない上、大型化してしまうとい
う問題があった。
ップ数の増大に備えて、マルチチップパッケージ化が進
められているが、これには、特別の形状のリードフレー
ムを用意しなければならない上、大型化してしまうとい
う問題があった。
【０００８】本発明は、前記実情に鑑みてなされたもの
で、実装が容易でかつ小型で信頼性の高い半導体装置を
提供することを目的とする。
で、実装が容易でかつ小型で信頼性の高い半導体装置を
提供することを目的とする。
【０００９】
【課題を解決するための手段】そこで本発明の第１のリ
ードフレームでは、インナーリード表面または裏面の所
定の位置に絶縁性テープからなる小パッドを配設してい
る。
ードフレームでは、インナーリード表面または裏面の所
定の位置に絶縁性テープからなる小パッドを配設してい
る。
【００１０】本発明の第２では、インナーリード表面ま
たは裏面の所定の位置に絶縁性テープからなる小パッド
を配設し、この小パッド上にも半導体チップを搭載し、
一体的に封止するようにしている。
たは裏面の所定の位置に絶縁性テープからなる小パッド
を配設し、この小パッド上にも半導体チップを搭載し、
一体的に封止するようにしている。
【００１１】
【作用】上記のリードフレームによれば、通常のリード
フレームを用いることができ、しかも本来使用されてい
ないインナーリード表面または裏面の領域に、絶縁性テ
ープからなる小パッドを貼着し、これをディスクリート
素子等の半導体チップ搭載用のダイパッドとして用いる
ようにしているため、小型で構造の簡単なリードフレー
ムを得ることができる。またこのリードフレームを用い
ることにより、パッケージの内部で、回路を形成できる
ため、半導体装置外での配線の引き回しが不要となり、
本来の位置に設けられたボンディングパッドから最短位
置にあるインナーリードの上にワイヤボンディングを行
うようにすればよいため、実装が容易で信頼性も高いも
のとなる。
フレームを用いることができ、しかも本来使用されてい
ないインナーリード表面または裏面の領域に、絶縁性テ
ープからなる小パッドを貼着し、これをディスクリート
素子等の半導体チップ搭載用のダイパッドとして用いる
ようにしているため、小型で構造の簡単なリードフレー
ムを得ることができる。またこのリードフレームを用い
ることにより、パッケージの内部で、回路を形成できる
ため、半導体装置外での配線の引き回しが不要となり、
本来の位置に設けられたボンディングパッドから最短位
置にあるインナーリードの上にワイヤボンディングを行
うようにすればよいため、実装が容易で信頼性も高いも
のとなる。
【００１２】また接地線や電源線等、同一電位の線は同
一のリードを用いて取り出すようにすればよいため、外
部接続が容易となる。
一のリードを用いて取り出すようにすればよいため、外
部接続が容易となる。
【００１３】また、小パッドの貼着位置を、回路構成に
応じて調整すれば、さらにボンディングワイヤの引き回
しは低減される。
応じて調整すれば、さらにボンディングワイヤの引き回
しは低減される。
【００１４】上記半導体装置によれば、小型で実装基板
への装着の容易なマルチチップ半導体装置を得ることが
できる。
への装着の容易なマルチチップ半導体装置を得ることが
できる。
【００１５】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００１６】図１は、本発明実施例のリードフレームを
示す図である。
示す図である。
【００１７】このリードフレーム１は、インナーリード
２上に、２ｍｍ角のポリイミドフィルムからなる小パッ
ド５を貼着したことを特徴とするものである。
２上に、２ｍｍ角のポリイミドフィルムからなる小パッ
ド５を貼着したことを特徴とするものである。
【００１８】他の部分は通常のリードフレームと全く同
様に形成されており、アロイ４２と指称されている帯状
材料を用い、順送り金型を用いてインナーリード２やア
ウターリード３、ダイパッド４を形成し、インナーリー
ド２先端にワイヤボンディングに必要とされる平坦幅を
確保するためのコイニング領域Ｋを形成したものである
。そして、またインナーリード先端およびダイパッドに
はＡｇなどの貴金属めっき層が形成されている。
様に形成されており、アロイ４２と指称されている帯状
材料を用い、順送り金型を用いてインナーリード２やア
ウターリード３、ダイパッド４を形成し、インナーリー
ド２先端にワイヤボンディングに必要とされる平坦幅を
確保するためのコイニング領域Ｋを形成したものである
。そして、またインナーリード先端およびダイパッドに
はＡｇなどの貴金属めっき層が形成されている。
【００１９】このリードフレームは通常の方法でインナ
ーリード、アウターリード、ダイパッド等を具備したリ
ードフレーム本体を形成した後、回路構成に応じて小パ
ッド５を所定の位置に貼着して形成される。
ーリード、アウターリード、ダイパッド等を具備したリ
ードフレーム本体を形成した後、回路構成に応じて小パ
ッド５を所定の位置に貼着して形成される。
【００２０】次にこのようなリードフレームを用いて実
装された半導体装置について説明する。
装された半導体装置について説明する。
【００２１】図２はこのリードフレームを用いた半導体
装置である。
装置である。
【００２２】この半導体装置は、通常の半導体装置と同
様、リードフレームのダイパッド４上にＩＣチップ６を
搭載し、この状態で図１に示したリードフレームのイン
ナーリード２の表面の所定の位置に５個の小パッドを絶
縁性接着剤Ｉを介して固着し、さらにこの小パッド５上
にトランジスタチップ７を固着し、ボンディングワイヤ
８，９を用いて、それぞれインナーリード２とＩＣチッ
プ６のボンディングパッド、インナーリード２とトラン
ジスタチップ７のボンディングパッドの接続を行い、外
側を樹脂パッケージ１０で覆うようにしたものである。
様、リードフレームのダイパッド４上にＩＣチップ６を
搭載し、この状態で図１に示したリードフレームのイン
ナーリード２の表面の所定の位置に５個の小パッドを絶
縁性接着剤Ｉを介して固着し、さらにこの小パッド５上
にトランジスタチップ７を固着し、ボンディングワイヤ
８，９を用いて、それぞれインナーリード２とＩＣチッ
プ６のボンディングパッド、インナーリード２とトラン
ジスタチップ７のボンディングパッドの接続を行い、外
側を樹脂パッケージ１０で覆うようにしたものである。
【００２３】ここで、電源線および接地線はＩＣチップ
６とトランジスタチップ７とで共通のインナーリード２
に接続するようにしている。これにより、トランジスタ
チップの３本のリードのうち残り１本だけが別に接続す
ることになる。そして回路構成によっては、この残りの
１本のリードの接続もＩＣチップ６の所定のパッドと共
用できることもある。従ってほとんどリード数の増大を
招くことなく、余剰領域のみを利用してディスクリート
トランジスタをＩＣパッケージに組み込むことができる
。
６とトランジスタチップ７とで共通のインナーリード２
に接続するようにしている。これにより、トランジスタ
チップの３本のリードのうち残り１本だけが別に接続す
ることになる。そして回路構成によっては、この残りの
１本のリードの接続もＩＣチップ６の所定のパッドと共
用できることもある。従ってほとんどリード数の増大を
招くことなく、余剰領域のみを利用してディスクリート
トランジスタをＩＣパッケージに組み込むことができる
。
【００２４】このようにして、本発明の半導体装置によ
れば、リード数を増大することなく、本来使用されてい
ないインナーリード上の領域に、絶縁性テープを貼着し
、この上に半導体チップを搭載形成しているため、パッ
ケージ自体を何等大型化することなく、高性能化をはか
ることができる。
れば、リード数を増大することなく、本来使用されてい
ないインナーリード上の領域に、絶縁性テープを貼着し
、この上に半導体チップを搭載形成しているため、パッ
ケージ自体を何等大型化することなく、高性能化をはか
ることができる。
【００２５】また、パッケージ外での配線の引き回しが
不要となり、また小パッドの貼着位置を調整するように
すれば、実装が容易で信頼性も高いものとなる。
不要となり、また小パッドの貼着位置を調整するように
すれば、実装が容易で信頼性も高いものとなる。
【００２６】さらに前記実施例では、５個の小チップを
貼着したが、１つでもよいことはいうまでもない。
貼着したが、１つでもよいことはいうまでもない。
【００２７】また、前記リードフレームはダイパッドを
具備したものについて説明したが、ヒートスプレッダー
を用いたものにも適用可能であることはいうまでもない
。
具備したものについて説明したが、ヒートスプレッダー
を用いたものにも適用可能であることはいうまでもない
。
【００２８】さらに、前記実施例では、ＩＣチップ、ト
ランジスタチップともにワイヤボンディングを用いて接
続する例について説明したが、ダイレクトボンディング
を用いる場合にも適用可能であることはいうまでもない
。また、この小パッド表面に導体パターンを形成しこれ
を配線パターンまたはボンディングパッドとして用いる
ようにしてもよい。
ランジスタチップともにワイヤボンディングを用いて接
続する例について説明したが、ダイレクトボンディング
を用いる場合にも適用可能であることはいうまでもない
。また、この小パッド表面に導体パターンを形成しこれ
を配線パターンまたはボンディングパッドとして用いる
ようにしてもよい。
【００２９】
【発明の効果】以上説明してきたように、本発明によれ
ば、インナーリード表面の所定の位置に絶縁性テープか
らなる小パッドを貼着し、この小パッド上にも半導体チ
ップを搭載するようにしているため、小型かつ実装が容
易で信頼性の高い半導体装置を得ることが可能となる。
ば、インナーリード表面の所定の位置に絶縁性テープか
らなる小パッドを貼着し、この小パッド上にも半導体チ
ップを搭載するようにしているため、小型かつ実装が容
易で信頼性の高い半導体装置を得ることが可能となる。
【図１】本発明実施例のリードフレームを示す図
【図２
】本発明実施例のリードフレームの用いた半導体装置を
示す図
】本発明実施例のリードフレームの用いた半導体装置を
示す図
１ リードフレーム
２ インナーリード
３ アウターリード
４ パッド
Ｋ コイニング領域
５ 小パッド
６ ＩＣチップ
７ トランジスタチップ
８ ボンディングワイヤ
９ ボンディングワイヤ
１０ 樹脂パッケージ
Claims (2)
- 【請求項１】半導体素子搭載部の周りに所定の間隔をお
いて配列された複数のインナーリードを具備してなるリ
ードフレームにおいて前記インナーリード表面または裏
面の所定の位置に、絶縁性テープからなる少なくとも１
つの小パッドを具備してなることを特徴とするリードフ
レーム。 - 【請求項２】半導体素子搭載部の周りに所定の間隔をお
いて配列された複数のインナーリードを具備してなるリ
ードフレーム本体と、前記インナーリード表面または裏
面の所定の位置に、貼着された絶縁性テープからなる少
なくとも１つの小パッドとからなるリードフレームと、
前記半導体素子搭載部に搭載された第１の半導体チップ
と、前記小パッドに搭載された第２の半導体チップとを
具備し、前記第１および第２の半導体チップのボンディ
ングパッドが、それぞれ前記インナーリードに接続され
ていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3139225A JPH0828463B2 (ja) | 1991-06-11 | 1991-06-11 | リードフレームおよびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3139225A JPH0828463B2 (ja) | 1991-06-11 | 1991-06-11 | リードフレームおよびこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04364066A true JPH04364066A (ja) | 1992-12-16 |
| JPH0828463B2 JPH0828463B2 (ja) | 1996-03-21 |
Family
ID=15240412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3139225A Expired - Fee Related JPH0828463B2 (ja) | 1991-06-11 | 1991-06-11 | リードフレームおよびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828463B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008067249A2 (en) * | 2006-11-30 | 2008-06-05 | Marvell World Trade Ltd. | Chip on leads |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161270A (en) * | 1978-06-09 | 1979-12-20 | Nec Corp | Lead frame for integrated-circuit device |
-
1991
- 1991-06-11 JP JP3139225A patent/JPH0828463B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161270A (en) * | 1978-06-09 | 1979-12-20 | Nec Corp | Lead frame for integrated-circuit device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008067249A2 (en) * | 2006-11-30 | 2008-06-05 | Marvell World Trade Ltd. | Chip on leads |
| WO2008067249A3 (en) * | 2006-11-30 | 2008-10-02 | Marvell World Trade Ltd | Chip on leads |
| US8294248B2 (en) | 2006-11-30 | 2012-10-23 | Marvell World Trade Ltd. | Chip on leads |
| US8809118B2 (en) | 2006-11-30 | 2014-08-19 | Marvell World Trade Ltd. | Chip on leads |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828463B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6507120B2 (en) | Flip chip type quad flat non-leaded package | |
| US6034423A (en) | Lead frame design for increased chip pinout | |
| JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JPH05109972A (ja) | リードフレーム及び集積回路チツプのパツケージ・アセンブリ | |
| JP2509027B2 (ja) | 半導体装置 | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| JP2001156251A (ja) | 半導体装置 | |
| KR0179802B1 (ko) | 반도체 패키지 | |
| JPH11168169A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH10275887A (ja) | 半導体装置 | |
| JPH04364066A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH10321670A (ja) | 半導体装置 | |
| JPS6141246Y2 (ja) | ||
| JP2913858B2 (ja) | 混成集積回路 | |
| JP3737093B2 (ja) | 半導体装置 | |
| JPH07114251B2 (ja) | 半導体装置 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JP2611672B2 (ja) | 混成集積回路装置 | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 | |
| JP3468447B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2727654B2 (ja) | 半導体集積回路素子搭載用パッケージ | |
| JP2000269376A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |