JPH0516689B2 - - Google Patents
Info
- Publication number
- JPH0516689B2 JPH0516689B2 JP59170092A JP17009284A JPH0516689B2 JP H0516689 B2 JPH0516689 B2 JP H0516689B2 JP 59170092 A JP59170092 A JP 59170092A JP 17009284 A JP17009284 A JP 17009284A JP H0516689 B2 JPH0516689 B2 JP H0516689B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- emitter
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000005283 ground state Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、コレクタ、ベースおよびエミツタを
有する第１導電形の出力トランジスタと、 コレクタ、ベースおよびエミツタを有し、その
エミツタが前記出力トランジスタのベースに結合
された第１導電形の駆動トランジスタと、 コレクタ、ベースおよびエミツタを有し、その
ベースおよびエミツタが、前記出力トランジスタ
のベースおよびエミツタにそれぞれ結合され、そ
のコレクタ電流が前記出力トランジスタのコレク
タ電流の所定の割合である第１導電形の電流検出
トランジスタと、 前記電流検出トランジスタに結合され、前記出
力トランジスタへの駆動電流を、前記電流検出ト
ランジスタのコレクタ電流に基づいて制限する手
段と、 を具えるトランジスタ保護回路に関するものであ
る。
有する第１導電形の出力トランジスタと、 コレクタ、ベースおよびエミツタを有し、その
エミツタが前記出力トランジスタのベースに結合
された第１導電形の駆動トランジスタと、 コレクタ、ベースおよびエミツタを有し、その
ベースおよびエミツタが、前記出力トランジスタ
のベースおよびエミツタにそれぞれ結合され、そ
のコレクタ電流が前記出力トランジスタのコレク
タ電流の所定の割合である第１導電形の電流検出
トランジスタと、 前記電流検出トランジスタに結合され、前記出
力トランジスタへの駆動電流を、前記電流検出ト
ランジスタのコレクタ電流に基づいて制限する手
段と、 を具えるトランジスタ保護回路に関するものであ
る。
このようなトランジスタ保護回路は、例えばオ
ーデイオおよびビデオ回路やモータ制御回路等に
用いることができる。
ーデイオおよびビデオ回路やモータ制御回路等に
用いることができる。
このようなトランジスタ保護回路は、特に米国
特許第4330757号明細書によつて知られている。
この米国特許明細書に記載されているトランジス
タ保護回路では、出力トランジスタを流れる電流
は、ベースーエミツタ接合が出力トランジスタの
ベース−エミツタ接合と並列に設けられている電
流検出トランジスタによつて測定される。この電
流検出トランジスタのコレクタ電流は、出力トラ
ンジスタのコレクタ電流の何分の一かである。電
流検出トランジスタのコレクタ電流は、電流ミラ
ーによつて、クランプトランジスタのベース−エ
ミツタ接合に並列に設けられた抵抗素子に反射さ
れる。このクランプトランジスタのコレクタは、
駆動トランジスタのベースに接続されている。電
流検出トランジスタのコレクタ電流が過大である
場合には、クランプトランジスタが導通状態にさ
れるので、駆動トランジスタのベース電流の一部
であるところの電流がクランプトランジスタを経
て流れる。
特許第4330757号明細書によつて知られている。
この米国特許明細書に記載されているトランジス
タ保護回路では、出力トランジスタを流れる電流
は、ベースーエミツタ接合が出力トランジスタの
ベース−エミツタ接合と並列に設けられている電
流検出トランジスタによつて測定される。この電
流検出トランジスタのコレクタ電流は、出力トラ
ンジスタのコレクタ電流の何分の一かである。電
流検出トランジスタのコレクタ電流は、電流ミラ
ーによつて、クランプトランジスタのベース−エ
ミツタ接合に並列に設けられた抵抗素子に反射さ
れる。このクランプトランジスタのコレクタは、
駆動トランジスタのベースに接続されている。電
流検出トランジスタのコレクタ電流が過大である
場合には、クランプトランジスタが導通状態にさ
れるので、駆動トランジスタのベース電流の一部
であるところの電流がクランプトランジスタを経
て流れる。
この既知の回路の欠点は、集積化された形態で
は、保護ループにおいて高度の不安定性を示すこ
とである。これらの不安定性は、保護ループ内に
設けられ、比較的低いカツトオフ周波数を有する
PNPトランジスタを具えている電流ミラーにお
ける位相ずれによつて引起こされるものである。
は、保護ループにおいて高度の不安定性を示すこ
とである。これらの不安定性は、保護ループ内に
設けられ、比較的低いカツトオフ周波数を有する
PNPトランジスタを具えている電流ミラーにお
ける位相ずれによつて引起こされるものである。
したがつて、本発明の目的は、安定した保護ル
ープを有し、かつ集積化形態で製造するのに適し
たトランジスタ保護回路を提供することにある。
この目的を達成するため、本発明トランジスタ保
護回路は、冒頭に説明した種類のトランジスタ保
護回路において、前記手段は、 基準電流を生じる電流発生器であつて、その出
力端子が前記電流検出トランジスタのコレクタに
結合されている当該電流発生器と、 電流発生器の出力端子と駆動トランジスタのベ
ースとの間に結合され、電流検出トランジスタの
コレクタ電流が電流発生器の基準電流を超えると
順バイアスされる半導体接合と、 を具えることを特徴とするものである。本発明
は、電流検出トランジスタのコレクタ電流が電流
発生器からの基準電流よりも大きくなるとき、電
流発生器の出力端子の電圧が高い値から低い値へ
変化し、これにより半導体接合をターンオンし
て、出力トランジスタへの駆動電流を制限すると
いう原理を利用するものである。保護ループは、
１導電形のトランジスタのみを具えているので不
安定性を示すことはない。さらに、その回路配置
は、集積化するのに非常に適している。
ープを有し、かつ集積化形態で製造するのに適し
たトランジスタ保護回路を提供することにある。
この目的を達成するため、本発明トランジスタ保
護回路は、冒頭に説明した種類のトランジスタ保
護回路において、前記手段は、 基準電流を生じる電流発生器であつて、その出
力端子が前記電流検出トランジスタのコレクタに
結合されている当該電流発生器と、 電流発生器の出力端子と駆動トランジスタのベ
ースとの間に結合され、電流検出トランジスタの
コレクタ電流が電流発生器の基準電流を超えると
順バイアスされる半導体接合と、 を具えることを特徴とするものである。本発明
は、電流検出トランジスタのコレクタ電流が電流
発生器からの基準電流よりも大きくなるとき、電
流発生器の出力端子の電圧が高い値から低い値へ
変化し、これにより半導体接合をターンオンし
て、出力トランジスタへの駆動電流を制限すると
いう原理を利用するものである。保護ループは、
１導電形のトランジスタのみを具えているので不
安定性を示すことはない。さらに、その回路配置
は、集積化するのに非常に適している。
半導体接合は、コレクタ、ベースおよびエミツ
タを具える第１導電形のエミツタ−フオロアトラ
ンジスタを経て電流発生器の出力端子に結合し、
このエミツタ−フオロアトランジスタは、電流発
生器の出力端子に結合されたベースと、半導体接
合に結合されたエミツタとを有することができ
る。この場合には、半導体接合は、駆動トランジ
スタのコレクタ−ベース接合を具えることがで
き、この駆動トランジスタのコレクタは、エミツ
タ−フオロアトランジスタのエミツタに結合され
ている。保護回路が作動すると、駆動トランジス
タは基底（bottomed）状態となり、出力トラン
ジスタのベース電流を制限する。あるいは、半導
体接合は、ダイオードまたはダイオードとして配
置されたトランジスタを具えることができ、この
ダイオードは、エミツタ−フオロアトランジスタ
のエミツタに結合されたカソード駆動トランジス
タのベースに結合されたアノードとを有してい
る。この場合には、保護回路が作動すると、保護
回路が作動しなければ駆動トランジスタのベース
電流であろう電流の一部がダイオードを経て流れ
るので、出力トランジスタを流れる電流は制限さ
れる。一変形例として、カソードを電流発生器の
出力端子に直接接続することもできる。
タを具える第１導電形のエミツタ−フオロアトラ
ンジスタを経て電流発生器の出力端子に結合し、
このエミツタ−フオロアトランジスタは、電流発
生器の出力端子に結合されたベースと、半導体接
合に結合されたエミツタとを有することができ
る。この場合には、半導体接合は、駆動トランジ
スタのコレクタ−ベース接合を具えることがで
き、この駆動トランジスタのコレクタは、エミツ
タ−フオロアトランジスタのエミツタに結合され
ている。保護回路が作動すると、駆動トランジス
タは基底（bottomed）状態となり、出力トラン
ジスタのベース電流を制限する。あるいは、半導
体接合は、ダイオードまたはダイオードとして配
置されたトランジスタを具えることができ、この
ダイオードは、エミツタ−フオロアトランジスタ
のエミツタに結合されたカソード駆動トランジス
タのベースに結合されたアノードとを有してい
る。この場合には、保護回路が作動すると、保護
回路が作動しなければ駆動トランジスタのベース
電流であろう電流の一部がダイオードを経て流れ
るので、出力トランジスタを流れる電流は制限さ
れる。一変形例として、カソードを電流発生器の
出力端子に直接接続することもできる。
基準電流を供給する電流発生器は、定電流源ま
たは基準電圧源に直列の基準抵抗を具えることが
できる。出力トランジスタが基底状態になるとき
に、出力トランジスタのベース電流を制限するた
めには、エミツタ−フオロアトランジスタのコレ
クタ線に制限抵抗を設けることができる。
たは基準電圧源に直列の基準抵抗を具えることが
できる。出力トランジスタが基底状態になるとき
に、出力トランジスタのベース電流を制限するた
めには、エミツタ−フオロアトランジスタのコレ
クタ線に制限抵抗を設けることができる。
本発明を図面を参照しつつ実施例に基づいてさ
らに詳細に説明する。
らに詳細に説明する。
第１図は、本発明の第１実施例を示す。このト
ランジスタ保護回路において、トランジスタT1
は保護すべき出力トランジスタであり、この出力
トランジスタT1は、破線で示した負荷３ヘコレ
クタ端子２を経て電流I0を供給することができ
る。出力トランジスタT1のエミツタは、負の電
源端子４本例ではアースに接続されている。出力
トランジスタT1は、駆動トランジスタT2によつ
て駆動され、駆動トランジスタT2のエミツタは、
出力トランジスタT1のベースに接続されている。
入力電流Iiは、駆動トランジスタT2のベースに供
給される。出力トランジスタT1が過大電流によ
つて損傷を受けることを防止するためには、出力
電流I0は、最大値に制限されなければならない。
このトランジスタ保護回路は、電流検出トランジ
スタT3を具えており、そのベース−エミツタ接
合は出力トランジスタT1のベース−エミツタ接
合に並列に設けられている。電流検出トランジス
タT3のベース−エミツタ面積Ａ３は、出力トラ
ンジスタT1のベース−エミツタ面積A1よりも小
さくし、電流検出トランジスタT3のコレクタ電
流を、出力トランジスタT1のコレクタ電流の
A3／A1倍に等しくする。電流検出トランジスタ
T3のコレクタは、基準電流Irefを供給する電流発
生器５によつて正の電源端子６に結合されてい
る。さらに、電流検出トランジスタT3のコレク
タは、エミツタ−フオロアトランジスタT4のベ
ース７に接続されており、トランジスタT4のエ
ミツタは、駆動トランジスタT2のコレクタに接
続され、トランジスタT4のコレクタは正の電源
端子６に接続されている。保護回路が作動されな
い場合には、入力電流Iiと、トランジスタT2およ
びT1の電流増幅度とに依存する出力電流I0が出力
トランジスタT1を流れる。この場合、電流検出
トランジスタT3のコレクタ電流は、出力電流I0の
何分の一かに等しい、電流検出トランジスタT3
のコレクタ電流が電流発生器５からの基準電流
Irefより小さければ、電流検出トランジスタT3
は、電流発生器５に負荷を与える。その結果、ト
ランジスタT4のベース７の電圧は比較的高くな
る。トランジスタT4のエミツタの電圧、ベース
−エミツタ電圧に相当する差でベース７の電圧に
従う。その結果、出力トランジスタT1のコレク
タの電圧は、出力トランジスタT1が通常導通す
るような電圧にある。トランジスタ保護回路は、
電流検出トランジスタT3のコレクタ電流が基準
電流Irefを超えると作動される。この場合、電流
発生器５は、電流検出トランジスタT3に負荷を
与える。この時、トランジスタT4のベース７の
電圧は、比較的低い値に変化する。このため、ト
ランジスタT4のエミツタの電圧したがつて駆動
トランジスタT2のコレクタの電圧が非常に低く
なり、通常はカツトオフされている駆動トランジ
スタT2のベース−コレクタ接合が順バイアスさ
れる。したがつて、駆動トランジスタT2は基底
状態となり、実際上、電流増幅器として機能しな
くなる。駆動トランジスタT2のエミツタ電流は、
入力電流Iiと同程度の大きさである。トランジス
タ保護回路が動作時していると、電流検出トラン
ジスタT3のコレクタ電流は、基準電流Irefに等し
くなり、出力トランジスタT1のコレクタ電流は、
電流検出トランジスタT3のコレクタ電流のA1／
A3倍に等しいので、最大出力電流はI0max＝
A1／A3・Irefとなる。
ランジスタ保護回路において、トランジスタT1
は保護すべき出力トランジスタであり、この出力
トランジスタT1は、破線で示した負荷３ヘコレ
クタ端子２を経て電流I0を供給することができ
る。出力トランジスタT1のエミツタは、負の電
源端子４本例ではアースに接続されている。出力
トランジスタT1は、駆動トランジスタT2によつ
て駆動され、駆動トランジスタT2のエミツタは、
出力トランジスタT1のベースに接続されている。
入力電流Iiは、駆動トランジスタT2のベースに供
給される。出力トランジスタT1が過大電流によ
つて損傷を受けることを防止するためには、出力
電流I0は、最大値に制限されなければならない。
このトランジスタ保護回路は、電流検出トランジ
スタT3を具えており、そのベース−エミツタ接
合は出力トランジスタT1のベース−エミツタ接
合に並列に設けられている。電流検出トランジス
タT3のベース−エミツタ面積Ａ３は、出力トラ
ンジスタT1のベース−エミツタ面積A1よりも小
さくし、電流検出トランジスタT3のコレクタ電
流を、出力トランジスタT1のコレクタ電流の
A3／A1倍に等しくする。電流検出トランジスタ
T3のコレクタは、基準電流Irefを供給する電流発
生器５によつて正の電源端子６に結合されてい
る。さらに、電流検出トランジスタT3のコレク
タは、エミツタ−フオロアトランジスタT4のベ
ース７に接続されており、トランジスタT4のエ
ミツタは、駆動トランジスタT2のコレクタに接
続され、トランジスタT4のコレクタは正の電源
端子６に接続されている。保護回路が作動されな
い場合には、入力電流Iiと、トランジスタT2およ
びT1の電流増幅度とに依存する出力電流I0が出力
トランジスタT1を流れる。この場合、電流検出
トランジスタT3のコレクタ電流は、出力電流I0の
何分の一かに等しい、電流検出トランジスタT3
のコレクタ電流が電流発生器５からの基準電流
Irefより小さければ、電流検出トランジスタT3
は、電流発生器５に負荷を与える。その結果、ト
ランジスタT4のベース７の電圧は比較的高くな
る。トランジスタT4のエミツタの電圧、ベース
−エミツタ電圧に相当する差でベース７の電圧に
従う。その結果、出力トランジスタT1のコレク
タの電圧は、出力トランジスタT1が通常導通す
るような電圧にある。トランジスタ保護回路は、
電流検出トランジスタT3のコレクタ電流が基準
電流Irefを超えると作動される。この場合、電流
発生器５は、電流検出トランジスタT3に負荷を
与える。この時、トランジスタT4のベース７の
電圧は、比較的低い値に変化する。このため、ト
ランジスタT4のエミツタの電圧したがつて駆動
トランジスタT2のコレクタの電圧が非常に低く
なり、通常はカツトオフされている駆動トランジ
スタT2のベース−コレクタ接合が順バイアスさ
れる。したがつて、駆動トランジスタT2は基底
状態となり、実際上、電流増幅器として機能しな
くなる。駆動トランジスタT2のエミツタ電流は、
入力電流Iiと同程度の大きさである。トランジス
タ保護回路が動作時していると、電流検出トラン
ジスタT3のコレクタ電流は、基準電流Irefに等し
くなり、出力トランジスタT1のコレクタ電流は、
電流検出トランジスタT3のコレクタ電流のA1／
A3倍に等しいので、最大出力電流はI0max＝
A1／A3・Irefとなる。
前述したところでは、トランジスタT4が基準
電流Irefから取り出すベース電流は、無視してい
た。しかし、このベース電流は、一般に、最大出
力電流への影響が最小となる程に十分小さい。ト
ランジスタT1およびT4は、実際には約100の電流
増幅度βを有している。最大出力電流、例えば、
I0max＝500mAに対して、トランジスタT2およ
びT4の最大コレクタ−エミツタ電流は、約5mA
であるので、トランジスタT4のベース電流は、
約1/20mAとなる。エミツタ面積の比A1/A3
500に対して、電流検出トランジスタT3のコレク
タ電流は、ほぼ1mAであり、これはトランジス
タT4のベース電流と比較して大きい。
電流Irefから取り出すベース電流は、無視してい
た。しかし、このベース電流は、一般に、最大出
力電流への影響が最小となる程に十分小さい。ト
ランジスタT1およびT4は、実際には約100の電流
増幅度βを有している。最大出力電流、例えば、
I0max＝500mAに対して、トランジスタT2およ
びT4の最大コレクタ−エミツタ電流は、約5mA
であるので、トランジスタT4のベース電流は、
約1/20mAとなる。エミツタ面積の比A1/A3
500に対して、電流検出トランジスタT3のコレク
タ電流は、ほぼ1mAであり、これはトランジス
タT4のベース電流と比較して大きい。
トランジスタT1とT3のコレクタ電流の比をそ
れらのエミツタ面積の比によつて調整する代わり
に、トランジスタT1およびT3の一方のエミツタ
線に抵抗を設けることによつて、または両方のエ
ミツタ線に抵抗をもうけることによつてトランジ
スタT1とT3との間のコレクタ電流の比を調整す
ることができる。エミツタ線に抵抗を配置する
と、各抵抗値の比がエミツタ面積の比に反比例し
なければ、比I0nax／Irefは温度に依存するようにな る。第２図は、第１図に示したトランジスタ保護
回路の第１変形例を示しており、第１図と同様の
要素には同じ参照番号を付している。基準電流
Irefを供給する電流発生器は、電流源を具えてい
る。この電流源は、ダイオードとして設けられた
PNPトランジスタT5に直列に、かつ負の電源端
子４と正の電源端子６との間に連結された基準抵
抗８を具えている。この基準抵抗８の抵抗値が大
きければ、この分枝を流れる電流は、この抵抗８
によつてほとんど完全に決定される。この電流
は、ベース−エミツタ路がトランジスタT5のベ
ース−エミツタ路に並列に接続されているトラン
ジスタT6によつてトランジスタT3のコレクタに
反射される。本実施例では、PNPトランジスタ
T5およびT6を使用しているが、これらのトラン
ジスタは、トランジスタT3，T4およびT2を具え
るフイードバツクループの部分を形成しているの
でトランジスタ保護回路の安定性には影響を与え
ない。
れらのエミツタ面積の比によつて調整する代わり
に、トランジスタT1およびT3の一方のエミツタ
線に抵抗を設けることによつて、または両方のエ
ミツタ線に抵抗をもうけることによつてトランジ
スタT1とT3との間のコレクタ電流の比を調整す
ることができる。エミツタ線に抵抗を配置する
と、各抵抗値の比がエミツタ面積の比に反比例し
なければ、比I0nax／Irefは温度に依存するようにな る。第２図は、第１図に示したトランジスタ保護
回路の第１変形例を示しており、第１図と同様の
要素には同じ参照番号を付している。基準電流
Irefを供給する電流発生器は、電流源を具えてい
る。この電流源は、ダイオードとして設けられた
PNPトランジスタT5に直列に、かつ負の電源端
子４と正の電源端子６との間に連結された基準抵
抗８を具えている。この基準抵抗８の抵抗値が大
きければ、この分枝を流れる電流は、この抵抗８
によつてほとんど完全に決定される。この電流
は、ベース−エミツタ路がトランジスタT5のベ
ース−エミツタ路に並列に接続されているトラン
ジスタT6によつてトランジスタT3のコレクタに
反射される。本実施例では、PNPトランジスタ
T5およびT6を使用しているが、これらのトラン
ジスタは、トランジスタT3，T4およびT2を具え
るフイードバツクループの部分を形成しているの
でトランジスタ保護回路の安定性には影響を与え
ない。
このトランジスタ保護回路は、第１図のトラン
ジスタ保護回路と同様に動作する。電流検出トラ
ンジスタT3のコレクタ電流がT6のコレクタ電流
Irefよりも小さければ、高いコレクタインピーダ
ンスを有するトランジスタT3は、電流源トラン
ジスタT6に対する負荷を構成し、点７の電圧は
比較的高くなる。しかし、電流検出トランジスタ
T3のコレクタ電流がトランジスタT6のコレクタ
電流Irefよりも大きければ、高いコレクタインピ
ーダンスを有するトランジスタT6は、電流検出
トランジスタT3に対して負荷を与え、したがつ
て電流源トランジスタとして機能する。このと
き、点７の電圧は比較的低くなり、駆動トランジ
スタT2は基底状態となる。
ジスタ保護回路と同様に動作する。電流検出トラ
ンジスタT3のコレクタ電流がT6のコレクタ電流
Irefよりも小さければ、高いコレクタインピーダ
ンスを有するトランジスタT3は、電流源トラン
ジスタT6に対する負荷を構成し、点７の電圧は
比較的高くなる。しかし、電流検出トランジスタ
T3のコレクタ電流がトランジスタT6のコレクタ
電流Irefよりも大きければ、高いコレクタインピ
ーダンスを有するトランジスタT6は、電流検出
トランジスタT3に対して負荷を与え、したがつ
て電流源トランジスタとして機能する。このと
き、点７の電圧は比較的低くなり、駆動トランジ
スタT2は基底状態となる。
第１図に示したトランジスタ保護回路の第２変
形例を、第３図に基づいて説明する。第１図と同
様の要素には同じ参照番号を付して示す。この変
形例における電流発生器は、基準抵抗９を具えて
おり、この抵抗９の一方の端子は電流検出トラン
ジスタT3のコレクタに接続されており、他方の
端子は基準電圧Vrefに接続されている。この基準
電圧が低過ぎることなく、かつ基準抵抗９の抵抗
値が十分高ければ、基準電流Irefは、基準電圧と
抵抗９の抵抗値との商にほぼ等しくなる。このト
ランジスタ保護回路は、第１図及び第２図に示し
たトランジスタ保護回路と同様に動作する。保護
回路が作動するとき、基準抵抗は、電流検出トラ
ンジスタT3に対し負荷を形成するので、点７の
電圧が変化し、駆動トランジスタT2が基底状態
となる。基準電圧を適切に選択することによつ
て、トランジスタ保護回路の動作、したがつて最
大出力電流I0を、温度に対してほぼ独立させるこ
とができる。特に、基準抵抗の正の温度係数にほ
ぼ等しい正の温度係数を有する電圧を基準抵抗の
両端間に発生させて、基準電流が温度に対してほ
ぼ独立となるように構成することができる。
形例を、第３図に基づいて説明する。第１図と同
様の要素には同じ参照番号を付して示す。この変
形例における電流発生器は、基準抵抗９を具えて
おり、この抵抗９の一方の端子は電流検出トラン
ジスタT3のコレクタに接続されており、他方の
端子は基準電圧Vrefに接続されている。この基準
電圧が低過ぎることなく、かつ基準抵抗９の抵抗
値が十分高ければ、基準電流Irefは、基準電圧と
抵抗９の抵抗値との商にほぼ等しくなる。このト
ランジスタ保護回路は、第１図及び第２図に示し
たトランジスタ保護回路と同様に動作する。保護
回路が作動するとき、基準抵抗は、電流検出トラ
ンジスタT3に対し負荷を形成するので、点７の
電圧が変化し、駆動トランジスタT2が基底状態
となる。基準電圧を適切に選択することによつ
て、トランジスタ保護回路の動作、したがつて最
大出力電流I0を、温度に対してほぼ独立させるこ
とができる。特に、基準抵抗の正の温度係数にほ
ぼ等しい正の温度係数を有する電圧を基準抵抗の
両端間に発生させて、基準電流が温度に対してほ
ぼ独立となるように構成することができる。
第１図に示したトランジスタ保護回路の第３変
形例を、第４図に示す。第１図と同様の要素には
同じ参照番号を付して示す。この変形例における
電流発生器は、基準電圧Vrefが印加される基準抵
抗９を具えている。このトランジスタ保護回路が
集積化される場合には、NPNトランジスタT1は
寄生PNPトランジスタT1 *を生じさせる。寄生ト
ランジスタT1 *のコレクタは集積回路の基板に接
続され、ベースは出力トランジスタT1のコレク
タに接続され、エミツタは出力トランジスタT1
のベースに接続されている。この寄生トランジス
タT1 *は、図において破線で示している。出力ト
ランジスタT1が基底状態になると、そのコレク
タ電圧がベース電圧よりも低くなるので、寄生ト
ランジスタT1 *のベース−エミツタ接合は、導通
状態にされる。この場合、駆動トランジスタT2
によつて供給される出力トランジスタT1の駆動
電流はかなり大きくなり、このことは不必要な量
の電力を要求することとなる。この駆動電流を制
限するため、制限抵抗１０がトランジスタT4の
コレクタ線に設けられている。制限抵抗１０は、
ベースが基準電圧VrefにあるトランジスタT7を経
て正の電源端子６に結合されている。あるいは、
制限抵抗を正の電源端子６に直接に接続すること
もできる。
形例を、第４図に示す。第１図と同様の要素には
同じ参照番号を付して示す。この変形例における
電流発生器は、基準電圧Vrefが印加される基準抵
抗９を具えている。このトランジスタ保護回路が
集積化される場合には、NPNトランジスタT1は
寄生PNPトランジスタT1 *を生じさせる。寄生ト
ランジスタT1 *のコレクタは集積回路の基板に接
続され、ベースは出力トランジスタT1のコレク
タに接続され、エミツタは出力トランジスタT1
のベースに接続されている。この寄生トランジス
タT1 *は、図において破線で示している。出力ト
ランジスタT1が基底状態になると、そのコレク
タ電圧がベース電圧よりも低くなるので、寄生ト
ランジスタT1 *のベース−エミツタ接合は、導通
状態にされる。この場合、駆動トランジスタT2
によつて供給される出力トランジスタT1の駆動
電流はかなり大きくなり、このことは不必要な量
の電力を要求することとなる。この駆動電流を制
限するため、制限抵抗１０がトランジスタT4の
コレクタ線に設けられている。制限抵抗１０は、
ベースが基準電圧VrefにあるトランジスタT7を経
て正の電源端子６に結合されている。あるいは、
制限抵抗を正の電源端子６に直接に接続すること
もできる。
本発明に基づく他のトランジスタ保護回路を、
第５図に基づいて説明する。第１図と同一の要素
には同一の参照番号を付して示す。この実施例で
は、トランジスタT4のエミツタは、駆動トラン
ジスタT2のコレクタに接続されていないが、ト
ランジスタT4は、エミツタ−フオロアとして依
然配置されており、電流源１２は、トランジスタ
T4のエミツタ線に配置されている。ダイオード
１３のカソードは、トランジスタT4のエミツタ
に接続され、アノードは、駆動トランジスタT2
のベースに接続されている。ダイオードの代わり
に、短絡されたベース−コレクタ接合を有するト
ランジスタを用いることも可能である。電流検出
トランジスタT3のコレクタ電流が、電流発生器
５からの基準電流Irefよりも小さければ、トラン
ジスタT4のベース７、したがつてエミツタの電
圧が比較的高くなる、すなわち駆動トランジスタ
T2のベースの電圧よりも高くなる。このときダ
イオード１３は、カツトオフされる。電流検出ト
ランジスタT3のコレクタ電流が基準電流Irefを超
えると、トランジスタ保護回路が作動するので、
トランジスタT4のベース７の電圧は、十分に減
少する。そして、トランジスタT4のエミツタの
電圧が、駆動トランジスタT2のベースの電圧よ
り低くなるので、ダイオード１３はターンオンさ
れる。その結果、ダイオード１３がターンオンし
なければ駆動トランジスタT2のベースに供給さ
れるであろう電流Iiの一部がダイオード１３を経
て流れる。このようにして出力トランジスタT1
の出力電流は、最高値I0max＝Iref・A1／A3に制
限される。
第５図に基づいて説明する。第１図と同一の要素
には同一の参照番号を付して示す。この実施例で
は、トランジスタT4のエミツタは、駆動トラン
ジスタT2のコレクタに接続されていないが、ト
ランジスタT4は、エミツタ−フオロアとして依
然配置されており、電流源１２は、トランジスタ
T4のエミツタ線に配置されている。ダイオード
１３のカソードは、トランジスタT4のエミツタ
に接続され、アノードは、駆動トランジスタT2
のベースに接続されている。ダイオードの代わり
に、短絡されたベース−コレクタ接合を有するト
ランジスタを用いることも可能である。電流検出
トランジスタT3のコレクタ電流が、電流発生器
５からの基準電流Irefよりも小さければ、トラン
ジスタT4のベース７、したがつてエミツタの電
圧が比較的高くなる、すなわち駆動トランジスタ
T2のベースの電圧よりも高くなる。このときダ
イオード１３は、カツトオフされる。電流検出ト
ランジスタT3のコレクタ電流が基準電流Irefを超
えると、トランジスタ保護回路が作動するので、
トランジスタT4のベース７の電圧は、十分に減
少する。そして、トランジスタT4のエミツタの
電圧が、駆動トランジスタT2のベースの電圧よ
り低くなるので、ダイオード１３はターンオンさ
れる。その結果、ダイオード１３がターンオンし
なければ駆動トランジスタT2のベースに供給さ
れるであろう電流Iiの一部がダイオード１３を経
て流れる。このようにして出力トランジスタT1
の出力電流は、最高値I0max＝Iref・A1／A3に制
限される。
本発明による他のトランジスタ保護回路を、第
６図に基づいて説明する。第５図と同一の要素に
は同一の参照番号を付して示す。ダイオード１３
のカソードは、エミツタ−フオロアトランジスタ
を経る代わりに電流発生器５の出力端子７に直接
接続されている。このトランジスタ保護回路は第
５図において示したトランジスタ保護回路と同様
に動作する。トランジスタ保護回路が作動する
と、保護回路が作動しなければ駆動トランジスタ
T2のベース電流であろう電流Iiの一部が、ダイオ
ード１３を経て電流検出トランジスタT3のコレ
クタに流れる。この電流は、基準電流Irefに対し
て小さいので、出力トランジスタT1の出力電流
の最大値への影響を無視することができる。
６図に基づいて説明する。第５図と同一の要素に
は同一の参照番号を付して示す。ダイオード１３
のカソードは、エミツタ−フオロアトランジスタ
を経る代わりに電流発生器５の出力端子７に直接
接続されている。このトランジスタ保護回路は第
５図において示したトランジスタ保護回路と同様
に動作する。トランジスタ保護回路が作動する
と、保護回路が作動しなければ駆動トランジスタ
T2のベース電流であろう電流Iiの一部が、ダイオ
ード１３を経て電流検出トランジスタT3のコレ
クタに流れる。この電流は、基準電流Irefに対し
て小さいので、出力トランジスタT1の出力電流
の最大値への影響を無視することができる。
本発明は、上述した実施例に限定されるもので
はなく、本発明の範囲内で多くの変形が可能であ
る。例えば、簡単なエミツタ−フオロアトランジ
スタをダーリントントランジスタで置き換えた
り、あるいはエミツタ−フオロアトランジスタの
ベース−エミツタ接合に直列にダイオードを設け
ることも可能である。さらに電流発生器は、種々
構成することができる。
はなく、本発明の範囲内で多くの変形が可能であ
る。例えば、簡単なエミツタ−フオロアトランジ
スタをダーリントントランジスタで置き換えた
り、あるいはエミツタ−フオロアトランジスタの
ベース−エミツタ接合に直列にダイオードを設け
ることも可能である。さらに電流発生器は、種々
構成することができる。
第１図は本発明の第１実施例を示す図、第２図
は第１図に示したトランジスタ保護回路の第１変
形例を示す図、第３図は第１図に示したトランジ
スタ保護回路の第２変形例を示す図、第４図は第
１図に示したトランジスタ保護回路の第３変形例
を示す図、第５図は他の実施例を示す図、第６図
はさらに他の実施例を示す図である。 ２……コレクタ端子、３……負荷、４……負の
電源端子、５……電流発生器、６……正の電源端
子、７……エミツタ−フオロアトランジスタのベ
ース、８，９……基準抵抗、１０……制限抵抗、
１２……電流源、T1……出力トランジスタ、T2
……駆動トランジスタ、T3……電流検出トラン
ジスタ、T4……エミツタ−フオロアトランジス
タ、T5……PNPトランジスタ、T6……電流源ト
ランジスタ、T7……トランジスタ、T1 *……寄生
PNPトランジスタ。
は第１図に示したトランジスタ保護回路の第１変
形例を示す図、第３図は第１図に示したトランジ
スタ保護回路の第２変形例を示す図、第４図は第
１図に示したトランジスタ保護回路の第３変形例
を示す図、第５図は他の実施例を示す図、第６図
はさらに他の実施例を示す図である。 ２……コレクタ端子、３……負荷、４……負の
電源端子、５……電流発生器、６……正の電源端
子、７……エミツタ−フオロアトランジスタのベ
ース、８，９……基準抵抗、１０……制限抵抗、
１２……電流源、T1……出力トランジスタ、T2
……駆動トランジスタ、T3……電流検出トラン
ジスタ、T4……エミツタ−フオロアトランジス
タ、T5……PNPトランジスタ、T6……電流源ト
ランジスタ、T7……トランジスタ、T1 *……寄生
PNPトランジスタ。
Claims (1)
- 【特許請求の範囲】 １ コレクタ、ベースおよびエミツタを有する第
１導電形の出力トランジスタと、コレクタ、ベー
スおよびエミツタを有し、そのエミツタが前記出
力トランジスタのベースに結合された第１導電形
の駆動トランジスタと、 コレクタ、ベースおよびエミツタを有し、その
ベースおよびエミツタが、前記出力トランジスタ
のベースおよびエミツタにそれぞれ結合され、そ
のコレクタ電流が前記出力トランジスタのコレク
タ電流の所定の割合である第１導電形の電流検出
トランジスタと、 前記電流検出トランジスタに結合され、前記出
力トランジスタへの駆動電流を、前記電流検出ト
ランジスタのコレクタ電流に基づいて制限する手
段と、 を具えるトランジスタ保護回路において、 前記手段は、 基準電流を生じる電流発生器であつて、その出
力端子が前記電流検出トランジスタのコレクタに
結合されている当該電流発生器と、 電流発生器の出力端子と駆動トランジスタのベ
ースとの間に結合され、電流検出トランジスタの
コレクタ電流が電流発生器の基準電流を超えると
順バイアスされる半導体接合と、 を具えることを特徴とするトランジスタ保護回
路。 ２ 特許請求の範囲第１項に記載のトランジスタ
保護回路において、前記半導体接合が、コレク
タ、ベースおよびエミツタを具える第１導電形の
エミツターフオロアトランジスタを経て前記電流
発生器の出力端子に結合され、前記エミツターフ
オロアトランジスタが前記電流発生器の出力端子
に結合されたベースと、前記半導体接合に接合さ
れたエミツタとを有することを特徴とするトラン
ジスタ保護回路。 ３ 特許請求の範囲第２項に記載のトランジスタ
保護回路において、前記半導体接合が、前記駆動
トランジスタのベース−コレクタ接合を具え、前
記駆動トランジスタのコレクタが前記エミツター
フオロアトランジスタのエミツタに結合されてい
ることを特徴とするトランジスタ保護回路。 ４ 特許請求の範囲第２項に記載のトランジスタ
保護回路において、前記半導体接合が、カソード
が前記エミツタ−フオロアトランジスタのエミツ
タに結合され、アノードが前記駆動トランジスタ
のベースに結合されたダイオードを具えることを
特徴とするトランジスタ保護回路。 ５ 特許請求の範囲第１項に記載のトランジスタ
保護回路において、前記半導体接合は、カソード
が前記電流発生器の出力端子に結合され、アノー
ドが前記駆動トランジスタのベースに結合された
ダイオードを具えることを特徴とするトランジス
タ保護回路。 ６ 特許請求の範囲第４項または第５項に記載の
トランジスタ保護回路において、前記ダイオード
がダイオードとして配置されたトランジスタによ
つて構成されることを特徴とするトランジスタ保
護回路。 ７ 特許請求の範囲第１項から第６項の各項のい
ずれかに記載のトランジスタ保護回路において、
前記電流発生器が定電流源を具えることを特徴と
するトランジスタ保護回路。 ８ 特許請求の範囲第１項から第６項の各項のい
ずれかに記載のトランジスタ保護回路において、
前記電流発生器が、一方の端子が前記電流検出ト
ランジスタのコレクタに接続され且つ他方の端子
が基準電圧にある基準抵抗を具えることを特徴と
するトランジスタ保護回路。 ９ 特許請求の範囲第１項から第８項の各項のい
ずれかに記載のトランジスタ保護回路において、
前記駆動トランジスタのコレクタ電流を制限する
ための制限抵抗が、前記駆動トランジスタのコレ
クタ線に設けられていることを特徴とするトラン
ジスタ保護回路。 １０ 特許請求の範囲第９項に記載のトランジス
タ保護回路において、ベースが基準電圧にあるト
ランジスタのコレクターエミツタ路が、前記制限
抵抗に直列に設けられていることを特徴とするト
ランジスタ保護回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8302902A NL8302902A (nl) | 1983-08-18 | 1983-08-18 | Transistorbeveiligingsschakeling. |
| NL8302902 | 1983-08-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059807A JPS6059807A (ja) | 1985-04-06 |
| JPH0516689B2 true JPH0516689B2 (ja) | 1993-03-05 |
Family
ID=19842281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170092A Granted JPS6059807A (ja) | 1983-08-18 | 1984-08-16 | トランジスタ保護回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4870533A (ja) |
| EP (1) | EP0142177B1 (ja) |
| JP (1) | JPS6059807A (ja) |
| CA (1) | CA1228129A (ja) |
| DE (1) | DE3470638D1 (ja) |
| HK (1) | HK84191A (ja) |
| NL (1) | NL8302902A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62225011A (ja) * | 1986-03-27 | 1987-10-03 | Matsushita Electric Ind Co Ltd | プツシユプル増幅器 |
| JPH0744397B2 (ja) * | 1986-03-27 | 1995-05-15 | 松下電器産業株式会社 | プツシユプル増幅器 |
| JPS62225012A (ja) * | 1986-03-27 | 1987-10-03 | Matsushita Electric Ind Co Ltd | プツシユプル増幅器 |
| JP2790496B2 (ja) * | 1989-11-10 | 1998-08-27 | 富士通株式会社 | 増幅回路 |
| US5383083A (en) * | 1992-05-19 | 1995-01-17 | Pioneer Electronic Corporation | Protective apparatus for power transistor |
| US5343141A (en) * | 1992-06-09 | 1994-08-30 | Cherry Semiconductor Corporation | Transistor overcurrent protection circuit |
| US5428287A (en) * | 1992-06-16 | 1995-06-27 | Cherry Semiconductor Corporation | Thermally matched current limit circuit |
| US5721512A (en) * | 1996-04-23 | 1998-02-24 | Analog Devices, Inc. | Current mirror with input voltage set by saturated collector-emitter voltage |
| FR2762726B1 (fr) * | 1997-04-29 | 2000-02-25 | Sgs Thomson Microelectronics | Etage de sortie d'amplificateur a protection contre les courts-circuits |
| FI108378B (fi) * | 1999-12-22 | 2002-01-15 | Micro Analog Syst Oy | Emitteriseuraaja |
| JP3904817B2 (ja) * | 2000-08-31 | 2007-04-11 | 株式会社ルネサステクノロジ | 電力増幅器モジュール |
| US20030174011A1 (en) * | 2000-12-07 | 2003-09-18 | Alechine Evgueni Sergeyevich | Method of stabilization of operating conditions in electronic devices |
| US6844768B2 (en) * | 2003-05-19 | 2005-01-18 | Analog Devices, Inc. | Dynamic method for limiting the reverse base-emitter voltage |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128908A (en) * | 1979-03-27 | 1980-10-06 | Toshiba Corp | Transistor protective circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT958867B (it) * | 1972-05-15 | 1973-10-30 | Semiconduttori Spa Sgs Soc Gen | Dispositivo di protezione per un elemento di potenza di un circuito integrato |
| GB1323640A (en) * | 1972-06-22 | 1973-07-18 | Standard Telephones Cables Ltd | Circuit incorporating current limiting arrangement |
| US3845405A (en) * | 1973-05-24 | 1974-10-29 | Rca Corp | Composite transistor device with over current protection |
| US3924158A (en) * | 1974-10-24 | 1975-12-02 | Hughes Aircraft Co | Electronic overload protection device |
| DE2507741C3 (de) * | 1975-02-22 | 1979-05-17 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Überstromgeschützte, universell verwendbare Transistoranordnung |
| US4021701A (en) * | 1975-12-08 | 1977-05-03 | Motorola, Inc. | Transistor protection circuit |
| US4078207A (en) * | 1977-01-07 | 1978-03-07 | Rca Corporation | Push-pull transistor amplifier with driver circuitry providing over-current protection |
| DE2705583C2 (de) * | 1977-02-10 | 1982-04-08 | Siemens AG, 1000 Berlin und 8000 München | Transistorschaltung mit einem vor thermischer Zerstörung zu schützenden Transistor |
| JPS6038047B2 (ja) * | 1977-12-09 | 1985-08-29 | 日本電気株式会社 | トランジスタ回路 |
| US4321648A (en) * | 1981-02-25 | 1982-03-23 | Rca Corporation | Over-current protection circuits for power transistors |
-
1983
- 1983-08-18 NL NL8302902A patent/NL8302902A/nl not_active Application Discontinuation
-
1984
- 1984-08-14 DE DE8484201168T patent/DE3470638D1/de not_active Expired
- 1984-08-14 EP EP84201168A patent/EP0142177B1/en not_active Expired
- 1984-08-16 JP JP59170092A patent/JPS6059807A/ja active Granted
- 1984-08-16 CA CA000461148A patent/CA1228129A/en not_active Expired
-
1987
- 1987-09-25 US US07/102,308 patent/US4870533A/en not_active Expired - Lifetime
-
1991
- 1991-10-24 HK HK841/91A patent/HK84191A/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128908A (en) * | 1979-03-27 | 1980-10-06 | Toshiba Corp | Transistor protective circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US4870533A (en) | 1989-09-26 |
| NL8302902A (nl) | 1985-03-18 |
| EP0142177B1 (en) | 1988-04-20 |
| EP0142177A1 (en) | 1985-05-22 |
| HK84191A (en) | 1991-11-01 |
| CA1228129A (en) | 1987-10-13 |
| JPS6059807A (ja) | 1985-04-06 |
| DE3470638D1 (en) | 1988-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0516689B2 (ja) | ||
| JPH04250509A (ja) | 電源独立型電流源を使用するバンドギャップ電圧基準回路およびその方法 | |
| US4578633A (en) | Constant current source circuit | |
| JP2612950B2 (ja) | トランジスタの飽和防止回路 | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| CA2371066A1 (en) | Overvoltage protection | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US4160944A (en) | Current amplifier capable of selectively providing current gain | |
| JPH0823780B2 (ja) | トランジスタ回路 | |
| JPH0732329B2 (ja) | 電力増幅器の出力段 | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| JPH05235658A (ja) | 増幅器 | |
| JPH0158684B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JPH0381325B2 (ja) | ||
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPH0629756A (ja) | 増幅回路 | |
| JPH0158757B2 (ja) | ||
| KR830001898B1 (ko) | 전류원 트랜지스터 제어용 회로 | |
| JPS5833568B2 (ja) | 電流ミラ−回路 | |
| JPS6158073B2 (ja) |