JPS6038047B2 - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS6038047B2 JPS6038047B2 JP52148371A JP14837177A JPS6038047B2 JP S6038047 B2 JPS6038047 B2 JP S6038047B2 JP 52148371 A JP52148371 A JP 52148371A JP 14837177 A JP14837177 A JP 14837177A JP S6038047 B2 JPS6038047 B2 JP S6038047B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output terminal
- base
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3091—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal comprising two complementary transistors for phase-splitting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ回路に関し、特にトランジスタ電
力増幅回路の出力端子の電源の一端への接触時、異常大
電流によるトランジスタの破壊を防止する保護回路を提
供するものである。
力増幅回路の出力端子の電源の一端への接触時、異常大
電流によるトランジスタの破壊を防止する保護回路を提
供するものである。
第１図は保護回路が内蔵されていない従釆の増幅回路を
示した。
示した。
第１図において、Ｒ，，Ｒ２，Ｒ３は抵抗、Ｄ，，Ｄ２
，Ｄ３はダイオード、Ｑ，，Ｑ２，Ｑ，Ｑ４，Ｑ５はト
ランジスタ、ａは信号の入力端子、ｂは信号の出力端子
、ｌｏは電流がＬの定電流源、Ｖ的，は電圧がＶ地の電
源を示す。今、第１図において、回路の定常動作状態時
から出力端子ｂが負電源へ接触するという異常状態にな
った場合を考えると、上側ダーリントン接続のトランジ
スタＱ２，Ｑ４は連続的にｌｏなる電流でドライブされ
、トランジスタＱ４に異常過大電流が流れ、消費電力が
過大になって破壊する。本発明は上述のごとく、従来技
術による増幅回路の出力端子の電源端子への接触という
異常状態におけるトランジスタの破壊を防止する保護回
路を提供するものである。
，Ｄ３はダイオード、Ｑ，，Ｑ２，Ｑ，Ｑ４，Ｑ５はト
ランジスタ、ａは信号の入力端子、ｂは信号の出力端子
、ｌｏは電流がＬの定電流源、Ｖ的，は電圧がＶ地の電
源を示す。今、第１図において、回路の定常動作状態時
から出力端子ｂが負電源へ接触するという異常状態にな
った場合を考えると、上側ダーリントン接続のトランジ
スタＱ２，Ｑ４は連続的にｌｏなる電流でドライブされ
、トランジスタＱ４に異常過大電流が流れ、消費電力が
過大になって破壊する。本発明は上述のごとく、従来技
術による増幅回路の出力端子の電源端子への接触という
異常状態におけるトランジスタの破壊を防止する保護回
路を提供するものである。
本発明の原理を第２図に示した。
第２図においてＲ，．は抵抗、Ｄ，．，Ｄ，２はダイオ
ード、Ｑ，．，Ｑ，２，Ｑ，３はトランジスタ、Ｃは保
護すべきトランジスタＱ，４を含む回路の電源の一端（
ここでは正電圧側）に接続する端子、ｄは保護すべきト
ランジスタＱ，４に接続する端子、ｅは保護すべきトラ
ンジスタのベースに接続する端子「 ｆは保護すべきト
ランジスタＱ，４をを含む回路の出力端子に接続する端
子、ｇは保護すべきトランジスタＱ，４を含む回路の電
源の他の一端（ここでは負又は基準電位）に接続する端
子を示している。第２図において、保護すべきトランジ
スタＱ，４を含む回路の出力端子に接続されている端子
ｆが、保護すべきトランジスタＱ，４を含む回路の電源
の負側に接続している端子ｇに接触すると、保護すべき
トランジスタＱ，４（点線で示す）に電流が流れはじめ
るが、このトランジスタＱ，４のベースーエミツタ間に
端子ｅ，ｆが接続されているため、トランジスタＱ，３
のベースーェミツタ間に瞬間的に大きなバイアス電圧が
加わり、保護すべきトランジスタＱ，４に流れる大電流
に比列した電流がトランジスタＱ，３に流れ、トランジ
スタＱ，２をドライブし、抵抗Ｒ，．ダイオードＤ，２
に電圧降下を生じさせ、トランジスタＱ，．のベースに
順バイアス電圧を与え、トランジスタＱ，．が導通し、
端子ｄにコレクタ電流が流れ、端子ｄに接続されている
保護すべきトランジスタのベースドライブ電流をしや断
、又はベースドライブ電流供給回路の動作を停止させ、
異常大電流がトランジスタＱ，４に流れないようにして
トランジスタＱ，４の破壊を防止する。尚、ダイオード
Ｄ，．は原理的には不要であるが、ここでは、トランジ
スタＱ，．のベースーエミツタ間電圧ＶＢＥの温度補償
のために加えたものである。次に、本発明の具体的実施
例の１つを第３図に示した。
ード、Ｑ，．，Ｑ，２，Ｑ，３はトランジスタ、Ｃは保
護すべきトランジスタＱ，４を含む回路の電源の一端（
ここでは正電圧側）に接続する端子、ｄは保護すべきト
ランジスタＱ，４に接続する端子、ｅは保護すべきトラ
ンジスタのベースに接続する端子「 ｆは保護すべきト
ランジスタＱ，４をを含む回路の出力端子に接続する端
子、ｇは保護すべきトランジスタＱ，４を含む回路の電
源の他の一端（ここでは負又は基準電位）に接続する端
子を示している。第２図において、保護すべきトランジ
スタＱ，４を含む回路の出力端子に接続されている端子
ｆが、保護すべきトランジスタＱ，４を含む回路の電源
の負側に接続している端子ｇに接触すると、保護すべき
トランジスタＱ，４（点線で示す）に電流が流れはじめ
るが、このトランジスタＱ，４のベースーエミツタ間に
端子ｅ，ｆが接続されているため、トランジスタＱ，３
のベースーェミツタ間に瞬間的に大きなバイアス電圧が
加わり、保護すべきトランジスタＱ，４に流れる大電流
に比列した電流がトランジスタＱ，３に流れ、トランジ
スタＱ，２をドライブし、抵抗Ｒ，．ダイオードＤ，２
に電圧降下を生じさせ、トランジスタＱ，．のベースに
順バイアス電圧を与え、トランジスタＱ，．が導通し、
端子ｄにコレクタ電流が流れ、端子ｄに接続されている
保護すべきトランジスタのベースドライブ電流をしや断
、又はベースドライブ電流供給回路の動作を停止させ、
異常大電流がトランジスタＱ，４に流れないようにして
トランジスタＱ，４の破壊を防止する。尚、ダイオード
Ｄ，．は原理的には不要であるが、ここでは、トランジ
スタＱ，．のベースーエミツタ間電圧ＶＢＥの温度補償
のために加えたものである。次に、本発明の具体的実施
例の１つを第３図に示した。
第３図においてＲ２，，Ｒ２２，Ｒ２３，Ｒ２４．Ｒ２
５，Ｒ２６．Ｒ２７，Ｒ滋は抵抗、Ｄ２，，０２２，Ｄ
２３，Ｄ２４はダイオード、Ｑ２，，Ｑ２，Ｑ２３，Ｑ
２４，Ｑ２５，Ｑ２６，Ｑ２７，Ｑ斑，Ｑ２９はトラン
ジスタ、Ｒいま負荷、Ｃ２，，Ｃ２２，Ｃ２３は電解コ
ンデンサ、ａ′は信号の入力端子、ｂ′は信号の出力端
子、日はトランジスタＱ２５のベース電位、ｌｏは電流
がｌｏなる定電流源、Ｖ戊，は電圧がＶ地の電源を示す
。第３図において出力段は一般に知られているＢ級シン
グルエンドプッシュプル構成である。今、この回路での
定常動作状態では例言えばａ′の入力端子に第４図に示
す正弦波入力信号１００を入れた時世力端子ｂ′‘こ第
４図の正弦波出力信号２００が出るが、学ぶ州こ側波形
はトランジス処が導適している時に、下側波形はトラン
ジスタＱ３。
５，Ｒ２６．Ｒ２７，Ｒ滋は抵抗、Ｄ２，，０２２，Ｄ
２３，Ｄ２４はダイオード、Ｑ２，，Ｑ２，Ｑ２３，Ｑ
２４，Ｑ２５，Ｑ２６，Ｑ２７，Ｑ斑，Ｑ２９はトラン
ジスタ、Ｒいま負荷、Ｃ２，，Ｃ２２，Ｃ２３は電解コ
ンデンサ、ａ′は信号の入力端子、ｂ′は信号の出力端
子、日はトランジスタＱ２５のベース電位、ｌｏは電流
がｌｏなる定電流源、Ｖ戊，は電圧がＶ地の電源を示す
。第３図において出力段は一般に知られているＢ級シン
グルエンドプッシュプル構成である。今、この回路での
定常動作状態では例言えばａ′の入力端子に第４図に示
す正弦波入力信号１００を入れた時世力端子ｂ′‘こ第
４図の正弦波出力信号２００が出るが、学ぶ州こ側波形
はトランジス処が導適している時に、下側波形はトラン
ジスタＱ３。
が導適している時に発生する。ここでトランジスタＱ凶
げ導適している時、トランジスタＱ２９のベースーェミ
ツタ間電圧ＶＢ８ｏ凶は大きくなり、同様にトランジス
タＱ斑のコレクタに、ベースーェミッタ間電圧Ｖ８８Ｑ
２８とすると以下の式に示す電流１，が流れる。Ｌ＝Ｖ
ＢＥ９２９‐ＶＢＢＱ２８ Ｒ凶 今、トランジスタＱ瀦のコレクタに１，なる電流が流れ
ると、ダイオードＤ２４とトランジスタＱ２４のミラー
回路により、トランジスタＱ２４の電流増幅率ｈＦ８が
充分大きいと考えると、トランジスタＱ２４のコレクタ
に１，なる電流が流れる。
げ導適している時、トランジスタＱ２９のベースーェミ
ツタ間電圧ＶＢ８ｏ凶は大きくなり、同様にトランジス
タＱ斑のコレクタに、ベースーェミッタ間電圧Ｖ８８Ｑ
２８とすると以下の式に示す電流１，が流れる。Ｌ＝Ｖ
ＢＥ９２９‐ＶＢＢＱ２８ Ｒ凶 今、トランジスタＱ瀦のコレクタに１，なる電流が流れ
ると、ダイオードＤ２４とトランジスタＱ２４のミラー
回路により、トランジスタＱ２４の電流増幅率ｈＦ８が
充分大きいと考えると、トランジスタＱ２４のコレクタ
に１，なる電流が流れる。
ダイオードＤ２６の電圧降下をＶｏ２５とすると、Ｈ点
に（１，Ｒ２７十Ｖ。２５）なる電圧降下が生じるが同
時に、前記で示したように出力端子ｂ′は上側波形を示
しているため、Ｈ点の電位を出力端子の電位（Ｖｄ）よ
り常に低くおさえておくように艮０ち１，Ｒ幻十Ｖｏ２
５＜Ｖｂ＋ＶＢ８ｏ２５となるように、抵抗Ｒ２７，Ｒ
２８を調整しておけば、トランジスタＱ２５のェミッタ
則ち、出力端子ｂ′とトランジスタＱ友のベース則ち、
Ｈ点の電位が常に逆バイアスになっているため、通常の
定常動作時にはこの保護回路は動作しない。
に（１，Ｒ２７十Ｖ。２５）なる電圧降下が生じるが同
時に、前記で示したように出力端子ｂ′は上側波形を示
しているため、Ｈ点の電位を出力端子の電位（Ｖｄ）よ
り常に低くおさえておくように艮０ち１，Ｒ幻十Ｖｏ２
５＜Ｖｂ＋ＶＢ８ｏ２５となるように、抵抗Ｒ２７，Ｒ
２８を調整しておけば、トランジスタＱ２５のェミッタ
則ち、出力端子ｂ′とトランジスタＱ友のベース則ち、
Ｈ点の電位が常に逆バイアスになっているため、通常の
定常動作時にはこの保護回路は動作しない。
今、ここで出力端子けが電源の負端子（一端子）に接触
するという異常状態になると、出力端子ｂ′‘ま最低電
位となり、上側ダーリントン接続のトランジスタＱ２６
，Ｑ２９は連続的にｌｏなる電流で、ドライブされ、ト
ランジスタＱ斑に大電流が流れ始めるが、同時に、トラ
ンジスタＱ２８のコレク夕にもこの大電流に比列した電
流１，が流れ、ダイオード○２４とトランジスタＱ２４
のミラー回路によりｈＦ８が十分大きいとトランジスタ
Ｑ２４のコレクタに電流１．が流れ抵抗Ｒ２７、ダイオ
ードＤ２５に電圧降下が生じ、トランジスタＱ２５のベ
ースーェミツタ間に順バイアス電圧が加わり、トランジ
スタＱ２５が動作し、コレクタ電流によりトランジスタ
Ｑ２６のベースドライブ電流を吸収して終段のトランジ
スタＱ２９のベースに注入するドライブ電流をしや断す
ることで、トランジスタＱ２９を動作しないようにして
異常大軍流によるトランジスタＱ２９の破壊を防止する
。
するという異常状態になると、出力端子ｂ′‘ま最低電
位となり、上側ダーリントン接続のトランジスタＱ２６
，Ｑ２９は連続的にｌｏなる電流で、ドライブされ、ト
ランジスタＱ斑に大電流が流れ始めるが、同時に、トラ
ンジスタＱ２８のコレク夕にもこの大電流に比列した電
流１，が流れ、ダイオード○２４とトランジスタＱ２４
のミラー回路によりｈＦ８が十分大きいとトランジスタ
Ｑ２４のコレクタに電流１．が流れ抵抗Ｒ２７、ダイオ
ードＤ２５に電圧降下が生じ、トランジスタＱ２５のベ
ースーェミツタ間に順バイアス電圧が加わり、トランジ
スタＱ２５が動作し、コレクタ電流によりトランジスタ
Ｑ２６のベースドライブ電流を吸収して終段のトランジ
スタＱ２９のベースに注入するドライブ電流をしや断す
ることで、トランジスタＱ２９を動作しないようにして
異常大軍流によるトランジスタＱ２９の破壊を防止する
。
即ち、トランジスタＱ２９の電流に依存してし、トラン
ジスタＱ２４に流れる電流１，で、１，Ｒ２７十ＶＢＢ
Ｄ２５＞Ｖｂ＋ＶＢ８ｏ２５となった時にトランジスタ
Ｑ２５が動作し、トランジスタＱ凶を保護する。このよ
うに、本発明による保護回路を接続すれば増幅回路の出
力端子の電源の一端に接触するという異常状態における
トランジスタの破壊を防止する保護回路を実現できる。
次に他の実施例の１つを第５図に示した。
ジスタＱ２４に流れる電流１，で、１，Ｒ２７十ＶＢＢ
Ｄ２５＞Ｖｂ＋ＶＢ８ｏ２５となった時にトランジスタ
Ｑ２５が動作し、トランジスタＱ凶を保護する。このよ
うに、本発明による保護回路を接続すれば増幅回路の出
力端子の電源の一端に接触するという異常状態における
トランジスタの破壊を防止する保護回路を実現できる。
次に他の実施例の１つを第５図に示した。
第５図においてＲ４，，Ｒ蛇，Ｒ釣，Ｒ４４，Ｒ４５，
Ｒ４６，Ｒ４７，Ｒ４８，Ｒ７９，Ｒ５ｏ，Ｒ５，，Ｒ
５２は抵抗、Ｄ虹，Ｄ４２，Ｄ４３，Ｄ必，Ｄ４５，Ｄ
４６はダイオード、Ｑ４，，Ｑ２，Ｑ４３，Ｑ仏，Ｑ５
，Ｑ６，Ｑ小Ｑ４８，Ｑ俄Ｑ５０，Ｑ，はトランジスタ
、ＲＬは負荷、Ｃ４，，Ｃ舷，Ｃ側 は電解コンデンサ
、ａ′は信号の入力端子、ｂ′は信号の出力端子、Ｖ地
は電圧がＶｃｃ，の電源を示す。第５図において、出力
段は一般に知られているＢ級シングルエンドプッシュプ
ル構成である。今、この回路での定常動作状態では、例
言えばａ′の入力端子に第４図に示す正弦波入力信号１
００を入れた時出力端子ｂ″に第４図の正弦波信号２０
０が出るが、Ｖｃｃ，／２をさかいに上側波形はトラン
ジスタＱ別が導適している時に、下側波形はトランジス
タＱ５，が導適している時に発生する。ここでトランジ
スタ公ｏのェミッタに流れる電流を１，とすると、トラ
ンジスタＱ勤のベースーェミッタ間電圧ＶＢ８ｏ弧及び
抵抗Ｒ５２での電圧降下１，Ｒ５２が大きくなり、同様
にトランジスタＱ４９のコレクタに、ベースーェミツタ
間電圧をＶＢＥＱ４９とすると以下の式に示す電流１２
が流れる。・２ニ（ＶＢ離別＋１１Ｒ５２）・ＶＢＥＱ
４９今、トランジスタＱ軸のコレクタに１２なる電流が
流れると、ダイオードＤ４６とトランジスタＱ４６のミ
ラー回路により、トランジスタＱ６のｈＰＥが充分大き
いと考えるとトランジスタＱ６のコレク夕に１２なる電
流が流れる。ダイオード○４７の電圧降下をＶ。塩とす
るとＨ′点に（１２Ｒ５ｏ＋ＶＤ４５）なる電圧降下が
生じるが、同時に前記で示したように出力端子ｂ′‘ま
、上側波形を示しているためＨ′点の電位を出力端子の
電位Ｖｂより常に低くおさえておくように即ち１２Ｒ５
ｏ＋Ｖｏ４５＜Ｖｂ＋Ｖ８８ｏ街となるように抵抗Ｒ５
ｏ，Ｒ５，，Ｒ髭を調整しておけばトランジスタＱ４５
のェミツタ即ち出力端子ｂ′と、トランジスタＱ４５の
ベース則ち、Ｈ′点の電位が常に逆バイアスになってい
るため、通常の定常動作時にはこの保護回路は動作しな
い。今、ここで出力端子けが電源の負端子（一端子）に
接触するという異常状態になると、出力端子けま、最低
電位となり、上側ダーリントン接続のトランジスタＱ４
７，Ｑ５ｏは、ダイオードＤ４，の函圧降下をＶ肌、ト
ランジスタＱ４３のベースーェミッタ間電圧をＶ８８Ｑ
錨とすると｛（叢葦手茸著１ＸＲ灯＋Ｖ山・）−Ｖ８則
舵｝／Ｒ甥＝１０なる電流で連続的にドライブされ、ト
ランジスタ処ｏに大電流が流れ始めるが同時に、トラン
ジスタＱ９のコレクタにもこの大電流に比列した電流１
３が流れ、ダイオードＤ４６とトランジスタＱ４６のミ
ラー回路により、トランジスタＱ４６のｈＦＥが充分大
きいと、コレクタに電流１３が流れ、抵抗Ｒ別ダイオー
ドＤ４５に電圧降下が生じ、トランジスタＱ４５のベー
スーェミッタ間に順バイアス電圧が加わりトランジスタ
Ｑ街が動作し、コレクタ電流により、抵抗Ｒ４９の電圧
虫降下を大きくし、トランジスタＱ傘を動作不能にし、
トランジスタＱ４７へのベースドライブ電流をしや断し
、終段のトランジスタＱ５ｏのベースドライブ電流をし
や断することで、トランジスタＱ籾を動作しないように
して、異常大電流によるトランジスタＱ５。
Ｒ４６，Ｒ４７，Ｒ４８，Ｒ７９，Ｒ５ｏ，Ｒ５，，Ｒ
５２は抵抗、Ｄ虹，Ｄ４２，Ｄ４３，Ｄ必，Ｄ４５，Ｄ
４６はダイオード、Ｑ４，，Ｑ２，Ｑ４３，Ｑ仏，Ｑ５
，Ｑ６，Ｑ小Ｑ４８，Ｑ俄Ｑ５０，Ｑ，はトランジスタ
、ＲＬは負荷、Ｃ４，，Ｃ舷，Ｃ側 は電解コンデンサ
、ａ′は信号の入力端子、ｂ′は信号の出力端子、Ｖ地
は電圧がＶｃｃ，の電源を示す。第５図において、出力
段は一般に知られているＢ級シングルエンドプッシュプ
ル構成である。今、この回路での定常動作状態では、例
言えばａ′の入力端子に第４図に示す正弦波入力信号１
００を入れた時出力端子ｂ″に第４図の正弦波信号２０
０が出るが、Ｖｃｃ，／２をさかいに上側波形はトラン
ジスタＱ別が導適している時に、下側波形はトランジス
タＱ５，が導適している時に発生する。ここでトランジ
スタ公ｏのェミッタに流れる電流を１，とすると、トラ
ンジスタＱ勤のベースーェミッタ間電圧ＶＢ８ｏ弧及び
抵抗Ｒ５２での電圧降下１，Ｒ５２が大きくなり、同様
にトランジスタＱ４９のコレクタに、ベースーェミツタ
間電圧をＶＢＥＱ４９とすると以下の式に示す電流１２
が流れる。・２ニ（ＶＢ離別＋１１Ｒ５２）・ＶＢＥＱ
４９今、トランジスタＱ軸のコレクタに１２なる電流が
流れると、ダイオードＤ４６とトランジスタＱ４６のミ
ラー回路により、トランジスタＱ６のｈＰＥが充分大き
いと考えるとトランジスタＱ６のコレク夕に１２なる電
流が流れる。ダイオード○４７の電圧降下をＶ。塩とす
るとＨ′点に（１２Ｒ５ｏ＋ＶＤ４５）なる電圧降下が
生じるが、同時に前記で示したように出力端子ｂ′‘ま
、上側波形を示しているためＨ′点の電位を出力端子の
電位Ｖｂより常に低くおさえておくように即ち１２Ｒ５
ｏ＋Ｖｏ４５＜Ｖｂ＋Ｖ８８ｏ街となるように抵抗Ｒ５
ｏ，Ｒ５，，Ｒ髭を調整しておけばトランジスタＱ４５
のェミツタ即ち出力端子ｂ′と、トランジスタＱ４５の
ベース則ち、Ｈ′点の電位が常に逆バイアスになってい
るため、通常の定常動作時にはこの保護回路は動作しな
い。今、ここで出力端子けが電源の負端子（一端子）に
接触するという異常状態になると、出力端子けま、最低
電位となり、上側ダーリントン接続のトランジスタＱ４
７，Ｑ５ｏは、ダイオードＤ４，の函圧降下をＶ肌、ト
ランジスタＱ４３のベースーェミッタ間電圧をＶ８８Ｑ
錨とすると｛（叢葦手茸著１ＸＲ灯＋Ｖ山・）−Ｖ８則
舵｝／Ｒ甥＝１０なる電流で連続的にドライブされ、ト
ランジスタ処ｏに大電流が流れ始めるが同時に、トラン
ジスタＱ９のコレクタにもこの大電流に比列した電流１
３が流れ、ダイオードＤ４６とトランジスタＱ４６のミ
ラー回路により、トランジスタＱ４６のｈＦＥが充分大
きいと、コレクタに電流１３が流れ、抵抗Ｒ別ダイオー
ドＤ４５に電圧降下が生じ、トランジスタＱ４５のベー
スーェミッタ間に順バイアス電圧が加わりトランジスタ
Ｑ街が動作し、コレクタ電流により、抵抗Ｒ４９の電圧
虫降下を大きくし、トランジスタＱ傘を動作不能にし、
トランジスタＱ４７へのベースドライブ電流をしや断し
、終段のトランジスタＱ５ｏのベースドライブ電流をし
や断することで、トランジスタＱ籾を動作しないように
して、異常大電流によるトランジスタＱ５。
の破壊を防止する。即ちトランジスタＱｏの電流に依存
してトランジスタＱ６に流れる電流１２で１２Ｒ副十Ｖ
ｏ５４＞Ｖｂ十ＶＢＥｏ４５となった時にトランジスタ
Ｑ歯が動作し、トランジスタ法ｏを保護する。以上、本
発明による保護回路を接続すれば増幅回路の出力端子の
電源の一端に接触するという異常状態におけるトランジ
スタの破壊を防止する保護回路を実現できる。
してトランジスタＱ６に流れる電流１２で１２Ｒ副十Ｖ
ｏ５４＞Ｖｂ十ＶＢＥｏ４５となった時にトランジスタ
Ｑ歯が動作し、トランジスタ法ｏを保護する。以上、本
発明による保護回路を接続すれば増幅回路の出力端子の
電源の一端に接触するという異常状態におけるトランジ
スタの破壊を防止する保護回路を実現できる。
図面の簡単な説明第１図は保護回路が付属してない従来
回路図、第２図は本発明の原理を示した回路図、第３図
は本発明の具体的実施例の一つを示した回路図、第４図
は第３図及び第５図の回路の動作を示した波形図、第５
図は本発明の具体的実施例の他の一つを示した回路図で
ある。
回路図、第２図は本発明の原理を示した回路図、第３図
は本発明の具体的実施例の一つを示した回路図、第４図
は第３図及び第５図の回路の動作を示した波形図、第５
図は本発明の具体的実施例の他の一つを示した回路図で
ある。
Ｑ，……Ｑ５，はトランジスタ、Ｄ．……Ｄ簿はダイオ
ード、Ｒ，……Ｒ５２は抵抗、Ｃ，……Ｃ４３は電解コ
ンデンサ、Ｒ．は負荷、ｌｏは定電流源、Ｖｃｃ，はバ
イアス電源。
ード、Ｒ，……Ｒ５２は抵抗、Ｃ，……Ｃ４３は電解コ
ンデンサ、Ｒ．は負荷、ｌｏは定電流源、Ｖｃｃ，はバ
イアス電源。
第１図
第２図
第３図
第４図
第５図
Claims (1)
- １ 第１および第２の電位供給端子と、信号出力端子と
、入力信号が供給されるベース、前記信号出力端子に直
流接続されたエミツタおよび前記第１の電位供給端子に
直流接続されたコレクタを有する第１のトランジスタと
、この第１のトランジスタに流れる電流に応じた電流を
出力端に発生する第１の手段と、この第１の手段の出力
端と前記第２の電位供給端子との間に結合され前記電流
に応じた電圧を前記第２の電位供給端子の電位を基準と
して発生する第２の手段と、この第２の手段によつて発
生された電圧を受けるベースおよび前記信号出力端子に
直流接続されたエミツタを有し導通状態となつたときの
コレクタ出力により前記第１のトランジスタのベース電
流を制限する第２のトランジスタとを含むことを特徴と
するトランジスタ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52148371A JPS6038047B2 (ja) | 1977-12-09 | 1977-12-09 | トランジスタ回路 |
| PCT/JP1978/000046 WO1979000362A1 (en) | 1977-12-09 | 1978-12-08 | Semiconductor power amplifier circuit |
| US06/154,392 US4330757A (en) | 1977-12-09 | 1978-12-08 | Semiconductor power amplification circuit |
| DE2857233A DE2857233C1 (de) | 1977-12-09 | 1978-12-08 | Halbleiter-Leistungsverstaerkerschaltung |
| GB7927013A GB2036490B (en) | 1977-12-09 | 1978-12-08 | Semiconductor power amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52148371A JPS6038047B2 (ja) | 1977-12-09 | 1977-12-09 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5480655A JPS5480655A (en) | 1979-06-27 |
| JPS6038047B2 true JPS6038047B2 (ja) | 1985-08-29 |
Family
ID=15451255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52148371A Expired JPS6038047B2 (ja) | 1977-12-09 | 1977-12-09 | トランジスタ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4330757A (ja) |
| JP (1) | JPS6038047B2 (ja) |
| DE (1) | DE2857233C1 (ja) |
| GB (1) | GB2036490B (ja) |
| WO (1) | WO1979000362A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5637713A (en) * | 1979-09-05 | 1981-04-11 | Nec Corp | Electric power amplifying circuit |
| JPS5765909A (en) * | 1980-10-13 | 1982-04-21 | Fujitsu Ltd | Line driver circuit having overcurrent protecting function |
| JPS57142009A (en) * | 1981-02-27 | 1982-09-02 | Nec Corp | Protection circuit |
| US4709171A (en) * | 1982-05-27 | 1987-11-24 | Motorola, Inc. | Current limiter and method for limiting current |
| JPS5992606A (ja) * | 1982-11-19 | 1984-05-28 | Nec Ic Microcomput Syst Ltd | トランジスタ増幅器の保護回路 |
| NL8302902A (nl) * | 1983-08-18 | 1985-03-18 | Philips Nv | Transistorbeveiligingsschakeling. |
| JP2790496B2 (ja) * | 1989-11-10 | 1998-08-27 | 富士通株式会社 | 増幅回路 |
| US5343141A (en) * | 1992-06-09 | 1994-08-30 | Cherry Semiconductor Corporation | Transistor overcurrent protection circuit |
| US5428287A (en) * | 1992-06-16 | 1995-06-27 | Cherry Semiconductor Corporation | Thermally matched current limit circuit |
| DE10038373C2 (de) * | 2000-08-07 | 2002-09-05 | Infineon Technologies Ag | Breitband-Treiberschaltung |
| DE10128772B4 (de) * | 2001-06-13 | 2009-10-15 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Einschaltstrombegrenzung in Gegentaktverstärkerendstufen |
| CN117039827B (zh) * | 2023-09-27 | 2024-01-23 | 深圳市博亿精科科技有限公司 | 具有保护功能的pnp输出电路及传感器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3536958A (en) * | 1967-12-05 | 1970-10-27 | Rca Corp | Amplifier protection circuit |
| JPS5443345B1 (ja) * | 1969-08-28 | 1979-12-19 | ||
| JPS5027344B1 (ja) * | 1970-03-26 | 1975-09-06 | ||
| US3845405A (en) * | 1973-05-24 | 1974-10-29 | Rca Corp | Composite transistor device with over current protection |
| JPS5032937U (ja) * | 1973-07-23 | 1975-04-10 | ||
| GB1518961A (en) * | 1975-02-24 | 1978-07-26 | Rca Corp | Amplifier circuits |
| US4021701A (en) * | 1975-12-08 | 1977-05-03 | Motorola, Inc. | Transistor protection circuit |
-
1977
- 1977-12-09 JP JP52148371A patent/JPS6038047B2/ja not_active Expired
-
1978
- 1978-12-08 WO PCT/JP1978/000046 patent/WO1979000362A1/ja unknown
- 1978-12-08 US US06/154,392 patent/US4330757A/en not_active Expired - Lifetime
- 1978-12-08 DE DE2857233A patent/DE2857233C1/de not_active Expired
- 1978-12-08 GB GB7927013A patent/GB2036490B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| WO1979000362A1 (en) | 1979-06-28 |
| JPS5480655A (en) | 1979-06-27 |
| GB2036490B (en) | 1982-08-18 |
| DE2857233C1 (de) | 1984-01-19 |
| US4330757A (en) | 1982-05-18 |
| GB2036490A (en) | 1980-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6038047B2 (ja) | トランジスタ回路 | |
| JPH0546571B2 (ja) | ||
| US4158179A (en) | Amplifier circuit | |
| JP2860058B2 (ja) | 安定化電源回路 | |
| JP3081141B2 (ja) | レーザーモジュール温度制御回路 | |
| KR970055268A (ko) | 오디오신호 증폭회로 | |
| US3764929A (en) | Push-pull darlington amplifier with turn-off compensation | |
| JPS5938762B2 (ja) | Ｏｔｌ回路の保護回路 | |
| JPS622693B2 (ja) | ||
| JPH01220915A (ja) | トランジスタの出力短絡保護回路 | |
| KR910000689Y1 (ko) | 앰프의 온도 보상 바이어스 회로 | |
| JPH07297957A (ja) | 電話回線インタフェース回路 | |
| JPS58225676A (ja) | 半導体レ−ザの出力安定化回路 | |
| JPS6247367B2 (ja) | ||
| JPH0513047Y2 (ja) | ||
| JP2574124Y2 (ja) | ブリッジ形インバータ | |
| JPS6247181A (ja) | 半導体レ−ザ駆動回路 | |
| JPH0150925B2 (ja) | ||
| JPS6213129Y2 (ja) | ||
| JPS6214725Y2 (ja) | ||
| JPH0445300Y2 (ja) | ||
| KR890003889Y1 (ko) | 모우터 구동전압 제어회로 | |
| KR900005302B1 (ko) | 동작점 바이어스 유지회로 | |
| JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
| JPH0670453A (ja) | 過電流防止回路 |