JPH0744397B2 - プツシユプル増幅器 - Google Patents
プツシユプル増幅器Info
- Publication number
- JPH0744397B2 JPH0744397B2 JP61069022A JP6902286A JPH0744397B2 JP H0744397 B2 JPH0744397 B2 JP H0744397B2 JP 61069022 A JP61069022 A JP 61069022A JP 6902286 A JP6902286 A JP 6902286A JP H0744397 B2 JPH0744397 B2 JP H0744397B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- output
- output terminal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、オーディオアンプ等に用いるプッシュプル
増幅器に関するものである。
増幅器に関するものである。
従来の技術 第２図は従来のプッシュプル増幅器を示す図で、１は初
段を含む出力段以前の増幅回路ブロック、２は出力端
子、3,4は出力トランジスタ、5,6はそれぞれ出力トラン
ジスタ3,4を駆動するトランジスタ、７は電源端子であ
る。
段を含む出力段以前の増幅回路ブロック、２は出力端
子、3,4は出力トランジスタ、5,6はそれぞれ出力トラン
ジスタ3,4を駆動するトランジスタ、７は電源端子であ
る。
上記構成において、増幅回路ブロック１で増幅された入
力信号の正負の半サイクルごとに駆動トランジスタ５、
出力トランジスタ３及び駆動トランジスタ６、出力トラ
ンジスタ４が交互にオンオフし、上記入力信号をプッシ
ュプル増幅して出力端子２に出力することは周知の通り
である。
力信号の正負の半サイクルごとに駆動トランジスタ５、
出力トランジスタ３及び駆動トランジスタ６、出力トラ
ンジスタ４が交互にオンオフし、上記入力信号をプッシ
ュプル増幅して出力端子２に出力することは周知の通り
である。
発明が解決しようとする問題点 以上の構成からなるプッシュプル増幅器においては、誤
って出力端子２を接地した時（以降はこの状態を地絡と
書く）には、出力トランジスタ３のコレクタ−エミッタ
間の電位差（以降はトランジスタのコレクタ−エミッタ
間の電位差をＶCEと書く）は、電源電圧と同じ大きさと
なり、しかも大電流がトランジスタ３を通過するので、
トランジスタ３で消費される損失電力が大きくなり、ト
ランジスタ３が破壊されやすい。
って出力端子２を接地した時（以降はこの状態を地絡と
書く）には、出力トランジスタ３のコレクタ−エミッタ
間の電位差（以降はトランジスタのコレクタ−エミッタ
間の電位差をＶCEと書く）は、電源電圧と同じ大きさと
なり、しかも大電流がトランジスタ３を通過するので、
トランジスタ３で消費される損失電力が大きくなり、ト
ランジスタ３が破壊されやすい。
また、誤って出力端子２を電源端子７に短絡した時（以
降はこの状態を天絡と書く）には、出力トランジスタ４
のＶCEは、電源電圧と同じ大きさとなり、しかも大電流
がトランジスタ４を通過するので、トランジスタ４で消
費される損失電力が大きくなり、トランジスタ４が破壊
されやすいという不都合があった。
降はこの状態を天絡と書く）には、出力トランジスタ４
のＶCEは、電源電圧と同じ大きさとなり、しかも大電流
がトランジスタ４を通過するので、トランジスタ４で消
費される損失電力が大きくなり、トランジスタ４が破壊
されやすいという不都合があった。
この発明は、上記不都合を排除すべくなされたものであ
り、地絡、天絡時には、出力トランジスタを破壊し難く
した新規な構成を有するプッシュプル増幅器を提供する
ことを目的とするものである。
り、地絡、天絡時には、出力トランジスタを破壊し難く
した新規な構成を有するプッシュプル増幅器を提供する
ことを目的とするものである。
問題点を解決するための手段 この問題点を解決するために本発明は、出力端子にエミ
ッタを接続した第１のNPNトランジスタと、同トランジ
スタのベースにエミッタを接続し増幅回路の出力にベー
スを接続すると共に、第１のスイッチ手段を介して高電
位側の電源端子にコレクタを接続する第２のNPNトラン
ジスタと、前記出力端子にエミッタを接続した第１のPN
Pトランジスタと、同トランジスタのベースにエミッタ
を接続し前記増幅回路の出力にベースを接続すると共
に、第２のスイッチ手段を介して低電位側の電源端子に
コレクタを接続する第２のPNPトランジスタと、静止状
態の前記出力端子の電位より低い第１の所定電位と前記
出力端子の電位を比較する第１の比較器と、静止状態の
前記出力端子の電位より高い第２の所定電位と前記出力
端子の電位を比較する第２の比較器とを備え、前記出力
端子の電位が前記第１の所定電位より下がった時には、
前記第１の比較器の動作によって前記第１のスイッチ手
段を遮断し、前記出力端子の電位が前記第２の所定電位
より上がった時には、前記第２の比較器の動作によって
前記第２のスイッチ手段を遮断することを特徴とするプ
ッシュプル増幅器である。
ッタを接続した第１のNPNトランジスタと、同トランジ
スタのベースにエミッタを接続し増幅回路の出力にベー
スを接続すると共に、第１のスイッチ手段を介して高電
位側の電源端子にコレクタを接続する第２のNPNトラン
ジスタと、前記出力端子にエミッタを接続した第１のPN
Pトランジスタと、同トランジスタのベースにエミッタ
を接続し前記増幅回路の出力にベースを接続すると共
に、第２のスイッチ手段を介して低電位側の電源端子に
コレクタを接続する第２のPNPトランジスタと、静止状
態の前記出力端子の電位より低い第１の所定電位と前記
出力端子の電位を比較する第１の比較器と、静止状態の
前記出力端子の電位より高い第２の所定電位と前記出力
端子の電位を比較する第２の比較器とを備え、前記出力
端子の電位が前記第１の所定電位より下がった時には、
前記第１の比較器の動作によって前記第１のスイッチ手
段を遮断し、前記出力端子の電位が前記第２の所定電位
より上がった時には、前記第２の比較器の動作によって
前記第２のスイッチ手段を遮断することを特徴とするプ
ッシュプル増幅器である。
作用 この構成により、出力端子が地絡状態になった場合も、
天絡状態になった場合も、その出力状態を検出して第１
又は第２のスイッチ手段の遮断することにより、第２の
トランジスタの電流増幅率を低下させて、出力用トラン
ジスタの出力電流を低減し、出力トランジスタが破壊し
難いプッシュプル増幅器が実現できる。
天絡状態になった場合も、その出力状態を検出して第１
又は第２のスイッチ手段の遮断することにより、第２の
トランジスタの電流増幅率を低下させて、出力用トラン
ジスタの出力電流を低減し、出力トランジスタが破壊し
難いプッシュプル増幅器が実現できる。
実 施 例 第１図は本発明に係るプッシュプル増幅器の一実施例を
示すものであり、図中１は初段を含む出力段以前の増幅
回路ブロック、２は出力端子、3,4は出力トランジス
タ、5,6はそれぞれ出力トランジスタ3,4を駆動するトラ
ンジスタ、７は電源端子、8,11は比較器である。比較器
８は電圧源９の電位と出力端子２の電位とを比較し、ス
イッチ10のオンオフをコントロールする。比較器11は電
圧源12の電位と出力端子２の電位とを比較し、スイッチ
13のオンオフをコントロールする。
示すものであり、図中１は初段を含む出力段以前の増幅
回路ブロック、２は出力端子、3,4は出力トランジス
タ、5,6はそれぞれ出力トランジスタ3,4を駆動するトラ
ンジスタ、７は電源端子、8,11は比較器である。比較器
８は電圧源９の電位と出力端子２の電位とを比較し、ス
イッチ10のオンオフをコントロールする。比較器11は電
圧源12の電位と出力端子２の電位とを比較し、スイッチ
13のオンオフをコントロールする。
電圧源９の電位は、出力端子２の静止状態での電位より
低い第１の所定電圧に設定し、電圧源11の電位は、出力
端子２の静止状態での電位より高い第２の所定電圧に設
定する。
低い第１の所定電圧に設定し、電圧源11の電位は、出力
端子２の静止状態での電位より高い第２の所定電圧に設
定する。
比較器８は、電圧源９と出力端子２との電位を比較し
て、出力端子２の電位が電圧源９の電位よりも高ければ
スイッチ10をオンし、出力端子２の電位が電圧源９の電
位よりも低ければスイッチ手段10をオフさせる。
て、出力端子２の電位が電圧源９の電位よりも高ければ
スイッチ10をオンし、出力端子２の電位が電圧源９の電
位よりも低ければスイッチ手段10をオフさせる。
比較器11は、電圧源12と出力端子２との電位を比較し
て、出力端子２の電位が電圧源12よりも高ければスイッ
チ13をオフし、出力端子２の電位が電圧源12の電位より
も低ければスイッチ13をオンさせる。
て、出力端子２の電位が電圧源12よりも高ければスイッ
チ13をオフし、出力端子２の電位が電圧源12の電位より
も低ければスイッチ13をオンさせる。
以上のように構成された第１のプッシュプル増幅器にお
いて、出力端子２を誤って地絡させた時を考えてみる
と、出力端子２の電位が電圧源９の設定電圧（以降この
設定電圧をV9と書く）より低くなると、比較器８の作用
によりスイッチ10がオフ状態となり、トランジスタ５の
コレクタ電流は遮断される。すると、第２のPNPトラン
ジスタ５は飽和状態になり、増幅器１から供給されるベ
ース電流を電流増幅せずに、トランジスタ５のベース電
流をそのまま第１のNPNトランジスタ３のベースに伝達
することになる。従って、第１のNPNトランジスタ３の
ベース電流が不足して、出力電流が低減され、出力用ト
ランジスタ３の破壊を防止する。ただし、出力電圧の下
限値がV9となるが、所望する出力ダイナミックレンジに
合わせて、V9の値を任意に設定すればよい。第１図に示
す実施例は、出力端子２が地絡した時には、出力電流を
制限して、出力用トランジスタ３の発熱を抑えて、出力
用トランジスタ３の破壊を防止することができる。出力
電流の大きい過負荷状態で動作する時でも、電源電圧を
ＶCCとすると、出力用トランジスタ３の最大コレクタ・
エミッタ間電圧ＶCEは、ＶCE＝ＶCC−V9となり、保護回
路を用いない第２図の従来例に比べて、はるかにトラン
ジスタ３は破壊し難い。
いて、出力端子２を誤って地絡させた時を考えてみる
と、出力端子２の電位が電圧源９の設定電圧（以降この
設定電圧をV9と書く）より低くなると、比較器８の作用
によりスイッチ10がオフ状態となり、トランジスタ５の
コレクタ電流は遮断される。すると、第２のPNPトラン
ジスタ５は飽和状態になり、増幅器１から供給されるベ
ース電流を電流増幅せずに、トランジスタ５のベース電
流をそのまま第１のNPNトランジスタ３のベースに伝達
することになる。従って、第１のNPNトランジスタ３の
ベース電流が不足して、出力電流が低減され、出力用ト
ランジスタ３の破壊を防止する。ただし、出力電圧の下
限値がV9となるが、所望する出力ダイナミックレンジに
合わせて、V9の値を任意に設定すればよい。第１図に示
す実施例は、出力端子２が地絡した時には、出力電流を
制限して、出力用トランジスタ３の発熱を抑えて、出力
用トランジスタ３の破壊を防止することができる。出力
電流の大きい過負荷状態で動作する時でも、電源電圧を
ＶCCとすると、出力用トランジスタ３の最大コレクタ・
エミッタ間電圧ＶCEは、ＶCE＝ＶCC−V9となり、保護回
路を用いない第２図の従来例に比べて、はるかにトラン
ジスタ３は破壊し難い。
一方、天絡時を考えてみると、地絡時と同様に考えら
れ、出力端子２の電位が第２の所定電位V12より上がる
と、第２の比較器11の動作によって第２のスイッチ手段
13を遮断する。すると、第２のPNPトランジスタ６は、
飽和状態になり、増幅器１から供給されるベース電流を
電流増幅せずに、そのまま第１のPNPトランジスタ４の
ベースに伝達することになる。従って、第１のPNPトラ
ンジスタのベース電流が不足して、出力電流が低減さ
れ、第１のPNP（出力用）トランジスタ４の発熱が小さ
くなり、トランジスタ４が破壊し難くなる。
れ、出力端子２の電位が第２の所定電位V12より上がる
と、第２の比較器11の動作によって第２のスイッチ手段
13を遮断する。すると、第２のPNPトランジスタ６は、
飽和状態になり、増幅器１から供給されるベース電流を
電流増幅せずに、そのまま第１のPNPトランジスタ４の
ベースに伝達することになる。従って、第１のPNPトラ
ンジスタのベース電流が不足して、出力電流が低減さ
れ、第１のPNP（出力用）トランジスタ４の発熱が小さ
くなり、トランジスタ４が破壊し難くなる。
以上で説明したように、本発明によれば、地絡状態では
出力トランジスタ３がオフ状態となり、天絡状態では出
力トランジスタ４がオフ状態となり、ともに大電流は流
れない。したがって出力トランジスタ3,4の破壊が確実
に防止できる。
出力トランジスタ３がオフ状態となり、天絡状態では出
力トランジスタ４がオフ状態となり、ともに大電流は流
れない。したがって出力トランジスタ3,4の破壊が確実
に防止できる。
なお、本発明は地絡または天絡のいずれか一方のみに適
用してもよい。
用してもよい。
発明の効果 以上のように本発明によれば、地絡状態においても、天
絡状態においても、出力段を構成する出力トランジスタ
には大電流が流れず、地絡または天絡時に出力トランジ
スタの破壊し難いプッシュプル増幅器の実現が可能とな
るので、その利用価値は大きい。
絡状態においても、出力段を構成する出力トランジスタ
には大電流が流れず、地絡または天絡時に出力トランジ
スタの破壊し難いプッシュプル増幅器の実現が可能とな
るので、その利用価値は大きい。
第１図は本発明の一実施例に係るプッシュプル増幅器の
回路図、第２図は従来のプッシュプル増幅器の回路図で
ある。 １……初段を含む出力段以前の増幅回路ブロック、２…
…出力端子、3,4……出力段を構成する第１のトランジ
スタ、5,6……第２のトランジスタ、７……電源端子、
8,11……比較器、9,12……電圧源、10,13……スイッ
チ。
回路図、第２図は従来のプッシュプル増幅器の回路図で
ある。 １……初段を含む出力段以前の増幅回路ブロック、２…
…出力端子、3,4……出力段を構成する第１のトランジ
スタ、5,6……第２のトランジスタ、７……電源端子、
8,11……比較器、9,12……電圧源、10,13……スイッ
チ。
Claims (1)
- 【請求項１】出力端子にエミッタを接続した第１のNPN
トランジスタと、同トランジスタのベースにエミッタを
接続し増幅回路の出力にベースを接続すると共に、第１
のスイッチ手段を介して高電位側の電源端子にコレクタ
を接続する第２のNPNトランジスタと、前記出力端子に
エミッタを接続した第１のPNPトランジスタと、同トラ
ンジスタのベースにエミッタを接続し前記増幅回路の出
力にベースを接続すると共に、第２のスイッチ手段を介
して低電位側の電源端子にコレクタを接続する第２のPN
Pトランジスタと、静止状態の前記出力端子の電位より
低い第１の所定電位と前記出力端子の電位を比較する第
１の比較器と、静止状態の前記出力端子の電位より高い
第２の所定電位と前記出力端子の電位を比較する第２の
比較器とを備え、 前記出力端子の電位が前記第１の所定電位より下がった
時には、前記第１の比較器の動作によって前記第１のス
イッチ手段を遮断し、前記出力端子の電位が前記第２の
所定電位より上がった時には、前記第２の比較器の動作
によって前記第２のスイッチ手段を遮断することを特徴
とするプッシュプル増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069022A JPH0744397B2 (ja) | 1986-03-27 | 1986-03-27 | プツシユプル増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069022A JPH0744397B2 (ja) | 1986-03-27 | 1986-03-27 | プツシユプル増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62225013A JPS62225013A (ja) | 1987-10-03 |
| JPH0744397B2 true JPH0744397B2 (ja) | 1995-05-15 |
Family
ID=13390539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61069022A Expired - Fee Related JPH0744397B2 (ja) | 1986-03-27 | 1986-03-27 | プツシユプル増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744397B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1146120A (ja) * | 1997-07-25 | 1999-02-16 | Mitsubishi Electric Corp | 差動増幅回路 |
| JP2007235526A (ja) * | 2006-03-01 | 2007-09-13 | Matsushita Electric Ind Co Ltd | パルス変調型電力増幅器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8302902A (nl) * | 1983-08-18 | 1985-03-18 | Philips Nv | Transistorbeveiligingsschakeling. |
-
1986
- 1986-03-27 JP JP61069022A patent/JPH0744397B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62225013A (ja) | 1987-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4077013A (en) | Audio power amplifier with automatic bias control | |
| US3976955A (en) | Protective circuit for pulse width modulated signal amplifier | |
| US3889202A (en) | Muting circuit | |
| GB1483389A (en) | Power amplifier capable of operating class a and class ab | |
| KR900007923B1 (ko) | 음성출력증폭기 | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| KR900008757B1 (ko) | Btl 전력증폭회로 | |
| JPH0744397B2 (ja) | プツシユプル増幅器 | |
| US4379997A (en) | Power amplifier | |
| US4467226A (en) | Darlington complementary circuit for preventing zero crossover distortion | |
| US4274018A (en) | Saturation limited bias circuit for complementary transistors | |
| JPS5938762B2 (ja) | Ｏｔｌ回路の保護回路 | |
| US4532482A (en) | Circuit for preventing malfunction of muting amplifier | |
| JPH0145150Y2 (ja) | ||
| JPS6324652Y2 (ja) | ||
| JPS6352482B2 (ja) | ||
| JPS6348970Y2 (ja) | ||
| JPS62296608A (ja) | プツシユプル増幅器 | |
| JPH0513046Y2 (ja) | ||
| JPH071857Y2 (ja) | 出力トランジスタの保護回路 | |
| JPH0453061Y2 (ja) | ||
| JPH0744398B2 (ja) | プツシユプル増幅器 | |
| US4717887A (en) | Differential amplifier stage having circuit elements for setting the gain to zero | |
| JPS6119536Y2 (ja) | ||
| JPS6348971Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |