JPH0744398B2 - プツシユプル増幅器 - Google Patents
プツシユプル増幅器Info
- Publication number
- JPH0744398B2 JPH0744398B2 JP61069023A JP6902386A JPH0744398B2 JP H0744398 B2 JPH0744398 B2 JP H0744398B2 JP 61069023 A JP61069023 A JP 61069023A JP 6902386 A JP6902386 A JP 6902386A JP H0744398 B2 JPH0744398 B2 JP H0744398B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- resistor
- output terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、オーディオアンプ等に用いるプッシュプル
増幅器に関するものである。
増幅器に関するものである。
従来の技術 第２図は従来のプッシュプル増幅器を示す図で、１は電
源端子、２は入力端子、３は入力段を含む出力段以前の
増幅回路ブロック、４は出力端子、５はカップリングコ
ンデンサ、６は負荷抵抗器、7,8は出力トランジスタ、
9,10はそれぞれ出力トランジスタを駆動するトランジス
タである。
源端子、２は入力端子、３は入力段を含む出力段以前の
増幅回路ブロック、４は出力端子、５はカップリングコ
ンデンサ、６は負荷抵抗器、7,8は出力トランジスタ、
9,10はそれぞれ出力トランジスタを駆動するトランジス
タである。
発明が解決しようとする問題点 以上の構成からなるプッシュプル増幅器においては、誤
って負荷抵抗器６の両端を短絡（以降はこの状態を負荷
短絡と書く）した場合、入力信号に対応して、それぞれ
の出力トランジスタ7,8には大電流が流れるので、負荷
短絡時に出力トランジスタ7,8が破壊されやすいという
不都合があった。
って負荷抵抗器６の両端を短絡（以降はこの状態を負荷
短絡と書く）した場合、入力信号に対応して、それぞれ
の出力トランジスタ7,8には大電流が流れるので、負荷
短絡時に出力トランジスタ7,8が破壊されやすいという
不都合があった。
この発明は、上記の不都合を排除すべくなされたもので
あり、負荷短絡時にも出力トランジスタを破壊し難くし
た新規な構成を有するプッシュプル増幅器を提供するこ
とを目的とするものである。
あり、負荷短絡時にも出力トランジスタを破壊し難くし
た新規な構成を有するプッシュプル増幅器を提供するこ
とを目的とするものである。
問題点を解決するための手段 この問題点を解決するために本発明は、出力段以前の増
幅回路ブロックと、前記増幅回路ブロックの出力端にベ
ースを接続した一導電型の第１のトランジスタと、前記
第１のトランジスタのエミッタに第１の抵抗器を介して
ベースを接続し、エミッタを出力端子に接続した一導電
型の第２のトランジスタと、前記第１のトランジスタの
エミッタと前記出力端子間に直列接続された第2,第3,第
４の抵抗器と、前記第１のトランジスタのベースにコレ
クタを接続し、エミッタを前記出力端子に接続し、前記
第2,第３の抵抗器の接続点にベースを接続した一導電型
の第３のトランジスタと、前記第3,第４の抵抗器の接続
点にエミッタを接続し、コレクタを前記出力端子に接続
した第４のトランジスタと、電源端子と接地点との間に
接続された第5,第６の抵抗器と、前記第４のトランジス
タのベースと前記第5,第６の抵抗器の接続点の間に接続
された第７の抵抗器と複数ダイオードとの直列回路とを
備えたプッシュプル増幅器である。
幅回路ブロックと、前記増幅回路ブロックの出力端にベ
ースを接続した一導電型の第１のトランジスタと、前記
第１のトランジスタのエミッタに第１の抵抗器を介して
ベースを接続し、エミッタを出力端子に接続した一導電
型の第２のトランジスタと、前記第１のトランジスタの
エミッタと前記出力端子間に直列接続された第2,第3,第
４の抵抗器と、前記第１のトランジスタのベースにコレ
クタを接続し、エミッタを前記出力端子に接続し、前記
第2,第３の抵抗器の接続点にベースを接続した一導電型
の第３のトランジスタと、前記第3,第４の抵抗器の接続
点にエミッタを接続し、コレクタを前記出力端子に接続
した第４のトランジスタと、電源端子と接地点との間に
接続された第5,第６の抵抗器と、前記第４のトランジス
タのベースと前記第5,第６の抵抗器の接続点の間に接続
された第７の抵抗器と複数ダイオードとの直列回路とを
備えたプッシュプル増幅器である。
作用 この構成により、負荷短絡時に出力トランジスタに流れ
るエミッタ電流の最大値を小さくすることができ、出力
トランジスタが破壊し難いプッシュプル増幅器が実現で
きる。
るエミッタ電流の最大値を小さくすることができ、出力
トランジスタが破壊し難いプッシュプル増幅器が実現で
きる。
実 施 例 第１図は、本発明にかかるプッシュプル増幅器の一実施
例を示すものであり、図中１は電源端子２は入力端子、
３は入力段を含む出力段以前の増幅回路ブロック、４は
出力端子、５はカップリングコンデンサ、６は負荷抵抗
器、7,8は出力トランジスタ、9,10はそれぞれ出力トラ
ンジスタ7,8を駆動するトランジスタ、11,12は出力トラ
ンジスタ7,8のベース電流検出用の抵抗器、13,14,15,1
6,17,18はそれぞれトランジスタ9,10のエミッタと出力
端子４間に直列に接続された抵抗器、19はベースが抵抗
器13と14の接続点に、エミッタが出力端子に、コレクタ
がトランジスタ９のベースに、それぞれ接続されたトラ
ンジスタ、20はベースが抵抗器17と18の接続点に、エミ
ッタが出力端子４に、コレクタがトランジスタ10のベー
スに、それぞれ接続されたトランジスタ、21,22は電源
端子１と接地間に直列に接続された抵抗器であり、抵抗
器21と22の抵抗値は等しく、抵抗器21と22の接続点は電
源電圧の半分の電位、すなわち出力端子４の静止状態で
の電位に等しい。23はエミッタが抵抗器14と15の接続点
に接続され、コレクタが出力端子４に接続されたトラン
ジスタ、24は抵抗器、25,26はダイオードであり、これ
らの抵抗器24及びダイオード25,26は、トランジスタ23
のベースと抵抗器21と22の接続点の間に直列に接続され
ている。27はエミッタが抵抗器16と17の接続点に、コレ
クタが出力端子４に接続されたトランジスタ、28は抵抗
器、29,30はダイオードであり、これらの抵抗器28及び
ダイオード29,30はトランジスタ27のベースと抵抗器21
と22の接続点の間に直列に接続されている。
例を示すものであり、図中１は電源端子２は入力端子、
３は入力段を含む出力段以前の増幅回路ブロック、４は
出力端子、５はカップリングコンデンサ、６は負荷抵抗
器、7,8は出力トランジスタ、9,10はそれぞれ出力トラ
ンジスタ7,8を駆動するトランジスタ、11,12は出力トラ
ンジスタ7,8のベース電流検出用の抵抗器、13,14,15,1
6,17,18はそれぞれトランジスタ9,10のエミッタと出力
端子４間に直列に接続された抵抗器、19はベースが抵抗
器13と14の接続点に、エミッタが出力端子に、コレクタ
がトランジスタ９のベースに、それぞれ接続されたトラ
ンジスタ、20はベースが抵抗器17と18の接続点に、エミ
ッタが出力端子４に、コレクタがトランジスタ10のベー
スに、それぞれ接続されたトランジスタ、21,22は電源
端子１と接地間に直列に接続された抵抗器であり、抵抗
器21と22の抵抗値は等しく、抵抗器21と22の接続点は電
源電圧の半分の電位、すなわち出力端子４の静止状態で
の電位に等しい。23はエミッタが抵抗器14と15の接続点
に接続され、コレクタが出力端子４に接続されたトラン
ジスタ、24は抵抗器、25,26はダイオードであり、これ
らの抵抗器24及びダイオード25,26は、トランジスタ23
のベースと抵抗器21と22の接続点の間に直列に接続され
ている。27はエミッタが抵抗器16と17の接続点に、コレ
クタが出力端子４に接続されたトランジスタ、28は抵抗
器、29,30はダイオードであり、これらの抵抗器28及び
ダイオード29,30はトランジスタ27のベースと抵抗器21
と22の接続点の間に直列に接続されている。
以上のように構成された第１図のプッシュプル増幅器に
おいて、出力トランジスタ７を駆動するトランジスタ９
のベース電流を引き、保護機能を有するトランジスタ19
がオンする時の抵抗器13と14の接続点と出力端子４との
間の電位差は、トランジスタ19のオン時のベース−エミ
ッタ間の電位差をＶＤとするとＶＤ（Ｖ）であり、この
時のトランジスタ９のエミッタ電位と、出力端子４との
電位差は、抵抗器13,14,15の抵抗値をそれぞれR13,R14,
R15とすると、 となる。
おいて、出力トランジスタ７を駆動するトランジスタ９
のベース電流を引き、保護機能を有するトランジスタ19
がオンする時の抵抗器13と14の接続点と出力端子４との
間の電位差は、トランジスタ19のオン時のベース−エミ
ッタ間の電位差をＶＤとするとＶＤ（Ｖ）であり、この
時のトランジスタ９のエミッタ電位と、出力端子４との
電位差は、抵抗器13,14,15の抵抗値をそれぞれR13,R14,
R15とすると、 となる。
この時、出力トランジスタ７に流れているエミッタ電流
ＩQ7は、出力トランジスタ７の直流増幅率をｈFEと
し、オン時のベース−エミッタ間電圧をＶＤとし、抵抗
値11の抵抗値をR11とすると、 となる。
ＩQ7は、出力トランジスタ７の直流増幅率をｈFEと
し、オン時のベース−エミッタ間電圧をＶＤとし、抵抗
値11の抵抗値をR11とすると、 となる。
ここで、出力端子４の電位が上昇し、トランジスタ23の
ベース電流が、抵抗器24、ダイオード25,26を経て出力
端子４へ流出する状態になると、抵抗器24の抵抗値の設
定により、トランジスタ23を飽和状態とすることができ
る。この時、トランジスタ23の飽和電圧を０（Ｖ）とす
ると、この時の出力トランジスタ７の流すことのできる
最大のエミッタ電流値ＩQ7は、（２）式のR15に０を
代入したものに相当し、 となる。
ベース電流が、抵抗器24、ダイオード25,26を経て出力
端子４へ流出する状態になると、抵抗器24の抵抗値の設
定により、トランジスタ23を飽和状態とすることができ
る。この時、トランジスタ23の飽和電圧を０（Ｖ）とす
ると、この時の出力トランジスタ７の流すことのできる
最大のエミッタ電流値ＩQ7は、（２）式のR15に０を
代入したものに相当し、 となる。
ここで、（２），（３）式に、ＶＤ＝0.7（Ｖ）、R11＝
10（Ω）、R13＝R14＝R15＝1000（Ω）、ｈFE＝99を代
入してみると、 ＩQ7＝3.5（Ａ） ……（４） ＩQ7＝7.0（Ａ） ……（５） となる。この意味は、負荷を短絡した時のように、出力
端子４が静止状態での電位、すなわち電源電圧の半分に
ある時は、出力トランジスタ７の流すことのできる最大
のエミッタ電流値は、（４）式で示される3.5（Ａ）と
なっており、この値は、正常な負荷を駆動し、出力トラ
ンジスタ７が大電流を流す時には、出力端子４の電位も
高くなっている状態での、出力トランジスタ４が流すこ
とのできる最大のエミッタ電流値、すなわち（５）式に
示す7.0（Ａ）よりも小さく、回路素子11,13,14,15,19,
23,24,25,26,21,22,で構成される回路部分が、負荷短絡
時に、出力トランジスタ７を保護していることがわか
る。
10（Ω）、R13＝R14＝R15＝1000（Ω）、ｈFE＝99を代
入してみると、 ＩQ7＝3.5（Ａ） ……（４） ＩQ7＝7.0（Ａ） ……（５） となる。この意味は、負荷を短絡した時のように、出力
端子４が静止状態での電位、すなわち電源電圧の半分に
ある時は、出力トランジスタ７の流すことのできる最大
のエミッタ電流値は、（４）式で示される3.5（Ａ）と
なっており、この値は、正常な負荷を駆動し、出力トラ
ンジスタ７が大電流を流す時には、出力端子４の電位も
高くなっている状態での、出力トランジスタ４が流すこ
とのできる最大のエミッタ電流値、すなわち（５）式に
示す7.0（Ａ）よりも小さく、回路素子11,13,14,15,19,
23,24,25,26,21,22,で構成される回路部分が、負荷短絡
時に、出力トランジスタ７を保護していることがわか
る。
また、全く同様な動作により、回路素子12,16,17,18,2
0,27,28,29,30,21,22,で構成される回路部分が、負荷短
絡時に出力トランジスタ８を保護していることがわか
る。
0,27,28,29,30,21,22,で構成される回路部分が、負荷短
絡時に出力トランジスタ８を保護していることがわか
る。
発明の効果 以上のように、本発明によれば、負荷抵抗が正常な場合
には、入力信号に応じて、十分に大きな電流を供給する
ことができるが、負荷短絡時のように異常に抵抗成分が
小さい負荷を駆動しなければならない時には、出力トラ
ンジスタが供給できる最大の電流値は小さくなり、負荷
短絡時においても出力トランジスタが破壊し難いプッシ
ュプル増幅器の実現が可能となるので、その利用価値は
大きい。
には、入力信号に応じて、十分に大きな電流を供給する
ことができるが、負荷短絡時のように異常に抵抗成分が
小さい負荷を駆動しなければならない時には、出力トラ
ンジスタが供給できる最大の電流値は小さくなり、負荷
短絡時においても出力トランジスタが破壊し難いプッシ
ュプル増幅器の実現が可能となるので、その利用価値は
大きい。
第１図は本発明の一実施例に係るプッシュプル増幅器を
示す回路図、第２図は従来のプッシュプル増幅器を示す
回路図である。 １……電源端子、２……入力端子、３……入力段を含む
出力段以前の増幅回路ブロック、４……出力端子、５…
…カップリングコンデンサ、６……負荷抵抗器、7,8…
…出力トランジスタ、9,10……駆動トランジスタ、11,1
2,13,14,15,16,17,18,21,22,24,28……抵抗器、19,20,2
3,27……トランジスタ、25,26,29,30……ダイオード。
示す回路図、第２図は従来のプッシュプル増幅器を示す
回路図である。 １……電源端子、２……入力端子、３……入力段を含む
出力段以前の増幅回路ブロック、４……出力端子、５…
…カップリングコンデンサ、６……負荷抵抗器、7,8…
…出力トランジスタ、9,10……駆動トランジスタ、11,1
2,13,14,15,16,17,18,21,22,24,28……抵抗器、19,20,2
3,27……トランジスタ、25,26,29,30……ダイオード。
Claims (1)
- 【請求項１】出力段以前の増幅回路ブロックと、前記増
幅回路ブロックの出力端にベースを接続した一導電型の
第１のトランジスタと、前記第１のトランジスタのエミ
ッタに第１の抵抗器を介してベースを接続し、エミッタ
を出力端子に接続した一導電型の第２のトランジスタ
と、前記第１のトランジスタのエミッタと前記出力端子
間に直列接続された第2,第3,第４の抵抗器と、前記第１
のトランジスタのベースにコレクタを接続し、エミッタ
を前記出力端子に接続し、前記第2,第３の抵抗器の接続
点にベースを接続した一導電型の第３のトランジスタ
と、前記第3,第４の抵抗器の接続点にエミッタを接続
し、コレクタを前記出力端子に接続した第４のトランジ
スタと、電源端子と接地点との間に接続された第5,第６
の抵抗器と、前記第４のトランジスタのベースと前記第
5,第６の抵抗器の接続点の間に接続された第７の抵抗器
と複数ダイオードとの直列回路とを備えたプッシュプル
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069023A JPH0744398B2 (ja) | 1986-03-27 | 1986-03-27 | プツシユプル増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069023A JPH0744398B2 (ja) | 1986-03-27 | 1986-03-27 | プツシユプル増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62225014A JPS62225014A (ja) | 1987-10-03 |
| JPH0744398B2 true JPH0744398B2 (ja) | 1995-05-15 |
Family
ID=13390571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61069023A Expired - Lifetime JPH0744398B2 (ja) | 1986-03-27 | 1986-03-27 | プツシユプル増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744398B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102570990A (zh) * | 2010-12-29 | 2012-07-11 | 安凯(广州)微电子技术有限公司 | 一种放大器输出级过流保护电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5894020B2 (ja) * | 2012-06-25 | 2016-03-23 | 日本無線株式会社 | バイアス保護回路及び増幅装置 |
-
1986
- 1986-03-27 JP JP61069023A patent/JPH0744398B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102570990A (zh) * | 2010-12-29 | 2012-07-11 | 安凯(广州)微电子技术有限公司 | 一种放大器输出级过流保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62225014A (ja) | 1987-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JPS6133708Y2 (ja) | ||
| US4424493A (en) | Cross-coupled complementary power amplifier | |
| KR940011386B1 (ko) | 증폭 회로 및 푸시풀 증폭기 | |
| KR950000161B1 (ko) | 증폭기 장치 및 푸시풀 증폭기 | |
| EP1181773B1 (en) | Overvoltage protection | |
| JPH0744398B2 (ja) | プツシユプル増幅器 | |
| JPH0452649B2 (ja) | ||
| JPS6221052Y2 (ja) | ||
| JPH0744399B2 (ja) | Ｂｔｌ接続プツシユプル増幅器 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPH0411042B2 (ja) | ||
| JPS6333367Y2 (ja) | ||
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JPH10341119A (ja) | 差動増幅回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPH0237127B2 (ja) | ||
| JPH0453061Y2 (ja) | ||
| JPS587686Y2 (ja) | オ−デイオアンプ | |
| JPS6029222Y2 (ja) | 増巾器 | |
| JP2865296B2 (ja) | 利得制御装置 | |
| JP3036925B2 (ja) | 差動増幅回路 | |
| JPH0128464Y2 (ja) | ||
| JPH036022Y2 (ja) |