JP5894020B2 - バイアス保護回路及び増幅装置 - Google Patents
バイアス保護回路及び増幅装置 Download PDFInfo
- Publication number
- JP5894020B2 JP5894020B2 JP2012142065A JP2012142065A JP5894020B2 JP 5894020 B2 JP5894020 B2 JP 5894020B2 JP 2012142065 A JP2012142065 A JP 2012142065A JP 2012142065 A JP2012142065 A JP 2012142065A JP 5894020 B2 JP5894020 B2 JP 5894020B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- circuit
- terminal
- connection terminal
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、増幅回路にバイアス電圧を供給する技術に関する。
増幅回路が入力信号を出力信号に増幅するにあたり、バイアス回路が増幅回路にバイアス電圧を供給する。増幅回路がＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）であるとき、ＭＯＳＦＥＴのドレイン端子に電源回路から電源電圧が供給されるとともに、ＭＯＳＦＥＴのゲート端子にバイアス回路からバイアス電圧が供給される。
ＭＯＳＦＥＴのドレイン端子及びゲート端子の間のショートが発生したとき、ＭＯＳＦＥＴのドレイン端子及びゲート端子を介して電源回路からバイアス回路にリターン電流が流入するため、バイアス回路が故障することがある。
特許文献１では、増幅回路及びバイアス回路の間にバイアス保護回路を配置することにより、バイアス回路の故障を防止することができる。バイアス保護回路は、電圧制限用バリスタ及び過電流保護ヒューズから構成される。電圧制限用バリスタは、電源回路による過電圧をバイアス保護回路の増幅回路接続端子に印加されたとき、電源回路による過電圧分の過電流をバイアス保護回路のバイアス回路接続端子ではなく接地端子に放電する。過電流保護ヒューズは、電源回路による過電圧分の過電流を検出したとき、バイアス保護回路の増幅回路接続端子及びバイアス回路接続端子の間の導通をオフにする。
特許文献１では、バイアス保護回路は、過電流保護ヒューズから構成される。しかし、過電流保護ヒューズは、電源回路による過電圧分の過電流の検出／非検出を繰り返すたび、ヒューズエレメントの膨張／収縮を繰り返すため、ヒューズエレメントの破断を起こしてしまう。つまり、バイアス保護回路は、機械的応力により故障してしまう。
ここで、バイアス保護回路が故障したとき、増幅回路がショートを発生させると、バイアス回路も故障してしまう。すると、増幅回路が新たに交換されても、増幅回路に適切なバイアス電圧が供給されないため、増幅回路が再び故障してしまう。これは、船舶において予備品の増幅回路を準備する必要がある場合には、特に問題となる。
そこで、前記課題を解決するために、本発明は、増幅装置にバイアス電圧を供給するバイアス回路を増幅装置の電源からの電源電圧から保護するバイアス保護回路の寿命を延ばすことを目的とする。
上記目的を達成するために、機械的な構成ではなく電気的な構成を備えるトランジスタを用いて、増幅回路接続端子に印加される電圧に応じて、増幅回路接続端子及びバイアス回路接続端子の間の導通のオン／オフを制御することとした。
具体的には、本発明は、増幅回路のゲート端子に接続される増幅回路接続端子と、前記増幅回路のゲート端子にバイアス電圧を供給するバイアス回路の出力端子に接続されるバイアス回路接続端子と、ソース端子を前記増幅回路接続端子及び前記バイアス回路接続端子のいずれか一方に接続され、ドレイン端子を前記増幅回路接続端子及び前記バイアス回路接続端子のいずれか他方に接続され、ゲート端子に印加される電圧に基づいて、前記増幅回路接続端子及び前記バイアス回路接続端子の間の導通のオン／オフを制御する第１トランジスタと、前記増幅回路接続端子に印加される電圧が分圧された電圧をゲート端子に印加され、前記増幅回路接続端子に印加される電圧が、前記増幅回路の電源及びゲート端子の間のショートに起因する電圧であるときには、ソース端子及びドレイン端子の間の導通をオンにすることにより、前記増幅回路接続端子及び前記バイアス回路接続端子の間の導通をオフにするように、前記第１トランジスタのゲート端子に印加する電圧を調整し、前記増幅回路接続端子に印加される電圧が、前記バイアス回路からの出力に起因する電圧であるときには、ソース端子及びドレイン端子の間の導通をオフにすることにより、前記増幅回路接続端子及び前記バイアス回路接続端子の間の導通をオンにするように、前記第１トランジスタのゲート端子に印加する電圧を調整する第２トランジスタと、を備えることを特徴とするバイアス保護回路である。
この構成によれば、トランジスタは機械的な構成ではなく電気的な構成を備えるため、バイアス保護回路の寿命を延ばすことができる。
また、本発明は、前記増幅回路接続端子に印加される電圧に対する前記第２トランジスタのゲート端子に印加される電圧の分圧比は、前記第２トランジスタが前記第１トランジスタのゲート端子に印加する電圧を調整可能であるように、前記増幅回路の電源の出力電圧に応じて可変であることを特徴とするバイアス保護回路である。
この構成によれば、増幅回路の電源の出力電圧が様々な電圧に設定されても、同一のバイアス保護回路を繰り返し適用することができる。
また、本発明は、バイアス保護回路と、前記バイアス保護回路の増幅回路接続端子に接続される増幅回路と、前記バイアス保護回路のバイアス回路接続端子に接続されるバイアス回路と、前記増幅回路に電源電圧を供給する電源回路と、を備えることを特徴とする増幅装置である。
この構成によれば、トランジスタは機械的な構成ではなく電気的な構成を備えるため、バイアス保護回路の寿命を延ばすことができる。
本発明は、増幅装置にバイアス電圧を供給するバイアス回路を増幅装置の電源からの電源電圧から保護するバイアス保護回路の寿命を延ばすことができる。
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施の例であり、本発明は以下の実施形態に制限されるものではない。
本発明の増幅装置の構成を図１に示す。本発明の増幅装置Ａは、増幅回路１、電源回路２、バイアス回路３及びバイアス保護回路４から構成される。
増幅回路１は、入力信号を出力信号に増幅する。電源回路２は、増幅回路１に電源電圧を供給する。バイアス回路３は、増幅回路１にバイアス電圧を供給する。バイアス保護回路４は、増幅回路１及びバイアス回路３の間に配置され、後述のように、電源回路２からの過電圧からバイアス回路３を保護する。増幅回路１がＭＯＳＦＥＴであるとき、増幅回路１のドレイン端子に電源回路２から電源電圧が供給されるとともに、増幅回路１のゲート端子にバイアス回路３からバイアス電圧が供給される。
本発明のバイアス保護回路の構成を図２に示す。本発明のバイアス保護回路４は、増幅回路接続端子４１、バイアス回路接続端子４２、第１トランジスタ４３、第２トランジスタ４４、抵抗４５、抵抗４６、電源接続端子４７及び抵抗４８から構成される。
増幅回路接続端子４１は、増幅回路１のゲート端子に接続される。バイアス回路接続端子４２は、バイアス回路３の出力端子に接続される。第１トランジスタ４３及び第２トランジスタ４４は、機械的なスイッチング素子でなく、電気的なスイッチング素子であり、例えばＭＯＳＦＥＴを利用することができる。
第１トランジスタ４３のソース端子は、バイアス回路接続端子４２に接続される。第１トランジスタ４３のドレイン端子は、増幅回路接続端子４１に接続される。ただし、第１トランジスタ４３のソース端子は、増幅回路接続端子４１に接続されてもよく、第１トランジスタ４３のドレイン端子は、バイアス回路接続端子４２に接続されてもよい。第１トランジスタ４３のゲート端子は、第２トランジスタ４４のドレイン端子に接続されるとともに、後述の抵抗４８を介して後述のバイアス保護回路４用の電源接続端子４７に接続される。第１トランジスタ４３は、ゲート端子に印加される電圧に基づいて、増幅回路接続端子４１及びバイアス回路接続端子４２の間の導通のオン／オフを制御する。
第２トランジスタ４４のゲート端子は、増幅回路接続端子４１に印加される電圧が分圧された電圧を印加される。具体的には、抵抗４５が、増幅回路接続端子４１及び第２トランジスタ４４のゲート端子に接続され、抵抗４６が、接地端子及び第２トランジスタ４４のゲート端子に接続され、抵抗４５及び抵抗４６は、増幅回路接続端子４１に印加される電圧を、抵抗４５及び抵抗４６の接続点において分圧する、分圧回路として機能する。第２トランジスタ４４のソース端子は、接地端子に接続される。第２トランジスタ４４のドレイン端子は、第１トランジスタ４３のゲート端子に接続されるとともに、後述の抵抗４８を介して後述のバイアス保護回路４用の電源接続端子４７に接続される。ただし、第２トランジスタ４４のソース端子は、第１トランジスタ４３のゲート端子に接続されるとともに、後述の抵抗４８を介して後述のバイアス保護回路４用の電源接続端子４７に接続されてもよく、第２トランジスタ４４のドレイン端子は、接地端子に接続されてもよい。
まず、増幅回路１のドレイン端子及びゲート端子の間で、ショートが発生していないときについて説明する。増幅回路接続端子４１に印加される電圧は、バイアス回路３からの出力に起因する低電圧である。第２トランジスタ４４のゲート端子は、バイアス回路３からの出力に起因する低電圧が、抵抗４５及び抵抗４６により分圧された、低電圧を印加される。第２トランジスタ４４は、ソース端子及びドレイン端子の間の導通をオフにする。
第２トランジスタ４４のソース端子及びドレイン端子の間の導通がオフにされるため、抵抗４８による電圧降下が発生せず、第１トランジスタ４３のゲート端子に印加される電圧は、電源接続端子４７における電源電圧に等しくなる。よって、増幅回路接続端子４１及びバイアス回路接続端子４２の間の導通がオンにされて、バイアス回路３からの出力電圧が増幅回路１のゲート端子に向けて出力される。
次に、増幅回路１のドレイン端子及びゲート端子の間で、ショートが発生しているときについて説明する。増幅回路接続端子４１に印加される電圧は、増幅回路１のドレイン端子及びゲート端子の間のショートに起因する高電圧である。第２トランジスタ４４のゲート端子は、増幅回路１のドレイン端子及びゲート端子の間のショートに起因する高電圧が、抵抗４５及び抵抗４６により分圧された、高電圧を印加される。第２トランジスタ４４は、ソース端子及びドレイン端子の間の導通をオンにする。
第２トランジスタ４４のソース端子及びドレイン端子の間の導通がオンにされるため、抵抗４８による電圧降下が発生して、第１トランジスタ４３のゲート端子に印加される電圧は、接地端子における接地電圧に等しくなる。よって、増幅回路接続端子４１及びバイアス回路接続端子４２の間の導通がオフにされて、バイアス回路３からの出力電圧が増幅回路１のゲート端子に向けて出力されないとともに、電源回路２からの電源電圧がバイアス回路３の出力端子に向けて出力されなくて済む。
このように、機械的な構成ではなく電気的な構成を備える第１トランジスタ４３及び第２トランジスタ４４を用いて、増幅回路接続端子４１に印加される電圧に応じて、増幅回路接続端子４１及びバイアス回路接続端子４２の間の導通のオン／オフを制御する。よって、バイアス保護回路４の寿命を延ばすことができる。
すると、増幅回路１がショートを発生させても、バイアス保護回路４が故障しにくいため、バイアス回路３も故障しにくい。よって、増幅回路１が新たに交換されると、増幅回路１に適切なバイアス電圧が供給されるため、増幅回路１が再び故障しにくい。これは、船舶において予備品の増幅回路を準備する必要がある場合には、特に有利である。
増幅回路１が様々な回路に交換されるにあたり、増幅回路１の電源の出力電圧が様々な電圧に設定されることがある。このとき、増幅回路接続端子４１に印加される電圧に対する第２トランジスタ４４のゲート端子に印加される電圧の分圧比を、第２トランジスタ４４が第１トランジスタ４３のゲート端子に印加する電圧を上述のように調整可能であるように、増幅回路１の電源の出力電圧に応じて可変としてもよい。具体的には、抵抗４５及び抵抗４６の間の抵抗比を可変としてもよい。よって、増幅回路１が様々な回路に交換されるにあたり、増幅回路１の電源の出力電圧が様々な電圧に設定されても、同一のバイアス保護回路４を繰り返し適用することができる。
本発明に係るバイアス保護回路及び増幅装置は、船舶において予備品の増幅回路を準備する必要がある場合や、増幅回路の電源からの電源電圧がバイアス回路からの出力電圧より高い場合に、特に有利に適用することができる。
Ａ：増幅装置
１：増幅回路
２：電源回路
３：バイアス回路
４：バイアス保護回路
４１：増幅回路接続端子
４２：バイアス回路接続端子
４３：第１トランジスタ
４４：第２トランジスタ
４５：抵抗
４６：抵抗
４７：電源接続端子
４８：抵抗
１：増幅回路
２：電源回路
３：バイアス回路
４：バイアス保護回路
４１：増幅回路接続端子
４２：バイアス回路接続端子
４３：第１トランジスタ
４４：第２トランジスタ
４５：抵抗
４６：抵抗
４７：電源接続端子
４８：抵抗
Claims (3)
- 増幅回路のゲート端子に接続される増幅回路接続端子と、
前記増幅回路のゲート端子にバイアス電圧を供給するバイアス回路の出力端子に接続されるバイアス回路接続端子と、
ソース端子を前記増幅回路接続端子及び前記バイアス回路接続端子のいずれか一方に接続され、ドレイン端子を前記増幅回路接続端子及び前記バイアス回路接続端子のいずれか他方に接続され、ゲート端子に印加される電圧に基づいて、前記増幅回路接続端子及び前記バイアス回路接続端子の間の導通のオン／オフを制御する第１トランジスタと、
前記増幅回路接続端子に印加される電圧が分圧された電圧をゲート端子に印加され、
前記増幅回路接続端子に印加される電圧が、前記増幅回路の電源及びゲート端子の間のショートに起因する電圧であるときには、ソース端子及びドレイン端子の間の導通をオンにすることにより、前記増幅回路接続端子及び前記バイアス回路接続端子の間の導通をオフにするように、前記第１トランジスタのゲート端子に印加する電圧を調整し、
前記増幅回路接続端子に印加される電圧が、前記バイアス回路からの出力に起因する電圧であるときには、ソース端子及びドレイン端子の間の導通をオフにすることにより、前記増幅回路接続端子及び前記バイアス回路接続端子の間の導通をオンにするように、前記第１トランジスタのゲート端子に印加する電圧を調整する第２トランジスタと、
を備えることを特徴とするバイアス保護回路。 - 前記増幅回路接続端子に印加される電圧に対する前記第２トランジスタのゲート端子に印加される電圧の分圧比は、前記第２トランジスタが前記第１トランジスタのゲート端子に印加する電圧を調整可能であるように、前記増幅回路の電源の出力電圧に応じて可変であることを特徴とする請求項１に記載のバイアス保護回路。
- 請求項１又は請求項２に記載のバイアス保護回路と、
前記バイアス保護回路の増幅回路接続端子に接続される増幅回路と、
前記バイアス保護回路のバイアス回路接続端子に接続されるバイアス回路と、
前記増幅回路に電源電圧を供給する電源回路と、
を備えることを特徴とする増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012142065A JP5894020B2 (ja) | 2012-06-25 | 2012-06-25 | バイアス保護回路及び増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012142065A JP5894020B2 (ja) | 2012-06-25 | 2012-06-25 | バイアス保護回路及び増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014007577A JP2014007577A (ja) | 2014-01-16 |
| JP5894020B2 true JP5894020B2 (ja) | 2016-03-23 |
Family
ID=50104947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012142065A Active JP5894020B2 (ja) | 2012-06-25 | 2012-06-25 | バイアス保護回路及び増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5894020B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4020397A (en) * | 1974-09-25 | 1977-04-26 | Westinghouse Electric Corporation | Parallel transistor protection circuit |
| JPH0744398B2 (ja) * | 1986-03-27 | 1995-05-15 | 松下電器産業株式会社 | プツシユプル増幅器 |
| DE102005028211B4 (de) * | 2005-06-17 | 2007-02-01 | Infineon Technologies Ag | Schaltungsanordnung zum Verbinden eines ersten Schaltungsknotens mit einem zweiten Schaltungsknoten und zum Schutz des ersten Schaltungsknotens vor einer Überspannung |
| US7795980B2 (en) * | 2008-06-13 | 2010-09-14 | Freescale Semiconductor, Inc. | Power amplifiers having improved protection against avalanche current |
| JP2010206844A (ja) * | 2010-06-21 | 2010-09-16 | Toshiba Teli Corp | 高周波電力増幅回路 |
-
2012
- 2012-06-25 JP JP2012142065A patent/JP5894020B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014007577A (ja) | 2014-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2022107018A (ja) | トランジスタ電力スイッチのための電流感知及び制御 | |
| JP4245567B2 (ja) | 過電流検出装置 | |
| JP5168413B2 (ja) | 電圧駆動型素子を駆動する駆動装置 | |
| US10944392B2 (en) | Switch circuit and power supply system | |
| KR101972604B1 (ko) | 반도체 장치 | |
| US20080192396A1 (en) | Over-voltage protection circuit and method thereof | |
| US8040647B2 (en) | System and method for protection against loss of battery in reverse battery protected devices | |
| JP2007244147A (ja) | 集積回路用電源保護回路 | |
| KR102015295B1 (ko) | 로드 스위치 집적 회로 및 전자 디바이스 | |
| JPWO2014123046A1 (ja) | ゲート駆動回路 | |
| JP6353268B2 (ja) | 過電流保護回路及びこれを用いた電源装置 | |
| TW201244314A (en) | Voltage regulator | |
| JP2009130949A (ja) | 電力供給制御回路 | |
| CN103365332A (zh) | 过电流保护电路及供电装置 | |
| JP5894020B2 (ja) | バイアス保護回路及び増幅装置 | |
| JP6198442B2 (ja) | 定電流保護回路 | |
| KR101431382B1 (ko) | 유도성 부하를 갖는 직류 전원 공급단에서의 돌입 전류 제한 회로 | |
| JP4610453B2 (ja) | 電流検出回路 | |
| JP6520521B2 (ja) | 半導体スイッチ回路及び半導体リレー回路 | |
| JP2020129867A (ja) | 過電流検出回路及び電流出力回路 | |
| KR102573357B1 (ko) | 과전류 제한을 위한 전기회로 장치 | |
| KR102276588B1 (ko) | 기준전압 가변형 igbt 구동회로 | |
| JP6133580B2 (ja) | トランジスタ駆動制御回路、トランジスタ駆動制御システム、及び、トランジスタ駆動制御方法 | |
| TW201436436A (zh) | 保護電路及電子裝置 | |
| JP2010017063A (ja) | 電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5894020 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |