JPS6333367Y2 - - Google Patents
Info
- Publication number
- JPS6333367Y2 JPS6333367Y2 JP5389782U JP5389782U JPS6333367Y2 JP S6333367 Y2 JPS6333367 Y2 JP S6333367Y2 JP 5389782 U JP5389782 U JP 5389782U JP 5389782 U JP5389782 U JP 5389782U JP S6333367 Y2 JPS6333367 Y2 JP S6333367Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- voltage
- resistors
- circuit
- load end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はプツシユプル増幅回路の保護回路に関
する。
する。
従来よりトランジスタ増幅器を負荷短絡等の事
故から保護する為の保護回路として第１図のよう
な回路が用いられていた。
故から保護する為の保護回路として第１図のよう
な回路が用いられていた。
第１図に於て入力端子２０及び２１はそれぞれ
トランジスタ１０及び１３のベースに接続される
と共に、逆流防止用ダイオード１のアノード及び
ダイオード４のカソードに接続される。トランジ
スタ１０及び１３のコレクタはそれぞれ電源＋Ｂ
及び−Ｂに接続され、エミツタはそれぞれ抵抗１
１及び１２を介して負荷端１４に接続されると共
に抵抗５及び７を介してトランジスタ２及び３の
ベースに接続される。トランジスタ２及び３のエ
ミツタは前記負荷端１４に接続され、ベースはそ
れぞれ抵抗６と８を介して負荷端１４に接続さ
れ、コレクタはそれぞれ前記ダイオード１及び４
のカソード及びアノードに接続される。
トランジスタ１０及び１３のベースに接続される
と共に、逆流防止用ダイオード１のアノード及び
ダイオード４のカソードに接続される。トランジ
スタ１０及び１３のコレクタはそれぞれ電源＋Ｂ
及び−Ｂに接続され、エミツタはそれぞれ抵抗１
１及び１２を介して負荷端１４に接続されると共
に抵抗５及び７を介してトランジスタ２及び３の
ベースに接続される。トランジスタ２及び３のエ
ミツタは前記負荷端１４に接続され、ベースはそ
れぞれ抵抗６と８を介して負荷端１４に接続さ
れ、コレクタはそれぞれ前記ダイオード１及び４
のカソード及びアノードに接続される。
前記負荷端１４と接地間には負荷抵抗１５が接
続される。
続される。
以上のような回路において抵抗５，６は第１の
分圧回路を構成し、同じく抵抗７，８は第２の分
圧回路を構成している。通常はこの分圧回路によ
つてトランジスタ２及び３のベースエミツタ間に
は、トランジスタ２及び３をオンさせない程度の
バイアスが与えられているが、負荷抵抗１５が短
絡等によつて小さな値になると、負荷電流が増大
して抵抗１１及び１２の電圧降下が大となりトラ
ンジスタ２及び３のベースエミツタ間のバイアス
は大となつてトランジスタ２及び３をオンさせ
る。この結果トランジスタ１０及び１３のベース
に印加されるべき入力信号は制限されるのでトラ
ンジスタ１０及び１３は保護される。しかしなが
ら例えばＡ級又はAB級アンプの場合は、直流バ
イアス電流による電圧降下が抵抗１１及び１２に
生じているため保護回路を正しく動作させるには
バイアス用直流の大きさに応じて抵抗５あるいは
７に別の方法で、安定した固定の直流重畳をする
こと等によつて、バイアス電流による直流重畳分
をキヤンセルさせる必要があり、回路が非常に複
雑になつてしまい好ましくない。又電流制限開始
領域に達する直前においては、トランジスタ２及
び３は完全なカツトオフ状態とならないので、第
３図点線の様に出力の歪が増大する欠点がある。
分圧回路を構成し、同じく抵抗７，８は第２の分
圧回路を構成している。通常はこの分圧回路によ
つてトランジスタ２及び３のベースエミツタ間に
は、トランジスタ２及び３をオンさせない程度の
バイアスが与えられているが、負荷抵抗１５が短
絡等によつて小さな値になると、負荷電流が増大
して抵抗１１及び１２の電圧降下が大となりトラ
ンジスタ２及び３のベースエミツタ間のバイアス
は大となつてトランジスタ２及び３をオンさせ
る。この結果トランジスタ１０及び１３のベース
に印加されるべき入力信号は制限されるのでトラ
ンジスタ１０及び１３は保護される。しかしなが
ら例えばＡ級又はAB級アンプの場合は、直流バ
イアス電流による電圧降下が抵抗１１及び１２に
生じているため保護回路を正しく動作させるには
バイアス用直流の大きさに応じて抵抗５あるいは
７に別の方法で、安定した固定の直流重畳をする
こと等によつて、バイアス電流による直流重畳分
をキヤンセルさせる必要があり、回路が非常に複
雑になつてしまい好ましくない。又電流制限開始
領域に達する直前においては、トランジスタ２及
び３は完全なカツトオフ状態とならないので、第
３図点線の様に出力の歪が増大する欠点がある。
本考案は上述の様な欠点を除去する為になされ
たもので以下実施例に従つて詳細に説明する。
たもので以下実施例に従つて詳細に説明する。
第２図は本考案の一実施例である。即ち第２図
においては第１図における抵抗５，６，７及び８
を除去し、トランジスタ１０及び１３の各エミツ
タ間に、互いに等しい抵抗値を有する抵抗１６及
び１７を直列に接続し、その接続中点９を増幅器
２７に印加し、増幅器２７の出力を２分岐して、
一方はツエナダイオード２２とダイオード２３の
直列回路を介してトランジスタ２のベースに接続
し、他方はツエナダイオード２４とダイオード２
５の直列回路を介してトランジスタ３のベースに
接続する。ここで増幅器２７は増幅度が抵抗２４
及び２５で定まり、浮動電源１８及び１９により
駆動される。他の部分は第１図の従来例同様であ
るから詳細な説明を省略する。
においては第１図における抵抗５，６，７及び８
を除去し、トランジスタ１０及び１３の各エミツ
タ間に、互いに等しい抵抗値を有する抵抗１６及
び１７を直列に接続し、その接続中点９を増幅器
２７に印加し、増幅器２７の出力を２分岐して、
一方はツエナダイオード２２とダイオード２３の
直列回路を介してトランジスタ２のベースに接続
し、他方はツエナダイオード２４とダイオード２
５の直列回路を介してトランジスタ３のベースに
接続する。ここで増幅器２７は増幅度が抵抗２４
及び２５で定まり、浮動電源１８及び１９により
駆動される。他の部分は第１図の従来例同様であ
るから詳細な説明を省略する。
以上の構成においてトランジスタ１０及び１３
に流れるバイアス電流は、トランジスタ１０のエ
ミツタ端で２分岐して抵抗１１と１２の直列回路
と、抵抗１６と１７の直列回路に分流し、再びト
ランジスタ１３のエミツタ端で合流し、トランジ
スタ１３のエミツタに流入する。ここでエミツタ
抵抗１１と１２の抵抗値は等しく、抵抗１６と１
７の抵抗値も等しいとすると、前記共通接続点９
と前記負荷端１４との直流電位はほぼ等しいが、
負荷端１４の交流電圧は、抵抗１１と１５の分圧
作用及び抵抗１２と１５の分圧作用により、前記
共通接続点９に生ずる交流電圧より幾分低い値に
なつている。
に流れるバイアス電流は、トランジスタ１０のエ
ミツタ端で２分岐して抵抗１１と１２の直列回路
と、抵抗１６と１７の直列回路に分流し、再びト
ランジスタ１３のエミツタ端で合流し、トランジ
スタ１３のエミツタに流入する。ここでエミツタ
抵抗１１と１２の抵抗値は等しく、抵抗１６と１
７の抵抗値も等しいとすると、前記共通接続点９
と前記負荷端１４との直流電位はほぼ等しいが、
負荷端１４の交流電圧は、抵抗１１と１５の分圧
作用及び抵抗１２と１５の分圧作用により、前記
共通接続点９に生ずる交流電圧より幾分低い値に
なつている。
即ち負荷端１４と共通接続点９の間には直流電
位差は生じないで抵抗器１１及び１２の交流電圧
降下に等しい交流電位差のみが生じている。従つ
て増幅器２７の増幅度をＡとすれば、増幅器２７
の出力電圧は負荷端１４を基準とすると、上述の
交流電圧をＡ倍した大きな値となる。ここでトラ
ンジスタ１０及び１３の交流電流が、電流制限作
用を開始すべき値となつたときの増幅器２７の出
力電圧に、ツエナダイオード２２及び２４のツエ
ナー電圧を等しく設定する。するとトランジスタ
１０及び１３の交流電流がさらに増加した場合は
増幅器２７の出力電圧がツエナー電圧以上となり
トランジスタ２及び３がオンとなり電流制限作用
がなされる。又トランジスタ１０及び１３の交流
電流が小さければ増幅器２７の出力電圧がツエナ
ー電圧に達しないので、トランジスタ２及び３は
完全にカツトオフ状態となる。従つて第３図実線
のように電流制限作用を開始する領域となるまで
は歪みが増大することはない。
位差は生じないで抵抗器１１及び１２の交流電圧
降下に等しい交流電位差のみが生じている。従つ
て増幅器２７の増幅度をＡとすれば、増幅器２７
の出力電圧は負荷端１４を基準とすると、上述の
交流電圧をＡ倍した大きな値となる。ここでトラ
ンジスタ１０及び１３の交流電流が、電流制限作
用を開始すべき値となつたときの増幅器２７の出
力電圧に、ツエナダイオード２２及び２４のツエ
ナー電圧を等しく設定する。するとトランジスタ
１０及び１３の交流電流がさらに増加した場合は
増幅器２７の出力電圧がツエナー電圧以上となり
トランジスタ２及び３がオンとなり電流制限作用
がなされる。又トランジスタ１０及び１３の交流
電流が小さければ増幅器２７の出力電圧がツエナ
ー電圧に達しないので、トランジスタ２及び３は
完全にカツトオフ状態となる。従つて第３図実線
のように電流制限作用を開始する領域となるまで
は歪みが増大することはない。
以上の様に本考案によれば、増幅器の歪みを極
めて小さく保つことが出来、その実用的効果は大
である。
めて小さく保つことが出来、その実用的効果は大
である。
第１図は従来例を示す回路図、第２図は本考案
の一実施例を示す回路図、第３図はその動作説明
に供する線図である。 図中２，３，１０及び１３はトランジスタ、１
１，１２，１５，１６，１７，２４，及び２５は
抵抗、２６は差動増幅器である。
の一実施例を示す回路図、第３図はその動作説明
に供する線図である。 図中２，３，１０及び１３はトランジスタ、１
１，１２，１５，１６，１７，２４，及び２５は
抵抗、２６は差動増幅器である。
Claims (1)
- 第１及び第２の出力トランジスタをエミツタ抵
抗を介して負荷端に接続するプツシユプル増幅回
路において、上記各出力トランジスタの各エミツ
タ電圧を加算して得られる電圧と上記負荷端の電
圧との差電圧を増幅し、この増幅して得られる電
圧を第１及び第２のツエナーダイオードを介して
それぞれ第１及び第２の保護用トランジスタのベ
ースに加え、上記各保護用トランジスタのコレク
タをそれぞれ上記第１及び第２の出力トランジス
タのベースに接続し、エミツタを上記負荷端に接
続したことを特徴とする増幅器の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5389782U JPS58158521U (ja) | 1982-04-14 | 1982-04-14 | 増幅器の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5389782U JPS58158521U (ja) | 1982-04-14 | 1982-04-14 | 増幅器の保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58158521U JPS58158521U (ja) | 1983-10-22 |
| JPS6333367Y2 true JPS6333367Y2 (ja) | 1988-09-06 |
Family
ID=30064538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5389782U Granted JPS58158521U (ja) | 1982-04-14 | 1982-04-14 | 増幅器の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158521U (ja) |
-
1982
- 1982-04-14 JP JP5389782U patent/JPS58158521U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58158521U (ja) | 1983-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509101A (en) | Protection circuit for switching power amplifier | |
| JPS6333367Y2 (ja) | ||
| JPS6221052Y2 (ja) | ||
| JPS6342882B2 (ja) | ||
| JP2000022451A (ja) | 信号処理回路装置 | |
| JP2845065B2 (ja) | オペアンプ | |
| JPH045949B2 (ja) | ||
| JPH0516691B2 (ja) | ||
| GB2154087A (en) | Improvements in or relating to protection for output stages | |
| JPS62161204A (ja) | 増幅装置 | |
| JPS6017938Y2 (ja) | プッシュプル増幅器の出力トランジスタの保護回路 | |
| JP2665072B2 (ja) | 増幅回路 | |
| JPS602650Y2 (ja) | トランジスタ増幅器の保護回路 | |
| JPS6117620Y2 (ja) | ||
| JPS6110336Y2 (ja) | ||
| JPS6119537Y2 (ja) | ||
| JPS6119536Y2 (ja) | ||
| JPH0314820Y2 (ja) | ||
| JP3063432B2 (ja) | 電圧制御増幅回路 | |
| JPH0453061Y2 (ja) | ||
| JPH0321059Y2 (ja) | ||
| JPH0744398B2 (ja) | プツシユプル増幅器 | |
| JPS6252489B2 (ja) | ||
| JPH03746Y2 (ja) | ||
| JPS6314489Y2 (ja) |