JPS6017938Y2 - プッシュプル増幅器の出力トランジスタの保護回路 - Google Patents

Description

【考案の詳細な説明】 本考案は負荷の短絡、または負荷インピーダンスの減少
など出力トランジスタの過負荷時に、出力トランジスタ
を破壊から保護するプッシュプル増幅器の出力トランジ
スタの保護回路に関する。

従来からトランジスタ増幅器の出力トランジスタを、過
負荷による破壊から保護するため種々の保護回路が用い
られている。

これらの回路はそれぞれの出力トランジスタの過負荷を
検出して、出力トランジスタの入力を制限するものであ
った。

そこでプッシュプル増幅器に適用すれば、それぞれの出
力トランジスタに対して過負荷を検出する回路を必要と
した。

本考案はプッシュプル増幅器の何れか一方の出力トラン
ジスタで過負荷を検出し、プッシュプル増幅器の両出力
トランジスタを保護するプッシュプル増幅器の保護回路
を提供することを目的とする。

本考案はプッシュプル増幅器の何れか一方の出力トラン
ジスタの出力電流を検出腰一方、前記一方の出力トラン
ジスタの出力電流により負荷に発生する電圧を半波整流
して出力電圧を検出し、前記出力電流が規定値を超え、
かつ前記出力電圧が規定値以下のとき、プッシュプル増
幅器の出力トランジスタの入力を制限して、出力トラン
ジスタを過負荷による破壊から保護する。

以下、本考案を図面にもとづいて説明する。

第１図は本考案のプッシュプル増幅器の出力トランジス
タの保護回路の第１の実施例の回路図である。

第１図において、１．２．３および４はプッシュプル増
幅器の出力トランジスタである。

出力トランジスタ１および３はインバーテツド・ダーリ
ントン接続し、出力トランジスタ２および４もまたイン
バーテツド・ダーリントン接続して、出力トランジスタ
１および２のエミッタ、出力トランジスタ３および４の
コレクタは共通負荷端子Ａに接続し、共通負荷端子Ａに
負荷５を接続してシングルエンデツド・プッシュプル増
幅器の出力段を構成している。

６は出力トランジスタ１．２．３および４のバイアス回
路であり、十ＶＣＣおよび−Ｖｃｃは正および負の電源
である。

一方保護回路は次のように構成する。

すなわち、出力トランジスタ４のエミッタとｔｉ−ＶＣ
Ｃとの間に抵抗８を接続し、出力トランジスタ４の出力
電流を電圧に変換し、抵抗８に並列に抵抗９と１０との
直列回路を接続し前記電圧を分圧して抵抗１０に印加さ
れる電圧をベースバイアス電圧とするようにエミッタ接
地に接続した出力電流検出用トランジスタ１１を接続す
る。

出力電流検出用トランジスタのコレクタはコレクタ抵抗
としての抵抗１２．１３および１４の直列回路を通して
接地する。

抵抗１３および１４はコンデンサ１５により橋絡する。

また、負荷５の両端に出力トランジスタ４の動作中に流
れる出力電流により発生する電圧を整流するコンデンサ
インプット形半波整流回路であるダイオード１６とコン
デンサ１７を接続し、コンデンサ１７の電圧をエミッタ
接地した電圧検出用トランジスタ１９のベースに抵抗１
８を通して印加し、電圧検出用トランジスタ１９のコレ
クタは抵抗１２と１３との共通接続点に接続する。

さらに、抵抗１３と１４どの共通点にベースを接続し、
エミッタを接地して抵抗１４に発生する電圧にてバイア
スされる第１の駆動用トランジスタ２０と抵抗１３と１
４との共通接続点にエミッタを接続し、ベースを接地し
て抵抗１４に発生する電圧にてバイアスされる第２の駆
動用トランジスタ２２を接続する。

駆動用トランジスタ２０のコレクタは出力トランジスタ
２の入力端に並列に接続して、オン状態時に出力トラン
ジスタ２および４の入力を制限するように接続した第１
の保護用トランジスタ２１のベースに接続し、駆動用ト
ランジスタ２２のコレクタは出力トランジスタ１の入力
端に並列に接続して、オン状態時に出力トランジスタ１
および３の入力を制限するように接続した第２の保護用
トランジスタ２３のベースに接続する。

以上のように構成した保護回路の作用は次の如くである
。

第１に負荷５のインピーダンスが正常値であって、入力
信号の小さいときは、出力電流検出用トランジスタ１１
および電圧検出用トランジスタ１９は共にオフ状態であ
り、この結果第１のおよび第２の駆動用トランジスタ２
０および２２、第１のおよび第２の保護用トランジスタ
２１および２３はオフ状態で保護回路は作用せず、シン
グルエンデツド・プッシュプル増幅器は通常の増幅動作
を行う。

第２に負荷５のインピーダンスが正常値で大信号入力時
は、出力電流検出用トランジスタ１１および電圧検出用
トランジスタ１９はともにオン状態となり、電圧検出用
トランジスタ１９のコレクタ電位は、はぼ零電位となり
、第１のおよび第２の駆動用トランジスタ２０および２
２にバイアス電位が印加されずオフ状態のま）である。

この結果第１のおよび第２の保護用トランジスタ２１お
よび２３はオフ状態のま）であり保護回路は作用せず、
シングルエンデツド・プッシュプル増幅器は通常の増幅
動作を行う。

尚、この場合、負荷５がリアクタンス性の負荷の場合に
、出力トランジスタ４の出力電流と、負荷５の両端の電
圧との間に位相差が生じ、保護回路が負荷５の値が正常
値であるにもかかわらずあたかも過負荷の場合の如く誤
動作をすることがある。

このため抵抗１８を挿入して、抵抗１８とコンデンサ１
７との時定数により定まる時間の間、電圧検出用トラン
ジスタ１９がオフ状態となるのを遅らせて、前記誤動作
を防止している。

第３に負荷５のインピーダンスの減少または負荷５の短
絡などの過負荷時は、出力トランジスタ４が動作状態と
なる負の半サイクル入力時には過大な出力電流のために
出力電流検出用トランジスタ１１はオン状態となり、負
荷５の両端の電圧は減少して電圧検出用トランジスタ１
９はオフ状態となる。

そこで第１のおよび第２の駆動用トランジスタ２０およ
び２２は電流検出用トランジスタ１１の出力電力により
生じた抵抗１４の両端の電圧によりバイアスされて、オ
ン状態となり、第１のおよび第２の保護用トランジスタ
２１および２３はオン状態となって出力トランジスタ１
，２゜３および４の入力を制限し、出力トランジスタ１
、２．３および４を過負荷による破壊から保護する。

また、出力トランジスタ３が動作状態となる次の正の半
サイクル入力時には、前の負の半サイクル入力時に充電
されたコンデンサ１５の電荷によリ、コンデンサ１５、
抵抗１３および１４にて決まる時定数にて定まる時間を
適当に選択し、駆動用トランジスタ２０および２２のオ
ン状態を前記正の半サイクル入力期間オン状態に維持し
て出力トランジスタ１，２．３および４を保護する。

また、出力トランジスタ３のエミッタに接続した抵抗を
用い、出力トランジスタ３の出力電流で過電流を検出す
る場合は第１図に示した保護回路の出力電流検出用トラ
ンジスタ１１および抵抗９．１０は抵抗７側に接続する
ことは勿論であるが、保護回路の各トランジスタ、１１
，１９，２０．２１，２２および２３を相補型のトラン
ジスタに変え、かつダイオード１６の接続方向を逆にす
ることにより行うことができる。

つぎに本考案の第２の実施例につき説明する。

第２図は本考案の第２の実施例のプッシュプル増幅器の
出力トランジスタの保護回路の回路図である。

第２図に示した実施例は、出力段が準コンプリメンタリ
な回路で構成されたシングルエンデツド・プッシュプル
増幅器に保護回路を接続したものである。

すなわち第１図の出力トランジスタ３に代って出力トラ
ンジスタ３と相補型のトランジスタ３′が接続しである
。

また、保護回路についてい、えば、負荷５に印加される
電圧を抵抗２４と２５とにより分圧して、半波整流回路
に印加するようにした例で示しである。

その他は第１の実施例で示した回路と全く同様であり、
その作用も同様であるため詳細な説明は省略する。

つぎに本考案の第３の実施例について説明する。

第３図は本考案の第３の実施例のプッシュプル増幅器の
出力トランジスタの保護回路の回路図である。

第３図に示した回路は第１図に示した回路に、第１の駆
動用トランジスタ２０のコレクタト第１の保護用トラン
ジスタ２１のベースとの間に、第１の保護用トランジス
タのベース・エミッタ間の順方向と同一の方向にダｆオ
ード２６を接続したことであり、ダイオード２７につい
ても同様である。

また、ダイオード１６の陽極とコンデンサ１７との間に
、ダイオード２８を接続している。

また第２図の回路と同様、負荷５に印加される電圧を分
圧する抵抗２４および２５が接続しである。

以上の回路において、出力トランジスタ１゜２．３およ
び４を保護する作用は第１の実施例の場合と同様である
ため詳細な説明は省略する。

ダイオード２６は第１の保護用トランジスタ２１のベー
ス・エミッタ間の逆耐圧超過防止用であって、出力トラ
ンジスタ２の入力が増加した場合に第１の保護用トラン
ジスタ２１のエミッタ・ベースを通して第１の駆動用ト
ランジスタのコレクタへ流れる電流を阻止して、第１の
保護用トランジスタ２１のベース・エミッタ間の逆耐圧
超過を防止する。

ダイオード２７についても同様である。

ダイオード２８も逆流防止用であり、除外してもよい。

つぎに本考案の第４の実施例につき説明する。

第４図は本考案の第４の実施例のプッシュプル増幅器の
保護回路の回路図である。

第４図に示した回路は第３図に示した回路の第１の駆動
用トランジスタ２０のエミッタ、第２の駆動用トランジ
スタ２２のベースおよび抵抗１４の一方の端子を接地せ
ずに、抵抗２４と２５との共通接続点に接続し、ダイオ
ード２６および２７を除外した以外は第３図に示した回
路と同一である。

第４図に示した本実施例の場合も、出力トランジスタ１
． ２． ３および４の保護作用については第１ないし
第３の実施例の場合と同様であり、詳細な説明は省略す
るが、第１の駆動用トランジスタ２０のエミッタ、第２
の駆動用トランジスタ２２のベースおよび抵抗１４の一
端子を上記した如く接続したことにより、第１の駆動用
トランジスタ２０のエミッタおよび第２の駆動用トラン
ジスタ２２のベースは、出力トランジスタ１，２の入力
信号と同一方向に励振されるため、第１のおよび第２の
保護用トランジスタ２１および２３のベース・エミッタ
に逆方向電圧はかかわらず、第３図に示したダイオード
２６および２７を省略することができる。

尚、ダイオード２９は電圧検出用トランジスタ１９の逆
流防止用である。

以上説明した如く本考案によれば、プッシュプル増幅器
の何れか一方の出力トランジスタの出力電流の過大およ
び負荷の電圧の過少を検出することにより、前記出力電
流の過大と負荷の電圧の過少が同時に検出されたときプ
ッシュプル増幅器の前記一方の出力トランジスタのみな
らず他方の出力トランジスタも含めて保護することがで
きる。

【図面の簡単な説明】

第１図は本考案のプッシュプル増幅器の出力トランジス
タの保護回路の第１の実施例の回路図。 第２図は本考案のプッシュプル増幅器の出力トランジス
タの保護回路の第２の実施例の回路図。 第３図は本考案のプッシュプル増幅器の出力トランジス
タの保護回路の第３の実施例の回路図。 第４図は本考案のプッシュプル増幅器の出力トランジス
タの保護回路の第４の実施例の回路図。 １、 ２． ３． ３’および４・・・・・・出力トラ
ンジスタ、５・・・・・・負荷、６・・・・・・バイア
ス回路、１１・曲・出力電流検出用トランジスタ、１９
・・・・・・電圧検出用トランジスタ、２０および２２
・・・・・・第１のおよび第２の駆動用トランジスタ、
２１および２３・・・・・・第１および第２の保護用ト
ランジスタ、１６゜２６．２７，２８．２９・・・・・
・ダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. プッシュプル増幅器の何れか一方の出力トランジスタの
   エミッタと電源との間に抵抗を接続し、前記抵抗中を流
   れる出力電流により発生する電圧にてバイアスされる出
   力電流検出用トランジスタのコレクタ抵抗に一端を接地
   したコンデンサの他端を接続すると共に、負荷の両端に
   接続して前記一方の出力トランジスタの出力電流により
   発生する電圧を半波整流する整流回路を設け、前記整流
   回路の出力でバイアスされる電圧検出用トランジスタを
   前記コンデンサと並列に接続すると共に、前記コレクタ
   抵抗に発生する電圧がそれぞれエミッタおよびベースに
   入力される互いに逆極性の第１および第２の駆動用トラ
   ンジスタを設け、前記第１および第２の駆動用トランジ
   スタによりそれぞれプッシュプル増幅器の出力トランジ
   スタの入力端に並列に接続した第１および第２の保護用
   トランジスタをオン状態に駆動して前記出力トランジス
   タの入力を制限することを特徴とするプッシュプル増幅
   器の出力トランジスタの保護回路。