JPS584252Y2 - ゾウフクキノ ホゴカイロ - Google Patents
ゾウフクキノ ホゴカイロInfo
- Publication number
- JPS584252Y2 JPS584252Y2 JP1975052197U JP5219775U JPS584252Y2 JP S584252 Y2 JPS584252 Y2 JP S584252Y2 JP 1975052197 U JP1975052197 U JP 1975052197U JP 5219775 U JP5219775 U JP 5219775U JP S584252 Y2 JPS584252 Y2 JP S584252Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- protection
- voltage
- power amplification
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案は負荷短絡等による過大電流により電力増幅トラ
ンジスタが破壊されるのを防止する為の増幅器の保護回
路に関し、特に正常大出力時に前記保護回路が誤動作す
るのを防止する誤動作防止機能を有する増幅器の保護回
路に関する。
ンジスタが破壊されるのを防止する為の増幅器の保護回
路に関し、特に正常大出力時に前記保護回路が誤動作す
るのを防止する誤動作防止機能を有する増幅器の保護回
路に関する。
電力増幅トランジスタと出力中点との間に過大電流検出
抵抗を接続し、該過大電流検出抵抗の両端電圧を保護ト
ランジスタのベースに印加し、該保護トランジスタのコ
レクタ・エミッタ通路を介して信号を側路する形式の保
護回路が従来公知である。
抵抗を接続し、該過大電流検出抵抗の両端電圧を保護ト
ランジスタのベースに印加し、該保護トランジスタのコ
レクタ・エミッタ通路を介して信号を側路する形式の保
護回路が従来公知である。
しかしながらそのような保護回路は、正常大出力時にお
いて過大電流検出抵抗の電圧降下が大きくなり、保護ト
ランジスタが動作してしまうという誤動作を生じる欠点
がある。
いて過大電流検出抵抗の電圧降下が大きくなり、保護ト
ランジスタが動作してしまうという誤動作を生じる欠点
がある。
又、前記欠点を改善する為保護レベルを上げると過大電
流時に保護回路が動作せず、電力増幅トランジスタが破
壊するという危惧が生じてくる。
流時に保護回路が動作せず、電力増幅トランジスタが破
壊するという危惧が生じてくる。
本考案は上述の点に鑑み成されたもので、制御トランジ
スタを付加することにより、正常大出力時における誤動
作を防止せんとするものである。
スタを付加することにより、正常大出力時における誤動
作を防止せんとするものである。
以下本考案に係る増幅器の保護回路の一実施例に基き図
面を参照しながら説明する。
面を参照しながら説明する。
図において1はベースを入力端子とする前置駆動トラン
ジスタ、2及び3は駆動トランジスタ、4及び5は電力
増幅トランジスタ、6は負荷となるスピーカである。
ジスタ、2及び3は駆動トランジスタ、4及び5は電力
増幅トランジスタ、6は負荷となるスピーカである。
又、7は前記電力増幅トランジスタ4のエミッタと出力
中点Aとの間に接続された過大電流検出抵抗、8は前記
電力増幅トランジスタ4のエミッタに抵抗9を介してそ
のベースを接続された保護トランジスタ、10は該保護
トランジスタのベースにコレクタを接続された制御トラ
ンジスタ、11は正の電源12と負の電源13との間の
電圧を分割し、基準電位点Bを作る為の電圧分割回路で
、前記保護トランジスタ8のコレクタは前記駆動トラン
ジスタ2のベースに、エミッタは出力中点Aにそれぞれ
接続され、前記制御トランジスタ10のベースは出力中
点Aに、工□ツタは前記基準電位点Bに接続される。
中点Aとの間に接続された過大電流検出抵抗、8は前記
電力増幅トランジスタ4のエミッタに抵抗9を介してそ
のベースを接続された保護トランジスタ、10は該保護
トランジスタのベースにコレクタを接続された制御トラ
ンジスタ、11は正の電源12と負の電源13との間の
電圧を分割し、基準電位点Bを作る為の電圧分割回路で
、前記保護トランジスタ8のコレクタは前記駆動トラン
ジスタ2のベースに、エミッタは出力中点Aにそれぞれ
接続され、前記制御トランジスタ10のベースは出力中
点Aに、工□ツタは前記基準電位点Bに接続される。
更に12は下側電力増幅トランジスタ5の過大電流検出
抵抗、13は保護トランジスタ、14は制御トランジス
タでそれぞれ上側電力増幅トランジスタ4の過大電流検
出抵抗7、保護トランジスタ8、及び制御トランジスタ
10と同様の回路接続が威されている。
抵抗、13は保護トランジスタ、14は制御トランジス
タでそれぞれ上側電力増幅トランジスタ4の過大電流検
出抵抗7、保護トランジスタ8、及び制御トランジスタ
10と同様の回路接続が威されている。
次に動作を説明する。
前置駆動トランジスタ10ベースに印加された入力信号
は、該前置駆動トランジスタ1でA級増幅され、正の出
力信号は駆動トランジスタ2のベースに印加され、該駆
動トランジスタ2及び電力増幅トランジスタ4で増幅さ
れて出力中点Aに、又負の出力信号は駆動トランジスタ
3及び電力増幅トランジスタ5で増幅されて出力中点A
に互いにプッシュプルの関係で印加され、スピーカ6を
駆動する。
は、該前置駆動トランジスタ1でA級増幅され、正の出
力信号は駆動トランジスタ2のベースに印加され、該駆
動トランジスタ2及び電力増幅トランジスタ4で増幅さ
れて出力中点Aに、又負の出力信号は駆動トランジスタ
3及び電力増幅トランジスタ5で増幅されて出力中点A
に互いにプッシュプルの関係で印加され、スピーカ6を
駆動する。
いま電源12の電圧をVcc、電力増幅トランジスタ4
のコレクタ・エミッタ間電圧を■c8、過大電流検出用
抵抗7の抵抗値をR8、スピーカ6の抵抗値をRL、電
力増幅トランジスタ4のエミッタ電流をI。
のコレクタ・エミッタ間電圧を■c8、過大電流検出用
抵抗7の抵抗値をR8、スピーカ6の抵抗値をRL、電
力増幅トランジスタ4のエミッタ電流をI。
とすれば、出力中点Aとアース間の電圧vAは、保護ト
ランジスタ8及び制御トランジスタ10を考慮しないで
、 VA=RLIB=V(30VOE REIE ””
”(1)となる。
ランジスタ8及び制御トランジスタ10を考慮しないで
、 VA=RLIB=V(30VOE REIE ””
”(1)となる。
又、電力増幅トランジスタ4のエミッタ電流IEは、
となる。
更に、保護トランジスタ80ベース・工□ツタ間には過
大電流検出抵抗70両端電圧が印加されているので、該
両端電圧が所定の値になると前記保護トランジスタ8が
導通し、駆動トランジスタ20ベース電流を側路して電
力増幅トランジスタを保護する。
大電流検出抵抗70両端電圧が印加されているので、該
両端電圧が所定の値になると前記保護トランジスタ8が
導通し、駆動トランジスタ20ベース電流を側路して電
力増幅トランジスタを保護する。
又、制御トランジスタ10は、エミッタを電圧分割回路
11の基準電位点Bに、ベースを出力中点Aに接続され
ているので、前記制御トランジスタ100ベース・エミ
ッタ間電圧が立上り電圧を越えると導通し、保護トラン
ジスタ8ノヘース電流を、制御トランジスタ10のコレ
クタエミッタ径路を介して側路し、前記保護トランジス
タ8が導通するのを阻止する。
11の基準電位点Bに、ベースを出力中点Aに接続され
ているので、前記制御トランジスタ100ベース・エミ
ッタ間電圧が立上り電圧を越えると導通し、保護トラン
ジスタ8ノヘース電流を、制御トランジスタ10のコレ
クタエミッタ径路を介して側路し、前記保護トランジス
タ8が導通するのを阻止する。
ここで、増幅器の状態を正常出力時、正常大出力時、及
び負荷短絡等による過大電流時の3状態に分けて、それ
ぞれの状態における保護動作について詳細に述べる。
び負荷短絡等による過大電流時の3状態に分けて、それ
ぞれの状態における保護動作について詳細に述べる。
まず正常出力時においては、入力信号に関係する電力増
幅トランジスタ4のエミッタ電流■。
幅トランジスタ4のエミッタ電流■。
は小さく、従って出力中点Aの電位も比較的低い。
その為竺過大電流検出抵抗7の両端電圧も低く、保護ト
ランジスタ8は非導通、制御トランジスタ10も非導通
となり、保護回路は増幅器に何らの影響も与えない。
ランジスタ8は非導通、制御トランジスタ10も非導通
となり、保護回路は増幅器に何らの影響も与えない。
次に正常大出力時においては、第(2)式に示す電力増
幅トランジスタ4のエミッタ電流が増大し、第(1)式
に示す出力中点Aとアース間の電圧vAも増大する。
幅トランジスタ4のエミッタ電流が増大し、第(1)式
に示す出力中点Aとアース間の電圧vAも増大する。
従って過大電流検出抵抗7の両端電圧が上昇し、保護ト
ランジスタ8が導通するに十分な電圧となる。
ランジスタ8が導通するに十分な電圧となる。
一方、前述の如く出力中点Aの電位が上昇するので、基
準電位点Bよりも出力中点Aの電位の方が高くなり、制
御トランジスタ10は順方向バイアスされて導通状態を
呈する。
準電位点Bよりも出力中点Aの電位の方が高くなり、制
御トランジスタ10は順方向バイアスされて導通状態を
呈する。
その為保護トランジスタ8のベース電流は制御トランジ
スタ10により側路され、該保護トランジスタ8は非導
通状態を保ち、駆動トランジスタ2のベース電流は全く
制限されない。
スタ10により側路され、該保護トランジスタ8は非導
通状態を保ち、駆動トランジスタ2のベース電流は全く
制限されない。
更に負荷短絡等による過大電流時においては、電力増幅
トランジスタ4のエミッタ電流■Eは正常大出力と同様
増大する。
トランジスタ4のエミッタ電流■Eは正常大出力と同様
増大する。
しかしながら負荷が短絡されているので、出力中点Aの
電位は略零電位に保たれており、制御トランジスタ10
0ベース°エミツタ間電圧は該制御トランジスタ10が
導通するに十分な電圧にならない。
電位は略零電位に保たれており、制御トランジスタ10
0ベース°エミツタ間電圧は該制御トランジスタ10が
導通するに十分な電圧にならない。
従って保護トランジスタ8は過大電流検出抵抗7の両端
電圧により導通せしめられ、駆動トランジスタ2のベー
ス電流は前記保護トランジスタ8のコレクタ・エミッタ
間径路により側路される。
電圧により導通せしめられ、駆動トランジスタ2のベー
ス電流は前記保護トランジスタ8のコレクタ・エミッタ
間径路により側路される。
本考案においては、上述の如く正常大出力時における保
護回路の誤動作を完全に防止することが出来たが、更に
又本考案は電源電圧の変動に対しでも安定な保護回路を
提供することが出来るものである。
護回路の誤動作を完全に防止することが出来たが、更に
又本考案は電源電圧の変動に対しでも安定な保護回路を
提供することが出来るものである。
すなわち、従来の保護回路においては保護トランジスタ
のベースに電源電圧を分割した電圧によってバイアスが
与えられていたので、電源電圧が上昇することにより保
護回路が誤動作する危険があったが、本考案に係る保護
回路は、保護トランジスタ8及び制御トランジスタ10
のバイアス回路に電源電圧に関係する電圧が全く印加さ
れていないので、電源電圧の変動に対して本考案に係る
保護回路は誤動作しない。
のベースに電源電圧を分割した電圧によってバイアスが
与えられていたので、電源電圧が上昇することにより保
護回路が誤動作する危険があったが、本考案に係る保護
回路は、保護トランジスタ8及び制御トランジスタ10
のバイアス回路に電源電圧に関係する電圧が全く印加さ
れていないので、電源電圧の変動に対して本考案に係る
保護回路は誤動作しない。
下側電力増幅トランジスタ5の保護回路の動作は、上側
電力増幅トランジスタ4の保護回路の動作と同一に付省
略する。
電力増幅トランジスタ4の保護回路の動作と同一に付省
略する。
又実施例においては正負二電源方式のプッシュプル増幅
器の為、電圧分割回路110基準電位点Bの電位を略零
電位と成したが、−電源方式のプッシュプル増幅器に適
用する場合は前記基準電位点Bの電位を電源2とすれば
よ〜を 以上述べた如く、本考案に係る増幅器の保護回路は、保
護トランジスタを制御する制御トランジスタを設けたこ
とにより、正常大出力時及び電源電圧の変動に対して極
めて安定かつ確実に動作することを可能にしたもので、
様々な方式の増幅器に適用出来る優れたものである。
器の為、電圧分割回路110基準電位点Bの電位を略零
電位と成したが、−電源方式のプッシュプル増幅器に適
用する場合は前記基準電位点Bの電位を電源2とすれば
よ〜を 以上述べた如く、本考案に係る増幅器の保護回路は、保
護トランジスタを制御する制御トランジスタを設けたこ
とにより、正常大出力時及び電源電圧の変動に対して極
めて安定かつ確実に動作することを可能にしたもので、
様々な方式の増幅器に適用出来る優れたものである。
図は本考案に係る増幅器の保護回路の一実施例を示す回
路図である。 主な図番の説明、2,3・・・・・・駆動トランジスタ
、4.5・・・・・・電力増幅トランジスタ、7,12
・・・・・・過大電流検出抵抗、8,13・・・・・・
保護トランジスタ、10,14・・・・・・制御トラン
ジスタ、11・・・・・・電圧分割回路。
路図である。 主な図番の説明、2,3・・・・・・駆動トランジスタ
、4.5・・・・・・電力増幅トランジスタ、7,12
・・・・・・過大電流検出抵抗、8,13・・・・・・
保護トランジスタ、10,14・・・・・・制御トラン
ジスタ、11・・・・・・電圧分割回路。
Claims (1)
- 電力増幅トランジスタと負荷との間に接続された過大電
流検出抵抗、該過大電流検出抵抗の両端に発生する電圧
により駆動され、前記電力増幅トランジスタの入力信号
経路を遮断する保護トランジスi、電源電圧を分割して
基準電位を得る為の電圧分割回路、及び出力中点の電位
と前記電圧分割回路の基準電位点の電位の差により駆動
され、前記保護トランジスタのベース電流を制御する制
御トランジスタとから成り、正常大出力時において、前
記制御トランジスタを導通せしめ、前記保護トランジス
タを非導通にして誤動作を防止するように威したことを
特徴とする増幅器の保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1975052197U JPS584252Y2 (ja) | 1975-04-16 | 1975-04-16 | ゾウフクキノ ホゴカイロ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1975052197U JPS584252Y2 (ja) | 1975-04-16 | 1975-04-16 | ゾウフクキノ ホゴカイロ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS51131159U JPS51131159U (ja) | 1976-10-22 |
JPS584252Y2 true JPS584252Y2 (ja) | 1983-01-25 |
Family
ID=28198749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1975052197U Expired JPS584252Y2 (ja) | 1975-04-16 | 1975-04-16 | ゾウフクキノ ホゴカイロ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS584252Y2 (ja) |
-
1975
- 1975-04-16 JP JP1975052197U patent/JPS584252Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS51131159U (ja) | 1976-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1236449A (en) | Amplifier protection circuit | |
US3681659A (en) | Amplifier protective circuit | |
US4330757A (en) | Semiconductor power amplification circuit | |
US3526846A (en) | Protective circuitry for high fidelity amplifier | |
JPS584252Y2 (ja) | ゾウフクキノ ホゴカイロ | |
US4379997A (en) | Power amplifier | |
US4216437A (en) | Protective circuitry for push-pull amplifiers | |
JPH0516691B2 (ja) | ||
JPS5847881B2 (ja) | カフカホゴカイロ | |
JPS587688Y2 (ja) | トランジスタ増幅器の保護回路 | |
US3864642A (en) | Second stage overload protection for amplifiers | |
US4199797A (en) | Protective circuit for amplifier circuits | |
US4287390A (en) | Power amplifier apparatus having over-current protection function | |
JP2845065B2 (ja) | オペアンプ | |
JPH0346579Y2 (ja) | ||
JPS6352482B2 (ja) | ||
JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
US4023074A (en) | Loudspeaker protection network | |
JPH071857Y2 (ja) | 出力トランジスタの保護回路 | |
JPS607549Y2 (ja) | 出力トランジスタの保護回路 | |
JPS6017938Y2 (ja) | プッシュプル増幅器の出力トランジスタの保護回路 | |
JPH0215380Y2 (ja) | ||
JPS5941618Y2 (ja) | トランジスタ増幅器の保護回路 | |
JPS6110334Y2 (ja) | ||
JPS6110336Y2 (ja) |