JPS607549Y2 - 出力トランジスタの保護回路 - Google Patents
出力トランジスタの保護回路Info
- Publication number
- JPS607549Y2 JPS607549Y2 JP1975075663U JP7566375U JPS607549Y2 JP S607549 Y2 JPS607549 Y2 JP S607549Y2 JP 1975075663 U JP1975075663 U JP 1975075663U JP 7566375 U JP7566375 U JP 7566375U JP S607549 Y2 JPS607549 Y2 JP S607549Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- output
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は負荷短絡時に増幅器の出力トランジスタが破壊
されるのは防止する為の出力トランジスタの保護回路に
関し、特に小信号時において前記保護回路が動作不良を
起すことを防止する手段を有する出力トランジスタの保
護回路に関する。
されるのは防止する為の出力トランジスタの保護回路に
関し、特に小信号時において前記保護回路が動作不良を
起すことを防止する手段を有する出力トランジスタの保
護回路に関する。
一般に負荷短絡時に出力トランジスタのコレクタ・エミ
ッタ間に流れる大電流を、該出力トランジスタのエミッ
タ抵抗により検出して保護回路を働かせる出力トランジ
スタの保護回路が良く知られている。
ッタ間に流れる大電流を、該出力トランジスタのエミッ
タ抵抗により検出して保護回路を働かせる出力トランジ
スタの保護回路が良く知られている。
しかしながら、このような保護回路は正常動作時におい
て前記エミッタ抵抗が電力損失を招き、特に集積回路化
した場合前記電力損失は非常に不利なものとなる。
て前記エミッタ抵抗が電力損失を招き、特に集積回路化
した場合前記電力損失は非常に不利なものとなる。
又、前述の如き従来のエミッタ抵抗を用いる保護回路は
、大入力時における大電流と負荷短絡時における大電流
との区別がつかないので、正常大入力時においても保護
回路が働いてしまうという欠点を有する。
、大入力時における大電流と負荷短絡時における大電流
との区別がつかないので、正常大入力時においても保護
回路が働いてしまうという欠点を有する。
本考案は上述の点に鑑み威されたもで、差動増幅回路を
用いて増幅器の出力中点の電圧と、増幅器を構成する増
幅トランジスタに流れる電流により誘起する電圧とを比
較して負荷短絡を検知し保護動作を行なわしめ、特に小
信号時に前記保護動作の確実性を増す為の手段を備えた
ことを特徴とするものである。
用いて増幅器の出力中点の電圧と、増幅器を構成する増
幅トランジスタに流れる電流により誘起する電圧とを比
較して負荷短絡を検知し保護動作を行なわしめ、特に小
信号時に前記保護動作の確実性を増す為の手段を備えた
ことを特徴とするものである。
以下本考案に係る保護回路の一実施例に基き、図面を参
照しながら説明する。
照しながら説明する。
図において、1はエミッタを共通接続された一対の同極
性トランジスタ2及び3から威る差動増幅回路、4は前
置駆動トランジスタ5、位相反転トランジスタ6、駆動
トランジスタ7及び8、出力トランジスタ9及び10を
主な回路素子とするシングル・エンデッド・プッシュプ
ル(以下5EPPと略す)増幅回路、11は出力コンデ
ンサ12を介して増幅器の出力中点Aに接続されたスピ
ーカ等の負荷である。
性トランジスタ2及び3から威る差動増幅回路、4は前
置駆動トランジスタ5、位相反転トランジスタ6、駆動
トランジスタ7及び8、出力トランジスタ9及び10を
主な回路素子とするシングル・エンデッド・プッシュプ
ル(以下5EPPと略す)増幅回路、11は出力コンデ
ンサ12を介して増幅器の出力中点Aに接続されたスピ
ーカ等の負荷である。
又、13は前記5EPP増幅回路4の出力トランジスタ
9及び10を負荷短絡による大電流から保護する為の保
護回路で、一対の同導電型トランジスタ14及び15か
ら威る差動増幅回路16と、増幅トランジスタ17及び
短絡トランジスタ18とから成る信号遮断回路19と、
調整トランジスタ20とダイオード21から成る電圧調
整回路2Zとにより構成される。
9及び10を負荷短絡による大電流から保護する為の保
護回路で、一対の同導電型トランジスタ14及び15か
ら威る差動増幅回路16と、増幅トランジスタ17及び
短絡トランジスタ18とから成る信号遮断回路19と、
調整トランジスタ20とダイオード21から成る電圧調
整回路2Zとにより構成される。
しかして差動増幅回路16の一方のトランジスタのベー
スは、5EPP増幅回路4の出力中点Aに接続され、他
方のトランジスタ15のベースは、電圧調整回路22を
介して5EPP増幅回路4の前置駆動トランジスタ5の
コレクタ(点B)に接続され、信号遮断回路19の短絡
トランジスタ18のコレクタは5EPP増幅回路4の位
相反転トランジスタ6のコレクタ(点C)に接続されて
いる。
スは、5EPP増幅回路4の出力中点Aに接続され、他
方のトランジスタ15のベースは、電圧調整回路22を
介して5EPP増幅回路4の前置駆動トランジスタ5の
コレクタ(点B)に接続され、信号遮断回路19の短絡
トランジスタ18のコレクタは5EPP増幅回路4の位
相反転トランジスタ6のコレクタ(点C)に接続されて
いる。
ここで保護回路1主の動作について説明する。
保護回路13を構成する差動増幅回路16の一方のトラ
ンジスタ14のベースには、出力中点Aの電圧が印加さ
れ、他方のトランジスタ15のベースには、前置駆動ト
ランジスタ5のコレクタ(点B)電圧が印加される。
ンジスタ14のベースには、出力中点Aの電圧が印加さ
れ、他方のトランジスタ15のベースには、前置駆動ト
ランジスタ5のコレクタ(点B)電圧が印加される。
その時、詳細は後述するが、前記点Bと他方のトランジ
スタ15のベースとの間には電圧調整回路22が挿入さ
れており、5EPP増幅回路土の駆動トランジスタ7の
ベース・エミッタ間電圧及び出力トランジスタ9のベー
ス・エミッタ間電圧と等しい電圧降下を与えている。
スタ15のベースとの間には電圧調整回路22が挿入さ
れており、5EPP増幅回路土の駆動トランジスタ7の
ベース・エミッタ間電圧及び出力トランジスタ9のベー
ス・エミッタ間電圧と等しい電圧降下を与えている。
従って差動増幅回路16を構成する両トランジスタ14
及び15のベース電圧は等しく、前記差動増幅回路16
は5EPP増幅回路4が正常動作をしている限り平衝し
、増幅トランジスタ17及び短絡トランジスタ18は非
導通状態を保つ。
及び15のベース電圧は等しく、前記差動増幅回路16
は5EPP増幅回路4が正常動作をしている限り平衝し
、増幅トランジスタ17及び短絡トランジスタ18は非
導通状態を保つ。
又、5EPP増幅回路4の出力中点Aの電圧が点Bの電
圧よりも高くなると、増幅トランジスタ17は導通し、
短絡トランジスタ18も導通するので5EPP増幅回路
土の点Cにおいて信号は遮断され、出力トランジスタ9
及び10が非導通となて両出力トランジスタ9及び10
は破壊から保護される。
圧よりも高くなると、増幅トランジスタ17は導通し、
短絡トランジスタ18も導通するので5EPP増幅回路
土の点Cにおいて信号は遮断され、出力トランジスタ9
及び10が非導通となて両出力トランジスタ9及び10
は破壊から保護される。
いま、負荷11が正常な状態で5EPP増幅回路工の出
力中点Aに出力コンデンサ12を介して接続されている
とすれば、差動増幅回路上及び5EPP増幅回路4は正
常に動作する。
力中点Aに出力コンデンサ12を介して接続されている
とすれば、差動増幅回路上及び5EPP増幅回路4は正
常に動作する。
すなわち、差動増幅回路1の一方のトランジスタ2のベ
ースに印加された入力信号は、前記差動増幅回路1で増
幅され、5EPP増幅回路4に印加される。
ースに印加された入力信号は、前記差動増幅回路1で増
幅され、5EPP増幅回路4に印加される。
しかして前pEPP増幅回増幅回路力信号は、前置駆動
トランジスタ5でA級増幅され、正の出力信号は駆動ト
ランジスタ7及出力トランジスタ9で増幅され、負の出
力信号は位相反転トランジスタ6、駆動トランジスタ8
及び出力トランジスタ10で増幅され互いにプツユシュ
ブルの関係で出力中点Aに印加される。
トランジスタ5でA級増幅され、正の出力信号は駆動ト
ランジスタ7及出力トランジスタ9で増幅され、負の出
力信号は位相反転トランジスタ6、駆動トランジスタ8
及び出力トランジスタ10で増幅され互いにプツユシュ
ブルの関係で出力中点Aに印加される。
その時前置駆動トランジスタ5のコレクタ(点B)の電
圧は、5EPP増幅回路工の出力中点Aの電圧よりも2
VBE (た”rL、VBEはトランジスタのベース・
エミッタ間電圧)だけ高く、又電圧調整回路22の調整
トランジスタ20及びダイオード21の電圧降下も2V
B。
圧は、5EPP増幅回路工の出力中点Aの電圧よりも2
VBE (た”rL、VBEはトランジスタのベース・
エミッタ間電圧)だけ高く、又電圧調整回路22の調整
トランジスタ20及びダイオード21の電圧降下も2V
B。
となるので、差動増幅回路16の両トランジスタ14及
び15のベース電圧は互いに等しくなり、保護回路Uは
5EPP増幅器土に何らの影響も与えない。
び15のベース電圧は互いに等しくなり、保護回路Uは
5EPP増幅器土に何らの影響も与えない。
次に何らかの原因によりスピーカ11が短絡したとすれ
ば、前置駆動トランジスタ5のコレクタに入力に追随す
る正負の信号が得られるにもかかわらず、SE PP増
増幅回路内出力中点Aの電圧は電源電圧の172に固定
される。
ば、前置駆動トランジスタ5のコレクタに入力に追随す
る正負の信号が得られるにもかかわらず、SE PP増
増幅回路内出力中点Aの電圧は電源電圧の172に固定
される。
従って点Bの電圧が出力中点Aの電圧よりも低くなるこ
とがある。
とがある。
そのような状態になると保護回路■の差動増幅回路■の
両トランジスタ14及び15のベース電圧具った値とな
り、一方のトランジスタ14が導通状態を呈し、増幅ト
ランジスタ17及び短絡トランジスタ18が導通して駆
動トランジスタ8のベース(点C)を短絡し、出力トラ
ンジスタ9及び10が破壊されるのを防止する。
両トランジスタ14及び15のベース電圧具った値とな
り、一方のトランジスタ14が導通状態を呈し、増幅ト
ランジスタ17及び短絡トランジスタ18が導通して駆
動トランジスタ8のベース(点C)を短絡し、出力トラ
ンジスタ9及び10が破壊されるのを防止する。
尚、差動増幅回路16の他方のトランジスタ15が導通
状態となる信号の半サイクル時には、保護回路上1が作
動しないが、出力ンデンサ12の電荷が放電されない為
、出力トランジスタ9に長い量大電流が流れず、必然的
に前記出力トランジスタ10の保護も行なわれる。
状態となる信号の半サイクル時には、保護回路上1が作
動しないが、出力ンデンサ12の電荷が放電されない為
、出力トランジスタ9に長い量大電流が流れず、必然的
に前記出力トランジスタ10の保護も行なわれる。
5EPP増幅回路土の前置駆動トランジスタ5への入力
信号がある程度大きければ問題ないが、小さい時(小信
号入力時)においては電圧調整回路22がないと保護回
路11が動作不良を起す危険がある。
信号がある程度大きければ問題ないが、小さい時(小信
号入力時)においては電圧調整回路22がないと保護回
路11が動作不良を起す危険がある。
すなわち、もし電圧調整回路22がないと、無信号時に
おいて点Bの電圧が出力中点Aの電圧よりも2V B
Eだけ高いので、保護回路Uの差動増幅回路■の他方の
トランジスタ15のベース電圧が一方のトランジスタ1
4のベース電圧より2VBEだけ高い状態にある。
おいて点Bの電圧が出力中点Aの電圧よりも2V B
Eだけ高いので、保護回路Uの差動増幅回路■の他方の
トランジスタ15のベース電圧が一方のトランジスタ1
4のベース電圧より2VBEだけ高い状態にある。
従って小信号入力時においては前置駆動トランジスタ5
のコレクタ電圧があまり低くならず、保護回路11の差
動増幅回路16の一方のトランジスタ14のベース電圧
が他方のトランジスタ15のベース電圧よりも高くなれ
ないので保護回路■は動作せず、出力トランジスタ9及
び10が破壊される危険がある。
のコレクタ電圧があまり低くならず、保護回路11の差
動増幅回路16の一方のトランジスタ14のベース電圧
が他方のトランジスタ15のベース電圧よりも高くなれ
ないので保護回路■は動作せず、出力トランジスタ9及
び10が破壊される危険がある。
その為、本考案においては電圧調整回路22を設けるこ
とにより無信号時における保護回路13の差動増幅回路
■の両トランジスタ14及び15のベース電圧を一致せ
しめ、不信時における保護回路Uの検出効果を増大して
いる。
とにより無信号時における保護回路13の差動増幅回路
■の両トランジスタ14及び15のベース電圧を一致せ
しめ、不信時における保護回路Uの検出効果を増大して
いる。
前記電圧調整回路22は実施例においては調整トランジ
スタ20とダイオード21とにより構成されているが、
点B出力中点Aとの間の電位差を解消するような回路に
適宜変更可能である。
スタ20とダイオード21とにより構成されているが、
点B出力中点Aとの間の電位差を解消するような回路に
適宜変更可能である。
又、保護回路13の差動増幅回路16は平衡型に構成さ
れているので負荷短絡検出効果を増大させることが出来
、又、前記差動増幅回路16は定電流トランジスタ24
及び、抵抗25とダイオード26.27との分割回路に
より構成される定電流回路により駆動されるので、大幅
な電源電圧の変動に対しても影響を受けるこなく確実な
保護動作をするものである。
れているので負荷短絡検出効果を増大させることが出来
、又、前記差動増幅回路16は定電流トランジスタ24
及び、抵抗25とダイオード26.27との分割回路に
より構成される定電流回路により駆動されるので、大幅
な電源電圧の変動に対しても影響を受けるこなく確実な
保護動作をするものである。
以上述べた如く、本考案に係る出力トランジスタの保護
回路は集積回路化に適したもので、確実な保護動作が得
られ、特に小信号時においても正確に動作する優れた保
護回路を提供出来るものである。
回路は集積回路化に適したもので、確実な保護動作が得
られ、特に小信号時においても正確に動作する優れた保
護回路を提供出来るものである。
図は本考案に係る出力トランジスタの保護回路の一実施
例を示す回路図である。 主な図番の説明、1・・・・・・差動増幅回路、4・・
・・・・5EPP増幅回路、13・・・・・・保護回路
、16・・・・・・差動増幅回路、19・・・・・・信
号遮断回路、22・・・・・・電圧調整回路
例を示す回路図である。 主な図番の説明、1・・・・・・差動増幅回路、4・・
・・・・5EPP増幅回路、13・・・・・・保護回路
、16・・・・・・差動増幅回路、19・・・・・・信
号遮断回路、22・・・・・・電圧調整回路
Claims (1)
- 負荷短絡時に流れる大電流により増幅器の出力トランジ
スタが破壊されるのを防止する為の出力トランジスタの
保護回路において、前記増幅器の出力中点の電圧と、前
記出力トランジスタを駆動する前置駆動トランジスタに
流れる電流によって誘起する電圧とを比較する差動増幅
回路、該差動増幅回路により駆動され、前記前置駆動ト
ランジスタと負側出力トランジスタとの間の信号略にお
いて負荷短絡時に信号を遮断する為の信号遮断回路、及
び正常動作時に前記差動増幅回路の両トランジスタのベ
ース電圧を等しくする為の電圧調整回路とを設け、小信
号時における前記保護回路の動作不良を防止するように
威したことを特徴とする出力トランジスタの保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1975075663U JPS607549Y2 (ja) | 1975-06-03 | 1975-06-03 | 出力トランジスタの保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1975075663U JPS607549Y2 (ja) | 1975-06-03 | 1975-06-03 | 出力トランジスタの保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS51155040U JPS51155040U (ja) | 1976-12-10 |
JPS607549Y2 true JPS607549Y2 (ja) | 1985-03-14 |
Family
ID=28549941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1975075663U Expired JPS607549Y2 (ja) | 1975-06-03 | 1975-06-03 | 出力トランジスタの保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS607549Y2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4953751A (ja) * | 1972-09-28 | 1974-05-24 |
-
1975
- 1975-06-03 JP JP1975075663U patent/JPS607549Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4953751A (ja) * | 1972-09-28 | 1974-05-24 |
Also Published As
Publication number | Publication date |
---|---|
JPS51155040U (ja) | 1976-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4549147A (en) | Load impedance detector for audio power amplifiers | |
JPH0474731B2 (ja) | ||
JP3697679B2 (ja) | 安定化電源回路 | |
US4330757A (en) | Semiconductor power amplification circuit | |
US3526846A (en) | Protective circuitry for high fidelity amplifier | |
KR900007923B1 (ko) | 음성출력증폭기 | |
JPS6262084B2 (ja) | ||
JPS607549Y2 (ja) | 出力トランジスタの保護回路 | |
JP2845065B2 (ja) | オペアンプ | |
US4287390A (en) | Power amplifier apparatus having over-current protection function | |
US4023074A (en) | Loudspeaker protection network | |
JPS5938762B2 (ja) | Otl回路の保護回路 | |
JPH071857Y2 (ja) | 出力トランジスタの保護回路 | |
JPH0145150Y2 (ja) | ||
JPS587688Y2 (ja) | トランジスタ増幅器の保護回路 | |
US4199797A (en) | Protective circuit for amplifier circuits | |
JP4483010B2 (ja) | 電力増幅器用保護回路 | |
JP2702146B2 (ja) | 増幅回路 | |
JPS584252Y2 (ja) | ゾウフクキノ ホゴカイロ | |
JPS6352482B2 (ja) | ||
JPS602650Y2 (ja) | トランジスタ増幅器の保護回路 | |
JPS6012393Y2 (ja) | スピ−カ保護回路 | |
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
JP3281852B2 (ja) | 増幅回路の保護回路 | |
JPH0611090B2 (ja) | ショック音防止回路 |