JP2702146B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2702146B2 JP2702146B2 JP63104736A JP10473688A JP2702146B2 JP 2702146 B2 JP2702146 B2 JP 2702146B2 JP 63104736 A JP63104736 A JP 63104736A JP 10473688 A JP10473688 A JP 10473688A JP 2702146 B2 JP2702146 B2 JP 2702146B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- base
- detection signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は増幅回路、特に、出力端子が正電源，負電
源，または接地電位に短絡された場合に出力トランジス
タの破壊を防止する保護回路を有する増幅回路に関す
る。
源，または接地電位に短絡された場合に出力トランジス
タの破壊を防止する保護回路を有する増幅回路に関す
る。
次に従来の増幅回路について図面を参照して詳細に説
明する。
明する。
第２図は従来の増幅回路の一例を示す回路図である。
破線100内はシングル・エンド・プッシュプル出力のバ
ランスド・トランスホーマ・レス方式増幅回路の出力段
である。
破線100内はシングル・エンド・プッシュプル出力のバ
ランスド・トランスホーマ・レス方式増幅回路の出力段
である。
第２図に示す増幅回路は、正電源端子５にトランジス
タ1,2のコレクタが接続され、非反転出力端子６にはト
ランジスタ１のエミッタとトランジスタ３のコレクタが
接続され、反転出力端子７はトランジスタ４のエミッタ
とトランジスタ４のコレクタが接続され、負電源端子９
にはトランジスタ3,4のベースが接続される。
タ1,2のコレクタが接続され、非反転出力端子６にはト
ランジスタ１のエミッタとトランジスタ３のコレクタが
接続され、反転出力端子７はトランジスタ４のエミッタ
とトランジスタ４のコレクタが接続され、負電源端子９
にはトランジスタ3,4のベースが接続される。
トランジスタ１のベースにはドライバトランジスタ60
のエミッタが、ドライバトランジスタ60のベースには定
電流源61が接続される。
のエミッタが、ドライバトランジスタ60のベースには定
電流源61が接続される。
保護回路として、トランジスタ１のベースにトランジ
スタ１とカレントミラー回路を構成するトランジスタ62
のベースが接続され、トランジスタ62のエミッタは抵抗
63を介して非反転出力端子６に接続され、トランジスタ
62のコレクタはダイオード64のカソードとトランジスタ
65のベースに接続される。
スタ１とカレントミラー回路を構成するトランジスタ62
のベースが接続され、トランジスタ62のエミッタは抵抗
63を介して非反転出力端子６に接続され、トランジスタ
62のコレクタはダイオード64のカソードとトランジスタ
65のベースに接続される。
ダイオード65のアノードとトランジスタ65のエミッタ
は正電源端子５に接続される。
は正電源端子５に接続される。
トランジスタ65のコレクタはトランジスタ67のベース
と、抵抗66を介して負電源端子９に接続される。
と、抵抗66を介して負電源端子９に接続される。
トランジスタ67のコレクタはドライバトランジスタ60
のベースに、エミッタは非反転出力端子６に接続され
る。
のベースに、エミッタは非反転出力端子６に接続され
る。
ここで、非反転出力端子６が負電源端子９に短絡され
た場合の動作について説明する。
た場合の動作について説明する。
トランジスタ１に出力電流として短絡電流が流れる
と、トランジスタ62、ダイオード64、トランジスタ65に
も電流が流れ、抵抗66に電圧降下を生ずる。
と、トランジスタ62、ダイオード64、トランジスタ65に
も電流が流れ、抵抗66に電圧降下を生ずる。
トランジスタ67はエミッタが非反転出力端子６を通し
て負電源端子９に短絡されるので、ベース・エミッタ間
に電圧が生じて動作状態になり、ドライバトランジスタ
60のベース電流を引き込み、ドライバトランジスタ60の
エミッタ電流を制限する。したがって、トランジスタ１
の出力電流が制限され、トランジスタ１を破壊から保護
する。
て負電源端子９に短絡されるので、ベース・エミッタ間
に電圧が生じて動作状態になり、ドライバトランジスタ
60のベース電流を引き込み、ドライバトランジスタ60の
エミッタ電流を制限する。したがって、トランジスタ１
の出力電流が制限され、トランジスタ１を破壊から保護
する。
一方、この増幅回路の正常動作時を考えてみると、負
荷８が純抵抗で非反転出力端子６に第３図（ａ）に示す
ような電圧波形が出力されている場合は、第３図（ｂ）
に示すような電流が出力トランジスタ１に流れる。
荷８が純抵抗で非反転出力端子６に第３図（ａ）に示す
ような電圧波形が出力されている場合は、第３図（ｂ）
に示すような電流が出力トランジスタ１に流れる。
期間t1では、トランジスタ１に電流が流れ、抵抗66に
電圧が発生するが、非反転出力端子６が接地電位より上
側に振られているので、トランジスタ67のベース・エミ
ッタが逆バイアスになるため、保護動作は行われない。
電圧が発生するが、非反転出力端子６が接地電位より上
側に振られているので、トランジスタ67のベース・エミ
ッタが逆バイアスになるため、保護動作は行われない。
期間t2では、トランジスタ１に電流が流れないので、
非反転出力端子６が接地電位より下側に振られていて
も、トランジスタ67のベース・エミッタ間に電圧が発生
しないため、保護動作は行なわれない。
非反転出力端子６が接地電位より下側に振られていて
も、トランジスタ67のベース・エミッタ間に電圧が発生
しないため、保護動作は行なわれない。
次に、負荷８が拡声器のような誘導リアクタンスの場
合は、第３図（ｃ）に示すような電流が出力トランジス
タ１に流れ、位相遅れＴを生じる。
合は、第３図（ｃ）に示すような電流が出力トランジス
タ１に流れ、位相遅れＴを生じる。
このＴの期間では、トランジスタ１に電流が流れてお
り、抵抗66には電圧が発生している。
り、抵抗66には電圧が発生している。
この時、非反転出力端子６は接地電位より下側に振れ
ており、トランジスタ67のベース・エミッタ間に電圧が
発生するため、トランジスタ67が動作するので、不必要
な保護動作が行なわれる。
ており、トランジスタ67のベース・エミッタ間に電圧が
発生するため、トランジスタ67が動作するので、不必要
な保護動作が行なわれる。
上述した従来の増幅回路は、誘導性負荷の場合に不必
要な保護動作が行なわれるので、非反転出力端子６と反
転出力端子７との間に異常波形が発生するという欠点が
あった。
要な保護動作が行なわれるので、非反転出力端子６と反
転出力端子７との間に異常波形が発生するという欠点が
あった。
本発明の増幅回路は、第１と第２の出力トランジスタ
を縦続した非反転出力部と、第３と第４の出力トランジ
スタを縦続した反転出力部と、前記第１〜４の出力トラ
ンジスタに流れる電流を検出し第１〜４の検出信号を出
力する第１〜４の電流検出トランジスタと、前記第１〜
４の検出信号にもとづいて前記前記第１〜４の出力トラ
ンジスタを保護する保護部とを含むシングル・エンド・
プッシュ・プル方式の増幅回路において、 （Ａ）前記第１の検出信号をベースに入力した第１のト
ランジスタと前記第４の検出信号をベースに入力した第
２のトランジスタよりなる第１の差動増幅回路を含み、
前記第１のトランジスタのコレクタは第１の負荷抵抗と
第３のトランジスタのエミッタおよび第４のトランジス
タのベースに接続し、前記第２のトランジスタのコレク
タは第２の負荷抵抗と第４のトランジスタのエミッタお
よび第３のトランジスタのベースに接続し、前記第１の
検出信号と前記第４の検出信号との間にレベル差があっ
た場合第１の異常信号を前記第3,第４のトランジスタの
コレクタの共通接続点より出力する第１の比較部、 （Ｂ）前記第２の検出信号をベースに入力した第５のト
ランジスタと前記第３の検出信号をベースに入力した第
６のトランジスタよりなる第２の差動増幅回路を含み、
前記第５のトランジスタのコレクタは第３の負荷抵抗と
第７のトランジスタのエミッタおよび第８のトランジス
タのベースに接続し、前記第６のトランジスタのコレク
タは第４の負荷抵抗と第８のトランジスタのエミッタお
よび第７のトランジスタのベースに接続し、前記第２の
検出信号と前記第３の検出信号との間にレベル差があっ
た場合第２の異常信号を前記第7,第８のトランジスタの
コレクタの共通接続点より出力する第２の比較部、 （Ｃ）前記第１の異常信号または前記第２の異常信号に
もとづいて、前記検出信号の代りに前記保護回路を作動
させる作動信号を作成する作動信号作成部、 とを含んで構成される。
を縦続した非反転出力部と、第３と第４の出力トランジ
スタを縦続した反転出力部と、前記第１〜４の出力トラ
ンジスタに流れる電流を検出し第１〜４の検出信号を出
力する第１〜４の電流検出トランジスタと、前記第１〜
４の検出信号にもとづいて前記前記第１〜４の出力トラ
ンジスタを保護する保護部とを含むシングル・エンド・
プッシュ・プル方式の増幅回路において、 （Ａ）前記第１の検出信号をベースに入力した第１のト
ランジスタと前記第４の検出信号をベースに入力した第
２のトランジスタよりなる第１の差動増幅回路を含み、
前記第１のトランジスタのコレクタは第１の負荷抵抗と
第３のトランジスタのエミッタおよび第４のトランジス
タのベースに接続し、前記第２のトランジスタのコレク
タは第２の負荷抵抗と第４のトランジスタのエミッタお
よび第３のトランジスタのベースに接続し、前記第１の
検出信号と前記第４の検出信号との間にレベル差があっ
た場合第１の異常信号を前記第3,第４のトランジスタの
コレクタの共通接続点より出力する第１の比較部、 （Ｂ）前記第２の検出信号をベースに入力した第５のト
ランジスタと前記第３の検出信号をベースに入力した第
６のトランジスタよりなる第２の差動増幅回路を含み、
前記第５のトランジスタのコレクタは第３の負荷抵抗と
第７のトランジスタのエミッタおよび第８のトランジス
タのベースに接続し、前記第６のトランジスタのコレク
タは第４の負荷抵抗と第８のトランジスタのエミッタお
よび第７のトランジスタのベースに接続し、前記第２の
検出信号と前記第３の検出信号との間にレベル差があっ
た場合第２の異常信号を前記第7,第８のトランジスタの
コレクタの共通接続点より出力する第２の比較部、 （Ｃ）前記第１の異常信号または前記第２の異常信号に
もとづいて、前記検出信号の代りに前記保護回路を作動
させる作動信号を作成する作動信号作成部、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す回路図である。
第１図に示す増幅回路は、トランジスタ1,2のベース
にドライバトランジスタ38,40のエミッタおよび電流検
出トランジスタ10,11のベースが接続され、トランジス
タ3,4のベースにドライバトランジスタ44,47のコレクタ
および電流検出トランジスタ12,13のベースが接続され
る。
にドライバトランジスタ38,40のエミッタおよび電流検
出トランジスタ10,11のベースが接続され、トランジス
タ3,4のベースにドライバトランジスタ44,47のコレクタ
および電流検出トランジスタ12,13のベースが接続され
る。
ドライバトランジスタ38,40のベースには定電流源39,
41が接続され、ドライバトランジスタ44,47のエミッタ
には定電流源43,46をベースに有するトランジスタ42,45
のエミッタが接続される。
41が接続され、ドライバトランジスタ44,47のエミッタ
には定電流源43,46をベースに有するトランジスタ42,45
のエミッタが接続される。
電流検出トランジスタ10,11,12,13の各エミッタは、
抵抗14,15,16,17を介してトランジスタ1,2,3,4の各エミ
ッタに接続される。
抵抗14,15,16,17を介してトランジスタ1,2,3,4の各エミ
ッタに接続される。
電流検出トランジスタ10,11,12,13の各コレクタは、
差動増幅回路の入力端子であるトランジスタ21,31およ
びトランジスタ30,22に接続される。
差動増幅回路の入力端子であるトランジスタ21,31およ
びトランジスタ30,22に接続される。
差動増幅回路の出力信号はトランジスタ37,トランジ
スタ49,50,51,52を介して、ドライバトランジスタ38,4
0,およびドライバトランジスタ44,47を制御するトラン
ジスタ42,45に供給される。
スタ49,50,51,52を介して、ドライバトランジスタ38,4
0,およびドライバトランジスタ44,47を制御するトラン
ジスタ42,45に供給される。
次に、非反転出力端子６が負電源端子９に短絡した場
合の動作を説明する。
合の動作を説明する。
トランジスタ１には短絡電流が流れるが、トランジス
タ４には流れないので、抵抗18の電圧降下が抵抗19の電
圧降下よりも大きくなり、抵抗25の電圧降下が低下26の
電圧降下よりも大きくなるので、トランジスタ24,37,49
〜52がONになるので、トランジスタ１〜４のドライブ電
流が制限され、破壊が防止される。
タ４には流れないので、抵抗18の電圧降下が抵抗19の電
圧降下よりも大きくなり、抵抗25の電圧降下が低下26の
電圧降下よりも大きくなるので、トランジスタ24,37,49
〜52がONになるので、トランジスタ１〜４のドライブ電
流が制限され、破壊が防止される。
他の短絡状態の場合も同様に破壊が防止される。
次に、正常動作の場合について説明する。
トランジスタ１とトランジスタ４、およびトランジス
タ２とトランジスタ３には、出力電流の位相がずれてい
る場合でも等しい電流が流れているので、差動増幅回路
のトランジスタ21と22、およびトランジスタ30と31のベ
ース電圧に差は生ぜず、トランジスタ37が動作すること
なく、保護動作は行なわれない。
タ２とトランジスタ３には、出力電流の位相がずれてい
る場合でも等しい電流が流れているので、差動増幅回路
のトランジスタ21と22、およびトランジスタ30と31のベ
ース電圧に差は生ぜず、トランジスタ37が動作すること
なく、保護動作は行なわれない。
本発明の増幅回路は、シングル・エンド・プッシュ・
プル回路の非反転出力部の上側トランジスタと反転出力
部下側トランジスタとの電流差、または非反転出力部の
下側トランジスタと反転出力部上側トランジスタとの電
流差が生じた場合にのみ保護回路を動作されることによ
り、誘導性リアクタンスを負荷させた場合でも異常波形
の発生を防止でき、かつBTL方式増幅回路の出力端子が
負電源電位，正電源電位どちらに短絡された場合でも保
護動作を行うことができるという効果がある。
プル回路の非反転出力部の上側トランジスタと反転出力
部下側トランジスタとの電流差、または非反転出力部の
下側トランジスタと反転出力部上側トランジスタとの電
流差が生じた場合にのみ保護回路を動作されることによ
り、誘導性リアクタンスを負荷させた場合でも異常波形
の発生を防止でき、かつBTL方式増幅回路の出力端子が
負電源電位，正電源電位どちらに短絡された場合でも保
護動作を行うことができるという効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
の一例を示す回路図、第３図は（ａ）〜（ｃ）第２図の
動作を説明する波形図である。 １〜４……トランジスタ、５……正電源端子、６……非
反転出力端子、７……反転出力端子、８……負荷、９…
…負電源端子。
の一例を示す回路図、第３図は（ａ）〜（ｃ）第２図の
動作を説明する波形図である。 １〜４……トランジスタ、５……正電源端子、６……非
反転出力端子、７……反転出力端子、８……負荷、９…
…負電源端子。
Claims (1)
- 【請求項１】第１と第２の出力トランジスタを縦続した
非反転出力部と、第３と第４の出力トランジスタを縦続
した反転出力部と、前記第１〜４の出力トランジスタに
流れる電流を検出し第１〜４の検出信号を出力する第１
〜４の電流検出トランジスタと、前記第１〜４の検出信
号にもとづいて前記前記第１〜４の出力トランジスタを
保護する保護部とを含むシングル・エンド・プッシュ・
プル方式の増幅回路において、 （Ａ）前記第１の検出信号をベースに入力した第１のト
ランジスタと前記第４の検出信号をベースに入力した第
２のトランジスタよりなる第１の差動増幅回路を含み、
前記第１のトランジスタのコレクタは第１の負荷抵抗と
第３のトランジスタのエミッタおよび第４のトランジス
タのベースに接続し、前記第２のトランジスタのコレク
タは第２の負荷抵抗と第４のトランジスタのエミッタお
よび第３のトランジスタのベースに接続し、前記第１の
検出信号と前記第４の検出信号との間にレベル差があっ
た場合第１の異常信号を前記第3,第４のトランジスタの
コレクタの共通接続点より出力する第１の比較部、 （Ｂ）前記第２の検出信号をベースに入力した第５のト
ランジスタと前記第３の検出信号をベースに入力した第
６のトランジスタよりなる第２の差動増幅回路を含み、
前記第５のトランジスタのコレクタは第３の負荷抵抗と
第７のトランジスタのエミッタおよび第８のトランジス
タのベースに接続し、前記第６のトランジスタのコレク
タは第４の負荷抵抗と第８のトランジスタのエミッタお
よび第７のトランジスタのベースに接続し、前記第２の
検出信号と前記第３の検出信号との間にレベル差があっ
た場合第２の異常信号を前記第7,第８のトランジスタの
コレクタの共通接続点より出力する第２の比較部、 （Ｃ）前記第１の異常信号または前記第２の異常信号に
もとづいて、前記検出信号の代りに前記保護回路を作動
させる作動信号を作成する作動信号作成部、 とを含むことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63104736A JP2702146B2 (ja) | 1988-04-26 | 1988-04-26 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63104736A JP2702146B2 (ja) | 1988-04-26 | 1988-04-26 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01273409A JPH01273409A (ja) | 1989-11-01 |
| JP2702146B2 true JP2702146B2 (ja) | 1998-01-21 |
Family
ID=14388782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63104736A Expired - Lifetime JP2702146B2 (ja) | 1988-04-26 | 1988-04-26 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702146B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6181010A (ja) * | 1984-09-28 | 1986-04-24 | Nec Ic Microcomput Syst Ltd | Ｂｔｌ回路 |
-
1988
- 1988-04-26 JP JP63104736A patent/JP2702146B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01273409A (ja) | 1989-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPWO2004010575A1 (ja) | パワーアンプ装置 | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| JPH0476524B2 (ja) | ||
| JPS6262084B2 (ja) | ||
| JP2702146B2 (ja) | 増幅回路 | |
| JP3659741B2 (ja) | 出力トランジスタの保護回路 | |
| US4764688A (en) | Output current darlington transistor driver circuit | |
| US4287390A (en) | Power amplifier apparatus having over-current protection function | |
| JP2845065B2 (ja) | オペアンプ | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JP4221685B2 (ja) | 増幅回路 | |
| JP4483010B2 (ja) | 電力増幅器用保護回路 | |
| JPS6223136Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2530542Y2 (ja) | 直流検出回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JP3281852B2 (ja) | 増幅回路の保護回路 | |
| JPS587688Y2 (ja) | トランジスタ増幅器の保護回路 | |
| JP2716159B2 (ja) | 過電圧保護回路 | |
| JPH07112137B2 (ja) | ベース電流補償回路 | |
| JPS6034284B2 (ja) | 増幅回路 | |
| JPH0472402B2 (ja) | ||
| JPH10107604A (ja) | ｎｐｎトランジスタとして構成されたオープンコレクタトランジスタを有する集積回路装置 |