JPS602650Y2 - トランジスタ増幅器の保護回路 - Google Patents

Description

【考案の詳細な説明】 本考案はトランジスタ増幅器の保護回路の改良に関する
。

トランジスタ増幅器において、その負荷の短絡時、負荷
インピーダンスの減少時または過大入力時など前記トラ
ンジスタ増幅器の出力トランジスタにその定格値を超え
る電流が流れ破壊される。

このような出力トランジスタの破壊を防止するために従
来から種々の回路が用いられている。

第１図は従来のトランジスタ保護回路が用いられたトラ
ンジスタ増幅器の回路図の１例である。

第１図に示したトランジスタ増幅器は、トランジスタ１
，２からなる差動増幅器で電圧増幅器で電圧増幅段、所
謂ドライバ段を構威し、出力トランジスタ３，４で出力
段を構威したシングルエンデツドプッシュプル増幅器（
以下単に５ＥＰＰ増幅器と記す。

）を示している。また、出力トランジスタ３，４のエミ
ッタと共通出力端子５との間に抵抗６，７を接続し出力
トランジスタ３，４のエミッタ電流を検出するように構
威し、トランジスタ８．９は保護用トランジスタで、そ
のベースは抵抗１０．１１を通して出力トランジスタ３
，４のエミッタに接続し、かつ抵抗１４とダイオード１
６の直列回路抵抗１５とダイオード１７の直列回路を通
して接地されている。

また保護用トランジスタ８，９のベースは抵抗１０と１
４との共通接続点、抵抗１１と１５との共通接続点に接
続し、そのエミッタは共通出力端子５に接続し、そのコ
レクタはダイオード１２．１３を通して出力トランジス
タ３，４のベースに接続されている。

尚タイオード１２．１３の接続方向は保護用トランジス
タ８，９のコレクタ・エミッタの順方向と同一方向が順
方向となるように接続しである。

抵抗２１とコンデンサ２３はブート・ストラップ回路で
あり、電圧増幅段の差動増幅器の一方のトランジスタ２
の負荷として接続され、抵抗２２は同じくトランジスタ
２の負荷抵抗である。

２４は出力トランジスタ３，４のバイアス回路で、その
バイアス回路２４の両端は出力トランジスタ３，４のベ
ースに接続されている。

上記第１図の回路において、入力端子１８，１９に加え
られた入力信号はトランジスタ１，２により増幅され、
さらに出力トランジスタ３，４にて増幅され、負荷２０
に供給される。

いま負荷２０が短絡、負荷インピーダンスの減少または
過大入力により出力トランジスタ３，４のエミッタ電流
が増加した場合には、抵抗６，７の両端に発生する電圧
は増加する。

この電圧を抵抗１０，１４、および抵抗１１．１５から
なるバイアス回路を通して保護用トランジスタに印加し
この電圧が所定値を超えた場合に保護用トランジスタ８
，９はオン状態となり、出力トランジスタ３．４の入力
を制限し、出力トランジスタ３，４の保護を図っている
。

また、ここでダイオード１２．１３が挿入されているの
はトランジスタ増幅器の正常動作時に保護回路が増幅動
作に悪影響を与えないようにするためである。

いま、ダイオード１２．１３がなく短絡されてるとすれ
ば、トランジスタ１，２に正弦波が入力されると負荷２
０には逆相の出力が増幅されて現われる。

いま正の半サイクルが負荷に現われる状態すなわち出力
トランジスタ３がオン状態であるとき、抵抗６に流れる
出力トランジスタ３のエミッタ電流により抵抗６の両端
にυ。

の電圧が現われる。

また出力トランジスタ３，４のバイアス回路２４の両端
の電圧をυ８とすればυ。

”Ｆ ２ＶＢ ａ：である。

但しＶＢＥは出力トランジスタのベース・エミッタ間の
電圧である。

ここで保護用トランジスタ９に逆電流が流れるのは、保
護用トランジスタ９のコレクタがベースよりも約０．６
Ｖ高くなるような時である。

また、正の半サイクルであるから抵抗７、抵抗１１には
電流は流れていないので、共通出力端子５より保護用ト
ランジスタ９のコレクタが約０．６Ｖ高くなれば上記の
条件は満たされる。

そこで抵抗６、出力トランジスタ３のベース・エミッタ
間電圧、バイアス回路２４の順に上記の電圧を考えると
、共通出力端子５から見た保護用トランジスタ９のコレ
クタの電圧をＶｋとして、 Ｖｋ＝ ｖ ｃ ＋ＶＢＥ−ｖａ ここで、Ｖ ＢＥ＊０．６ （Ｖ ）、Ｖａ＝：＝２Ｖ
ＢＢであるかり Ｖｋ ＝ ｖ ｃ Ｏ，８（Ｖ）となる。

したがってυＣすなわち抵抗６に生じる電圧降下が１．
２ｖを越えると保護用トランジスタ９にはそのコレクタ
・ベース・エミッタの経路とコレクタ・ベース・抵抗１
１抵抗７の経路とで逆電流が流れる。

従って出力電圧は制限されてしまう。また反対に出力に
負の半サイクルが出力されるときは、保護用トランジス
タ８のエミッタ・ベースコレクタの経路と抵抗６抵抗１
０、保護用トランジスタ８のベース・コレクタの経路と
で逆電流が流れ、またトランジスタ増幅器の出力を制限
してしまう。

このためダイオード１２．１３が逆流阻止用として挿入
されている。

しかし、以上説明した如きトランジスタ増幅器の保護回
路にあっては少なくともトランジスタ２ケ、ダイオード
４ケを必要としその回路は複雑であり、またこのため高
価となる欠点があった。

本考案は上記にかんがみなされたもので、上記欠点を解
消し簡易なトランジスタ増幅器の保護回路を提供するこ
とを目的とする。

この目的は本考案によれば、５ＥＰＰ増幅器のそれぞれ
の出力トランジスタのエミッタと負荷を接続する共通出
力端子との間に接続した第１のおよび第２の抵抗と、前
記出力トランジスタのエミッタ電流により前記第１のお
よび第２の抵抗の両端に生ずる電圧をバイアス回路を通
してベースに印加するように、かつエミッタを前記共通
出力端子に接続し、コレクタを出力トランジスタのエミ
ッタ電流過大時にオン状態として前記出力トランジスタ
の入力を制限しかつ前記トランジスタ増幅器の正常動作
時は前記オン状態時の電流と逆方向に電流を流さない電
位を有する第１のおよび第２の電位点にそれぞれ接続し
た第１のおよび第２の保護用トランジスタとを備え、前
記出力トランジスタのエミッタ電流の過大時に実質的に
前記トランジスタ増幅器の増幅作用を停止させることに
より遠戚される。

以下、本考案の実施例を図面にもとづき説明する。

まず第１の実施例について説明する。

第２図は第１の実施例の保護回路を用いたトランジスタ
増幅器の回路図である。

第２図においてトランジスタ１および２で差動増幅器を
構成するように接続し、トランジスタ１のコレクタは接
地し、トランジスタ２のコレクタ負荷としてバイアス回
路２４、負荷抵抗２２、コンデンサ２３とともにブート
・ストラップ回路を構成する抵抗２１を直列接続し、電
源＋■ｏに接続し、共通エミッタは抵抗２５を通して電
源−■。

。に接続して、電圧増幅段を構成し、一方バイアス回路
２４の両端はそれぞれ出力トランジスタ３および４のベ
ースに接続し、負荷２０が接続される共通出力端子５と
電源十ｖｃｏおよび−Ｖ。

０に出力トランジスタ３および４のエミッタとコレクタ
とを接続して出力段を構成した公知の５ＥＰＰ増幅器に
出力トランジスタ３および４のエミッタと共通出力端子
５との間に抵抗６および７をそれぞれ接続する。

一方、保護回路は下記のように構成する。

すなわち、出力トランジスタ３および４のエミッタは抵
抗１０．１４とダイオード１６の直列回路からなる第１
のバイアス回路２８、抵抗１１，１５とダイオード１７
の直列回路からなる第２のバイアス回路２９を通してそ
れぞれ接地し、抵抗１０と１４との共通接続点、抵抗１
１と１５の共通接続点をそれぞれ第１のおよび第２の保
護用トランジスタ８および９のベースに接続し、第１の
および第２の保護用トランジスタ８および９のエミッタ
は共通出力端子５に接続し、第１の保護用トランジスタ
８のコレクタはブート・ストラップ回路を構成する抵抗
２１とコンデンサ２３との接続点に、第２の保護用トラ
ンジスタ９のコレクタはトランジスタ１のベースに接続
する。

以上の回路の動作は下記の如くである。

尚、以下本明細書において過大とは正規の定格値または
設計値を超えた値、または値となることの意味に使用す
る。

まず負荷２０に正の半サイクルの出力が現われる入力が
入力端子１８．１９に与えられている期間中に、たとえ
ば負荷２０の短絡などで出力トランジスタ３のエミッタ
電流が過大となれば、抵抗６の両端には過大の電圧が発
生する。

この電圧はニ第１のバイアス回路２８を通して第１の保
護用トランジスタ８のベースに印加され、第１の保護用
トランジスタ８をオン状態とし、出力トランジスタ３の
入力を制限して、出力トランジスタ３を過電流から保護
する。

この場合の保護効果は、Ａ点に第１の保護用トランジス
タ８のコレクタを接続したときの保護効果と変りはない
。

つぎに、負荷２０に負の半サイクルの出力が現われる入
力が入力端子１８．１９に与えられている期間中に、た
とえば負荷２０が短絡すれば出力トランジスタ４のエミ
ッタ電流は過大となり、抵抗７の両端には過大の電圧を
発生する。

この電圧；は第２のバイアス回路２９を通して第２の保
護用トランジスタ９のベースに印加され、第２の保護用
トランジスタ９をオン状態とする。

この結果、トランジスタ１のベース電位は増加しトラン
ジスタ１のコレクタ電流は増加し、トランジスタ２のコ
レクタ電流は減少し、トランジスタ２はオフ状態に変化
し、出力トランジスタ４をオフ状態に移行させ出力トラ
ンジスタ４を過負荷から保護する。

つぎに、第１の保護用トランジスタ８のコレクタはブー
ト・ストラップ回路を構成する抵抗２１とコンデンサ２
３との接続点Ｂに接続してあり、この接続点Ｂは共通負
荷端子５に対して常にコンデンサ２３の充電電圧ｖ０分
だけ偏位しており、接続点Ｂは常に直流電圧■。

だけ共通出力端子５より高電位にある。

この関係は第３図に示す如くである。

第３図ａは接続点Ｂの電位を、第３図すは共通出力点５
の電位をそれぞれ示している。

このため第１の保護用トランジスタ８には、第１図にお
いて説明したような逆方向の電流は流れることはない。

また、トランジスタ１のベースは常に出力トランジスタ
４のベースより電源−■。

。側にある。このため第２の保護用トランジスタ９のコ
レクタは出力トランジスタ４のベースより常に負電位側
にあり、第２の保護用トランジスタ９には第１図におい
て説明したような逆方向の電流は流れることはない。

つぎに第２の実施例について説明する。

第４図は第２の実施例の保護回路を用いたトランジスタ
増幅器の回路図である。

第４図に示すトランジスタ増幅器は次の如く構成されて
いる。

すなわち、電圧増幅段はトランジスタ２６のエミッタを
抵抗２７を通して電源−■。

。に接続し、コレクタは出力トランジスタ３および４の
バイアス回路２４、負荷抵抗２２およびコンデンサ２３
とブート・ストラップ回路を構成する抵抗２１とを直列
接続した直列回路を通して電源子■。

Ｃに接続して構威し、出力段は第２図に示した第１の実
施例の回路と同一の回路構成である。

保護回路については、第２の保護用トランジスタ９のコ
レクタはトランジスタ２６のエミッタに接続した以外は
第２図の回路と同一である。

この第２の実施例において、負荷２０に正の半サイクル
の出力が現われる入力がトランジスタ２６に入力されて
いる期間中に、出力トランジスタ３のエミッタ電流が増
加した場合の出力トランジスタ３の保護動作は第２図に
示した第１の実施例の場合と同一であるので省略する。

つぎに、負荷２０に負の半サイクルの出力が現われる入
力がトランジスタ２６に入力されている期間中に、たと
えば負荷２０の短絡により出力トランジスタ４のエミッ
タ電流が過大となれば、抵抗７の両端に過大な電圧を発
生する。

この電圧は第２のバイアス回路２９を通して第２の保護
用トランジスタ９のベースに印加され、第２の保護用ト
ランジスタ９をオン状態とする。

この結果、トランジスタ２６のエミッタに接続した抵抗
２７の電圧降下は増大し、トランジスタ２６のエミッタ
電位は上昇し、トランジスタ２６はオフ状態へ移行し、
出力トランジスタ４もオフ状態へと移行し出力トランジ
スタ４は過大電流から保護される。

また、第１図に示した回路において説明した逆電流は、
第２図の場合と同様に第１の保護用トランジスタ８につ
いては流れることはない。

また、第２の保護用トランジスタ９のコレクタはトラン
ジスタ２６のエミッタに、また出力トランジスタ４のベ
ースはトランジスタ２６のコレクタに接続されており、
第２の保護トランジスタ９のコレクタが常に出力トラン
ジスタ４のベースより低電位にあるため、第２の保護用
トランジスタ９についての逆電流は流れることはない。

つぎに第３の実施例について説明する。

第５図は第３の実施例の保護回路を用いたトランジスタ
増幅器の回路図である。

第５図に示すトランジスタ増幅器は次の如く構威されて
いる。

すなわち、その電圧増幅段は１および２のトランジスタ
を変動増幅器を構成するように接続し、トランジスタ１
と２のエミッタは共通に接続し抵抗２５を通して電源−
Ｖｃｃに接続し、トランジスタ１のコレクタは接地し、
トランジスタ２のコレクタは出力トランジスタ３および
４のバイアス回路２４と定電流回路３５を通して電源子
Ｖ。

に接続して構威し、その出力段は第２図に示した第１の
実施例の回路と同一に構成する。

定電流回路３５は公知の如く、トランジスタ３０のベー
スは抵抗３４を通して接地し、かつダイオード３３と抵
抗３２との直列接続した回路を通して［ｉ＋ＶＣ，に接
続し、トランジスタ３０のエミッタは抵抗３１を通して
電源＋Ｖｃｃに接続して構成する。

一方保護回路は第１の保護用トランジスタ８のコレクタ
は定電流回路３５のトランジスタ３０のエミッタに接続
しである以外は第２図に示した第１の実施例の回路と同
一である。

つぎにこの第３の実施例の回路の動作について説明する
。

負荷２０に正の半サイクルの出力が現われる入力がトラ
ンジスタ１および２に与えられている期間中に、たとえ
ば負荷２０が短絡すれば出力トランジスタ３のエミッタ
電流は過大になり抵抗６の両端には過大の電圧を発生す
る。

この電圧は第１のバイアス回路２８を通して第１の保護
用トランジスタ８のベースに印加され、第１の保護用ト
ランジスタ８はオン状態となり、トランジスタ３０のエ
ミッタ電位を引き込む。

従ってトランジスタ３０にとっては逆バイアスが加わっ
たことと同一であり、出力トランジスタ３に流れるベー
ス電流は減少し出力トランジスタ３は過電流から保護さ
れる。

ついで負荷２０に半サイクルの出力が現われる入力がト
ランジスタ１および２のベース１８，１９に与えられて
いる期間中に、たとえば負荷２０が短絡すれば出力トラ
ンジスタ４のエミッタ電流が過大となり、この場合の出
力トランジスタ４の保護動作は第２図に示した第１の実
施例の場合と同じでありその説明は省略する。

また、第１図の回路において説明した逆電流については
、常に第１の保護用トランジスタ８のコレクタは常にそ
のベース・エミッタより高電位にあるため、第１の保護
用トランジスタ８に逆電流は流れることはなく、また第
２の保護用トランジスタ９については第１の実施例と同
様に逆電流は流れることはない。

つぎに第４の実施例について説明する。

第６図は第４の実施例の保護回路を用いたトランジスタ
増幅器の回路図である。

第６図に示すトランジスタ増幅器は次の如く構成されて
る。

すなわち、その電圧増幅段は第２の実施例のトランジス
タ２６の負荷であるブート・ストラップ回路に代ってト
ランジスタ３０からなる第３の実施例と同一の定電流回
路３５が用いられてている以外は第２の実施例の場合と
同一に構成し、その出力段は第２図に示した第１の実施
例の回路と同一に構成する。

一方、保護回路については、第１の保護用トランジスタ
８のコレクタが定電流回路３５のトランジスタ３０のエ
ミッタに接続されている以外は第１の実施例の場合と同
様である。

つぎにこの実施例の動作については、負荷２０に正の半
サイクルが出力されている期間中に、負荷２が短絡され
、出力トランジスタ３のエミッタ電流が過大になったと
きの出力トランジスタ３の保護動作は第３の実施例の場
合と同一であり、負荷２０に負の半サイクルが出力され
ている期間中に、負荷２０が短絡されたときの出力トラ
ンジスタ４の保護動作は第２の実施例の場合と同一であ
る。

また、第１図の回路において説明した第１のおよび第２
の保護用トランジスタ８および９の逆電流についても第
３の実施例および第１の実施例の；場合と同一で、逆電
流は流れることはない。

以上説明した如く本考案によれば、それぞれの出力トラ
ンジスタのエミッタと共通出力端子との間に接続した抵
抗により、出力トランジスタのエミッタ電流をその両端
の電圧により検出し、前記こ両端の電圧をバイアス回路
を通して前記第１のおよび第２の保護用トランジスタに
印加し、前記第１のおよび第２の保護用トランジスタの
エミッタを共通出力端子に、そのコレクタを出力トラン
ジスタのエミッタ電流の過大時にオン状態にして前記出
力トランジスタの電流を制限し、かつ前記出力トランジ
スタのエミッタ電流の正常時に前記オン状態時の電流と
逆方向に電流が流されない電位の点に接続した第１のお
よび第２の保護用トラン；ジスタを設け、第１および第
２の保護用トランジスタがオン状態時に出力トランジス
タの入力を制限して実質的に増幅器の増幅作用を停止せ
しめて出力トランジスタを過電流による破壊から保護す
ることができ、かつ第１のおよび第２の保護用トランジ
スタに逆電流を流さないため増幅器の出力を制限するこ
ともない。

従って、逆流阻止用ダイオードは不要となる。

さらに、トランジスタ増幅器の保護回路の構成も簡単と
なる効果がある。

【図面の簡単な説明】

第１図は従来のトランジスタ増幅器の保護回路を用いた
トランジスタ増幅器の回路図。 第２図は本考案のｌ実施例の回路を用いたトランジスタ
増幅器の回路図。 第３図は逆流阻止の説明に供する図。 第４図、第５図および第６図は本考案の他の実施例の回
路を用いたトランジスタ増幅器の回路図。 １、 ２． ２６および３０・・・・・・トランジスタ
、３および４・・・・・・出力トランジスタ、５・・・
・・・共通出力端子、６および７・・・・・・抵抗、８
および９・・・・・・第１および第２の保護用トランジ
スタ、２０・・曲負荷、２１・・・・・・抵Ｌ２３・・
・・・・コンデンサ、２４・・・・・・出力トランジス
タ用バイアス回路、２８および２９・・・・・・第１お
よび第２のバイアス回路、３５・・・・・・定電流回路
。

Claims (1)

【実用新案登録請求の範囲】
1. 正電源端子と共通出力点との間に接続された第１の出力
   トランジスタと、負電源端子と共通出力点との間に接続
   された第２の出力トランジスタと、第１の出力トランジ
   スタと共通出力点との間および第２の出力トランジスタ
   と共通出力点との間にそれぞれ接続された第１および第
   ２の抵抗と、エミッタが共通出力点に接続されかつ第１
   の抵抗に発生した電圧でバイアスされる第１の保護用ト
   ランジスタと、エミッタが共通出力点に接続されかつ第
   ２の抵抗に発生した電圧でバイアスされる第２の保護ト
   ランジスタとを備え、前記第１および第２の出力トラン
   ジスタのエミッタ電流過大時に実質的に前記および第２
   の出力トランジスタの増幅作用を停止させるシングルエ
   ンデツド・プッシュプルトランジスタ増幅器の保護回路
   において、第１の保護トランジスタのコレクタを第１の
   出力トランジスタのベース電位より正電位側の電位点に
   接続され、かつ第２の保護トランジスタのコレクタを第
   ２の出力トランジスタのベース電位より負電位側の電位
   点に接続されてなることを特徴とするトランジスタ増幅
   器の保護回路。