JPH071857Y2 - 出力トランジスタの保護回路 - Google Patents
出力トランジスタの保護回路Info
- Publication number
- JPH071857Y2 JPH071857Y2 JP1985121812U JP12181285U JPH071857Y2 JP H071857 Y2 JPH071857 Y2 JP H071857Y2 JP 1985121812 U JP1985121812 U JP 1985121812U JP 12181285 U JP12181285 U JP 12181285U JP H071857 Y2 JPH071857 Y2 JP H071857Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- protection
- output
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 (イ)産業上の利用分野 本考案は、負荷短絡等により増幅器の出力トランジスタ
が破壊されるのを防止する為の出力トランジスタの保護
回路に関するもので、特に簡単な構成でIC(集積回路)
化に適した出力トランジスタの保護回路を提供せんとす
るものである。
が破壊されるのを防止する為の出力トランジスタの保護
回路に関するもので、特に簡単な構成でIC(集積回路)
化に適した出力トランジスタの保護回路を提供せんとす
るものである。
(ロ)従来の技術 特公昭56-35323号公報に示される如く、増幅器の出力中
点にエミッタが、基準電位点にベースが接続された保護
トランジスタを用いて、過大電流による破壊から出力ト
ランジスタを保護する保護回路が公知である。前記保護
回路は、第2図に示す如く、電源とアースとの間に直列
接続された抵抗(1)及びダイオード(2)から成り、
それらの接続点に基準電圧を発生する基準電圧発生回路
と、エミッタが増幅器の出力中点Aに、ベースが前記抵
抗(1)及びダイオード(2)の接続点に接続された保
護トランジスタ(3)とによって構成されている。保護
回路が設けられていない場合、負荷短絡等の事故が発生
すると、正出力トランジスタ(4)に過大電流が流れ、
前記正出力トランジスタ(4)が破壊する。第2図の如
く保護トランジスタ(3)が配置されると、負荷短絡等
の事故が発生した場合、前記保護トランジスタ(3)が
導通して前記正出力トランジスタ(4)のベース電流を
遮断し、前記正出力トランジスタ(4)を破壊から保護
する。正常動作時に保護トランジスタ(3)が導通しな
い様、エミッタに出力中点Aの電圧(+1/2VCC)が印加
された保護トランジスタ(3)のベースには、抵抗
(1)及びダイオード(2)により+1/2VCC+VBE(た
だし、VBEは保護トランジスタ(3)のベース・エミッ
タ間電圧)より低い電圧が印加されている。そして、事
故が生じ、出力中点電圧が零になると、保護トランジス
タ(3)が順バイアスされて導通し、駆動トランジスタ
(5)のケース電流を遮断するので、前記駆動トランジ
スタ(5)及び正出力トランジスタ(4)が破壊される
ことは無い。
点にエミッタが、基準電位点にベースが接続された保護
トランジスタを用いて、過大電流による破壊から出力ト
ランジスタを保護する保護回路が公知である。前記保護
回路は、第2図に示す如く、電源とアースとの間に直列
接続された抵抗(1)及びダイオード(2)から成り、
それらの接続点に基準電圧を発生する基準電圧発生回路
と、エミッタが増幅器の出力中点Aに、ベースが前記抵
抗(1)及びダイオード(2)の接続点に接続された保
護トランジスタ(3)とによって構成されている。保護
回路が設けられていない場合、負荷短絡等の事故が発生
すると、正出力トランジスタ(4)に過大電流が流れ、
前記正出力トランジスタ(4)が破壊する。第2図の如
く保護トランジスタ(3)が配置されると、負荷短絡等
の事故が発生した場合、前記保護トランジスタ(3)が
導通して前記正出力トランジスタ(4)のベース電流を
遮断し、前記正出力トランジスタ(4)を破壊から保護
する。正常動作時に保護トランジスタ(3)が導通しな
い様、エミッタに出力中点Aの電圧(+1/2VCC)が印加
された保護トランジスタ(3)のベースには、抵抗
(1)及びダイオード(2)により+1/2VCC+VBE(た
だし、VBEは保護トランジスタ(3)のベース・エミッ
タ間電圧)より低い電圧が印加されている。そして、事
故が生じ、出力中点電圧が零になると、保護トランジス
タ(3)が順バイアスされて導通し、駆動トランジスタ
(5)のケース電流を遮断するので、前記駆動トランジ
スタ(5)及び正出力トランジスタ(4)が破壊される
ことは無い。
(ハ)考案が解決しようとする問題点 しかしながら、第2図の回路においては、正常動作中に
負の大入力が端子(6)に印加されると、負駆動トラン
ジスタ(7)及び負出力トランジスタ(8)が導通し、
出力中点Aの電圧が+1/2VCCから大きく低下するので、
抵抗(1)及びダイオード(2)によるバイアス設定状
態によっては、保護トランジスタ(3)が導通するとい
う誤動作を生じる。また、負荷の不完全短絡により、所
定値の短絡インピーダンスが生じると、保護動作を行う
べき場合に出力中点電圧が十分低下しないので、保護ト
ランジスタ(3)が導通せず、保護動作が行われないと
いう問題があった。
負の大入力が端子(6)に印加されると、負駆動トラン
ジスタ(7)及び負出力トランジスタ(8)が導通し、
出力中点Aの電圧が+1/2VCCから大きく低下するので、
抵抗(1)及びダイオード(2)によるバイアス設定状
態によっては、保護トランジスタ(3)が導通するとい
う誤動作を生じる。また、負荷の不完全短絡により、所
定値の短絡インピーダンスが生じると、保護動作を行う
べき場合に出力中点電圧が十分低下しないので、保護ト
ランジスタ(3)が導通せず、保護動作が行われないと
いう問題があった。
(ニ)問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、複数のコレ
クタを有しエミッタが出力中点に接続された保護トラン
ジスタと、該保護トランジスタの第1コレクタとベース
との間の正帰還路を構成する帰還トランジスタと、前置
駆動トランジスタのコレクタと保護トランジスタのベー
スとの間に直列接続された複数のダイオードと、前記保
護トランジスタのベースと前記出力中点との間に挿入さ
れ、前記保護トランジスタと電流ミラー関係に接続され
たミラーダイオードとを有する点を特徴とする。
クタを有しエミッタが出力中点に接続された保護トラン
ジスタと、該保護トランジスタの第1コレクタとベース
との間の正帰還路を構成する帰還トランジスタと、前置
駆動トランジスタのコレクタと保護トランジスタのベー
スとの間に直列接続された複数のダイオードと、前記保
護トランジスタのベースと前記出力中点との間に挿入さ
れ、前記保護トランジスタと電流ミラー関係に接続され
たミラーダイオードとを有する点を特徴とする。
(ホ)作用 本考案に依れば、保護トランジスタのコレクタ・ベース
間に帰還コンデンサが接続されているので、一度保護ト
ランジスタが導通すると正帰還作用により前記保護トラ
ンジスタの導通状態が維持される。また、前置駆動トラ
ンジスタのコレクタと保護トランジスタのベースとの間
に複数のダイオードを挿入しているので、出力トランジ
スタに過大電流が流れ、そのベース・エミッタ間電圧が
増大したとき、前記複数のダイオードが低いアノード・
カソード間電圧で導通し、その後正帰還作用で保護トラ
ンジスタの導通が維持される。
間に帰還コンデンサが接続されているので、一度保護ト
ランジスタが導通すると正帰還作用により前記保護トラ
ンジスタの導通状態が維持される。また、前置駆動トラ
ンジスタのコレクタと保護トランジスタのベースとの間
に複数のダイオードを挿入しているので、出力トランジ
スタに過大電流が流れ、そのベース・エミッタ間電圧が
増大したとき、前記複数のダイオードが低いアノード・
カソード間電圧で導通し、その後正帰還作用で保護トラ
ンジスタの導通が維持される。
(ヘ)実施例 第1図は、本考案の一実施例を示す回路図で、(9)は
前段差動増幅回路の出力信号が印加される前置駆動トラ
ンジスタ、(10)は該前置駆動トランジスタ(9)の正
出力信号を増幅する正駆動トランジスタ、(11)は該正
駆動トランジスタ(10)の出力信号を増幅する正出力ト
ランジスタ、(12)は前記前置駆動トランジスタ(9)
の負出力信号を増幅する負駆動トランジスタ、(13)は
該負駆動トランジスタ(12)の出力信号を増幅する負出
力トランジスタ、(14)は前記正及び負出力トランジス
タ(11)及び(13)の出力信号をプッシュプルの関係で
負荷に供給する出力端子、(15)は電流ミラー関係に接
続された第1乃至第4定電流トランジスタ(16)乃至
(19)から成り、前置駆動トランジスタ(9)、正及び
負駆動トランジスタ(10)及び(12)に動作電流を供給
する定電流回路、(20)は前記前置駆動トランジスタ
(9)のコレクタと前記第2定電流トランジスタ(17)
のコレクタとの間に直列接続されたアイドリングダイオ
ード、(21)は第1乃至第3コレクタを有し、エミッタ
が出力中点Aに接続された保護トランジスタ、(22)は
ベースが前記保護トランジスタ(21)の第1コレクタ
に、コレクタが前記保護トランジスタ(21)のベースに
それぞれ接続され、前記保護トランジスタ(21)の第1
コレクタ・ベース間正帰還路を構成する帰還トランジス
タ、(23)は前置駆動トランジスタ(9)のコレクタと
前記保護トランジスタ(21)のベースとの間に直列接続
された複数のダイオード、及び(24)は前記保護トラン
ジスタ(21)と電流ミラー関係に接続されたミラーダイ
オードである。尚、保護トランジスタ(21)の第2コレ
クタは正駆動トランジスタ(10)のベースに接続され、
第3コレクタは第1図の増幅器がBTL(バランスド・ト
ランスホーマー・レス)接続される場合、相手方の増幅
器の正駆動トランジスタのベースに接続される。
前段差動増幅回路の出力信号が印加される前置駆動トラ
ンジスタ、(10)は該前置駆動トランジスタ(9)の正
出力信号を増幅する正駆動トランジスタ、(11)は該正
駆動トランジスタ(10)の出力信号を増幅する正出力ト
ランジスタ、(12)は前記前置駆動トランジスタ(9)
の負出力信号を増幅する負駆動トランジスタ、(13)は
該負駆動トランジスタ(12)の出力信号を増幅する負出
力トランジスタ、(14)は前記正及び負出力トランジス
タ(11)及び(13)の出力信号をプッシュプルの関係で
負荷に供給する出力端子、(15)は電流ミラー関係に接
続された第1乃至第4定電流トランジスタ(16)乃至
(19)から成り、前置駆動トランジスタ(9)、正及び
負駆動トランジスタ(10)及び(12)に動作電流を供給
する定電流回路、(20)は前記前置駆動トランジスタ
(9)のコレクタと前記第2定電流トランジスタ(17)
のコレクタとの間に直列接続されたアイドリングダイオ
ード、(21)は第1乃至第3コレクタを有し、エミッタ
が出力中点Aに接続された保護トランジスタ、(22)は
ベースが前記保護トランジスタ(21)の第1コレクタ
に、コレクタが前記保護トランジスタ(21)のベースに
それぞれ接続され、前記保護トランジスタ(21)の第1
コレクタ・ベース間正帰還路を構成する帰還トランジス
タ、(23)は前置駆動トランジスタ(9)のコレクタと
前記保護トランジスタ(21)のベースとの間に直列接続
された複数のダイオード、及び(24)は前記保護トラン
ジスタ(21)と電流ミラー関係に接続されたミラーダイ
オードである。尚、保護トランジスタ(21)の第2コレ
クタは正駆動トランジスタ(10)のベースに接続され、
第3コレクタは第1図の増幅器がBTL(バランスド・ト
ランスホーマー・レス)接続される場合、相手方の増幅
器の正駆動トランジスタのベースに接続される。
増幅器の定常動作については、従来一般に使用されてい
るSEPP(シングルエンデッド・プッシュプル)増幅器の
動作と同一の為、省略する。定常動作状態においては、
出力中点Aの電圧が+1/2VCC+V1(ただし、V1は交流出
力信号の電圧)になっており、前置駆動トランジスタ
(9)のコレクタ電圧も前記出力中点Aの電圧と等しく
なっているので、複数のダイオード(23)及びミラーダ
イオード(24)は導通せず、保護トランジスタ(21)も
導通しない。従って、増幅器の定常動作時には、保護回
路が前記増幅器に悪影響を与えることは無い。
るSEPP(シングルエンデッド・プッシュプル)増幅器の
動作と同一の為、省略する。定常動作状態においては、
出力中点Aの電圧が+1/2VCC+V1(ただし、V1は交流出
力信号の電圧)になっており、前置駆動トランジスタ
(9)のコレクタ電圧も前記出力中点Aの電圧と等しく
なっているので、複数のダイオード(23)及びミラーダ
イオード(24)は導通せず、保護トランジスタ(21)も
導通しない。従って、増幅器の定常動作時には、保護回
路が前記増幅器に悪影響を与えることは無い。
いま、負荷短絡が発生し、出力端子(14)が接地された
とすれば、増幅器の負帰還作用により前置駆動トランジ
スタ(9)をオフ方向に制御されるので、正駆動トラン
ジスタ(10)のベース電圧が高くなり、正出力トランジ
スタ(11)に過大電流が流れる。その為、正駆動トラン
ジスタ(10)及び正出力トランジスタ(11)のベース・
エミッタ間電圧が大となる。また、正出力トランジスタ
(11)に過大電流が流れると、前記正駆動トランジスタ
(10)及び正出力トランジスタ(11)の電流増幅率が低
下し、前記正駆動トランジスタ(10)のベース電流が増
大する。その為、第2定電流トランジスタ(17)のコレ
クタと前記正駆動トランジスタ(10)のベースとの間に
挿入された小抵抗(25)の電圧降下も増大する。従っ
て、例えば正駆動トランジスタ(10)及び正出力トラン
ジスタ(11)のベース・エミッタ間電圧をそれぞれ1V、
小抵抗(25)の電圧降下を0.3V(1KΩ、300μA)とす
れば、前記第2定電流トランジスタ(17)のコレクタ電
圧は、+1/2VCC+2.3Vになる。一方、前記第2定電流ト
ランジスタ(17)のコレクタと出力中点Aとの間には、
アイドリングダイオード(20)、複数のダイオード(2
3)及びミラーダイオード(24)が直列接続されること
になるので(その個数は第1図の実施例の場合5)、負
荷短絡が発生すると1つのダイオード当り約0.46Vの電
圧がかかることになる。その為、前記各ダイオードに電
流が流れ、前記ミラーダイオード(24)に流れる電流と
等しい電流が保護トランジスタ(21)のコレクタに流れ
る。前記保護トランジスタ(21)の第2コレクタは、正
駆動トランジスタ(10)のベースに接続されているの
で、第2定電流トランジスタ(17)から前記正駆動トラ
ンジスタ(10)のベースに流入せんとする電流は、前記
保護トランジスタ(21)の第2コレクタ・エミッタ路に
より側路され、正駆動トランジスタ(10)及び正出力ト
ランジスタ(11)の初期保護が達成される。
とすれば、増幅器の負帰還作用により前置駆動トランジ
スタ(9)をオフ方向に制御されるので、正駆動トラン
ジスタ(10)のベース電圧が高くなり、正出力トランジ
スタ(11)に過大電流が流れる。その為、正駆動トラン
ジスタ(10)及び正出力トランジスタ(11)のベース・
エミッタ間電圧が大となる。また、正出力トランジスタ
(11)に過大電流が流れると、前記正駆動トランジスタ
(10)及び正出力トランジスタ(11)の電流増幅率が低
下し、前記正駆動トランジスタ(10)のベース電流が増
大する。その為、第2定電流トランジスタ(17)のコレ
クタと前記正駆動トランジスタ(10)のベースとの間に
挿入された小抵抗(25)の電圧降下も増大する。従っ
て、例えば正駆動トランジスタ(10)及び正出力トラン
ジスタ(11)のベース・エミッタ間電圧をそれぞれ1V、
小抵抗(25)の電圧降下を0.3V(1KΩ、300μA)とす
れば、前記第2定電流トランジスタ(17)のコレクタ電
圧は、+1/2VCC+2.3Vになる。一方、前記第2定電流ト
ランジスタ(17)のコレクタと出力中点Aとの間には、
アイドリングダイオード(20)、複数のダイオード(2
3)及びミラーダイオード(24)が直列接続されること
になるので(その個数は第1図の実施例の場合5)、負
荷短絡が発生すると1つのダイオード当り約0.46Vの電
圧がかかることになる。その為、前記各ダイオードに電
流が流れ、前記ミラーダイオード(24)に流れる電流と
等しい電流が保護トランジスタ(21)のコレクタに流れ
る。前記保護トランジスタ(21)の第2コレクタは、正
駆動トランジスタ(10)のベースに接続されているの
で、第2定電流トランジスタ(17)から前記正駆動トラ
ンジスタ(10)のベースに流入せんとする電流は、前記
保護トランジスタ(21)の第2コレクタ・エミッタ路に
より側路され、正駆動トランジスタ(10)及び正出力ト
ランジスタ(11)の初期保護が達成される。
ところで、保護トランジスタ(21)が導通すると、第2
定電流トランジスタ(17)のコレクタ電圧が低下するの
で、アイドリングダイオード(24)及び複数のダイオー
ド(23)がオフになる。しかしながら、保護トランジス
タ(21)の第1コレクタにベースが接続された帰還トラ
ンジスタ(22)が導通して前記保護トランジスタ(21)
のベース電流を供給するので、ミラーダイオード(24)
及び保護トランジスタ(21)は導通状態を維持し、正駆
動トランジスタ(10)及び正出力トランジスタ(11)は
継続してオフ状態になる。保護トランジスタ(21)によ
る保護動作は、電源を遮断しない限り持続されるので、
増幅器の使用者は保護回路が作動し負荷となるスピーカ
から音が発生しなくなったら、電源を遮断し負荷短絡の
原因を除去した上で再度電源の投入を行えばよい。尚、
保護トランジスタ(21)の第3コレクタは、増幅器をBT
L接続した場合、対になる増幅器の保護を行う様に前記
増幅器に接続されるものである。
定電流トランジスタ(17)のコレクタ電圧が低下するの
で、アイドリングダイオード(24)及び複数のダイオー
ド(23)がオフになる。しかしながら、保護トランジス
タ(21)の第1コレクタにベースが接続された帰還トラ
ンジスタ(22)が導通して前記保護トランジスタ(21)
のベース電流を供給するので、ミラーダイオード(24)
及び保護トランジスタ(21)は導通状態を維持し、正駆
動トランジスタ(10)及び正出力トランジスタ(11)は
継続してオフ状態になる。保護トランジスタ(21)によ
る保護動作は、電源を遮断しない限り持続されるので、
増幅器の使用者は保護回路が作動し負荷となるスピーカ
から音が発生しなくなったら、電源を遮断し負荷短絡の
原因を除去した上で再度電源の投入を行えばよい。尚、
保護トランジスタ(21)の第3コレクタは、増幅器をBT
L接続した場合、対になる増幅器の保護を行う様に前記
増幅器に接続されるものである。
(ト)考案の効果 以上述べた如く、本考案に依れば、負荷短絡等の事故が
発生した時確実に動作する出力トランジスタの保護回路
を提供することが出来る。また、保護動作を自己保持し
て継続的に出力トランジスタの保護を行い得る保護回路
を提供することが出来る。更に、本考案に係る保護回路
は、出力トランジスタのベース・エミッタ間電圧を検出
することにより保護動作を行うものであるから、誤動作
無く保護動作を行わせることが出来、かつ短絡時のイン
ピーダンスが残った場合にも確実に動作する。また更
に、本考案に係る保護回路は、少ない回路素子で構成出
来るのでIC化に適したものである。
発生した時確実に動作する出力トランジスタの保護回路
を提供することが出来る。また、保護動作を自己保持し
て継続的に出力トランジスタの保護を行い得る保護回路
を提供することが出来る。更に、本考案に係る保護回路
は、出力トランジスタのベース・エミッタ間電圧を検出
することにより保護動作を行うものであるから、誤動作
無く保護動作を行わせることが出来、かつ短絡時のイン
ピーダンスが残った場合にも確実に動作する。また更
に、本考案に係る保護回路は、少ない回路素子で構成出
来るのでIC化に適したものである。
第1図は、本考案の一実施例を示す回路図、及び第2図
は従来の出力トランジスタの保護回路を示す回路図であ
る。 主な図番の説明 (10),(12)……駆動トランジスタ、(11),(13)
……出力トランジスタ、(21)……保護トランジスタ、
(22)……帰還トランジスタ、(23)……複数のダイオ
ード、(24)……ミラーダイオード。
は従来の出力トランジスタの保護回路を示す回路図であ
る。 主な図番の説明 (10),(12)……駆動トランジスタ、(11),(13)
……出力トランジスタ、(21)……保護トランジスタ、
(22)……帰還トランジスタ、(23)……複数のダイオ
ード、(24)……ミラーダイオード。
Claims (1)
- 【請求項1】プッシュプル接続された出力トランジスタ
を破壊から保護する為の出力トランジスタの保護回路で
あって、エミッタが出力中点に接続された複数のコレク
タを有する保護トランジスタと、該保護トランジスタの
動作状態を自己保持するため該保護トランジスタの第1
コレクタとベースとの間の正帰還路を構成する帰還トラ
ンジスタと、前記出力トランジスタを駆動する前置駆動
トランジスタのコレクタと前記保護トランジスタのベー
スとの間に直列接続された複数のダイオードと、前記保
護トランジスタのベースと前記出力中点との間に挿入さ
れ、前記保護トランジスタと電流ミラー関係に接続され
たミラーダイオードとから成り、前記出力トランジスタ
に過大電流が流れ、前記出力トランジスタのベース・エ
ミッタ間電圧が増大したとき前記複数のダイオード及び
ミラーダイオードを導通させることにより前記保護トラ
ンジスタを導通させ、該保護トランジスタの第2コレク
タにより前記出力トランジスタのベース電流を遮断する
様にしたことを特徴とする出力トランジスタの保護回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985121812U JPH071857Y2 (ja) | 1985-08-08 | 1985-08-08 | 出力トランジスタの保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985121812U JPH071857Y2 (ja) | 1985-08-08 | 1985-08-08 | 出力トランジスタの保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6230411U JPS6230411U (ja) | 1987-02-24 |
JPH071857Y2 true JPH071857Y2 (ja) | 1995-01-18 |
Family
ID=31011426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985121812U Expired - Lifetime JPH071857Y2 (ja) | 1985-08-08 | 1985-08-08 | 出力トランジスタの保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH071857Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5028375B2 (ja) * | 2008-09-30 | 2012-09-19 | オンセミコンダクター・トレーディング・リミテッド | Btl増幅器保護回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54103658A (en) * | 1978-02-01 | 1979-08-15 | Hitachi Ltd | Protective circuit |
JPS55128908A (en) * | 1979-03-27 | 1980-10-06 | Toshiba Corp | Transistor protective circuit |
-
1985
- 1985-08-08 JP JP1985121812U patent/JPH071857Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6230411U (ja) | 1987-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4431972A (en) | Push-pull amplifier | |
US4330757A (en) | Semiconductor power amplification circuit | |
KR900007923B1 (ko) | 음성출력증폭기 | |
JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
JPH02288607A (ja) | 演算増幅器用出力段 | |
JPH071857Y2 (ja) | 出力トランジスタの保護回路 | |
US4199797A (en) | Protective circuit for amplifier circuits | |
JPS60210015A (ja) | プツシユプル出力段の短絡保護装置 | |
JPS6352482B2 (ja) | ||
JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
JP2900373B2 (ja) | 演算増幅器 | |
JP2542934Y2 (ja) | 保護回路 | |
JP3438959B2 (ja) | 増幅器の地絡保護回路 | |
JP2834929B2 (ja) | 増幅回路 | |
JPS607549Y2 (ja) | 出力トランジスタの保護回路 | |
JPH0669732A (ja) | 電力増幅回路 | |
JPH0513047Y2 (ja) | ||
JPS584252Y2 (ja) | ゾウフクキノ ホゴカイロ | |
JPH04332206A (ja) | 電力増幅器 | |
JPS62296608A (ja) | プツシユプル増幅器 | |
JP3670446B2 (ja) | 安定化電源回路 | |
JP3281852B2 (ja) | 増幅回路の保護回路 | |
KR790002033Y1 (ko) | 신호 클리핑 지시기 및 보호회로로 된 증폭기 | |
JP2000139026A (ja) | 半導体集積回路装置 | |
JPS62605B2 (ja) |