JPS60210015A - プツシユプル出力段の短絡保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の関連する分野） 本発明は半導体電力素子を具えて回路内に発生する短絡
から回路を保護する保護装置、特に、出力端子及び供給
電圧源の正端子の間に発生ずる短絡から保護されるよう
に設計されたプッシュプル出力段用保護装置に関するも
のである。

（従来の技術） 斯かるプッシュプル出力段は例えば音声電力増幅器の出
力段とすることができる。一般に、保護すべき回路と共
に集積化する場合の保護装置に必要とされる要件は、簡
単且つ廉価であり、動作電力の損失を生ぜず、回路自体
のダイナミック特性が何隻制限されないことである。モ
ノリシックに集積化した増幅回路に通常使用され、プツ
シコブル出力段の出力端子及び供給電圧源の正端子の間
に発生する短絡から回路を保護する従来の保護装置の回
路図を第１図に示す。

第１図のプッシュプル出力段は叩ｎ型バイポーラパワー
トランジスタＴ、及びＴ２を具え、第１のトランジスタ
Ｔ１のコレクタを供給電圧源の正端子”ＶＣＣに接続し
、第２のトランジスタＴ２のエミッタを前記供給電圧源
の負端子−Ｖ。０に接続する。第１トランジスタＴ１の
エミッタ及び第２トランジスタＴ２のコレクタの間の接
続点Ａは出力段の出力端子を形成し、この接続点には容
量性素子を経て負荷ＲＬの一方の端子を結合し、この負
荷Ｒｔの他方の端子は負端子−ＶＣＣに接続する。

パワートランジスタＴ１及びＴ２は、これらトランジス
タのベース端子に接続された回路制御手段（図示せず）
により逆位相で導通ずるように駆動する。

保護装置は、エミッタが出力端子Ａに接続された叩ｎ型
バイポーラトランジスタＴ４と、ベースがトランジスタ
Ｔ、のコレクタに且つ抵抗Ｒ６を経て負端子−ＶＣＣに
接続された叩ｎ型バイポーラトランジスタＴ６とを具え
る。トランジスタＴ６のコレクタ及びエミッタをパワー
トランジスタＴ２のベースと負端子−ＶＣＣとに夫々接
続する。

トランジスタＴ、のベースを、２個の直列接続のダイオ
ードＤ１及びＤ２を経て正端子に、且つ定電流＃Ｇ１を
経て負端子に接続する。

これがためトランジスタＴ、のベースを、トランジスタ
の導通に対するしきい値を設定する規準電圧に接続する
。

出力端子への電圧が、導通状態にあるボイポーラトラン
ジスタに通常供給されるベース−エミッタ電圧に等しい
値だけ正端子＋ＶＣＣの電圧より下がった場合にのみト
ランジスタＴ、が導通し始めるようにする。

パワートランジスタＴ１は飽和状態で導通し得ない為、
出力端子Δ及び正端子＋ＶＣＣ間の短絡又は出力過電圧
が生じる場合にのみトランジスタＴ４が導通し得るよう
にする。

次にトランジスタＴ４が導通することによりトランジス
タＴ６が導通され、パワートランジスタＴ２が遮断され
て出力段を保護する。

実際にトランジスタＴ２が短絡状態に維持され続ける場
合に、このトランジスタＴ２は回復し得ない損傷を受け
る。その理由はコレクターエミッタ電圧が供給電圧に等
しくなると共に流れる電流が最大短絡電流に等しくなる
からである。

短絡状態を終了させる場合には当然トランジスタＴ４及
びＴ６はカットオフされ、出力段は自動的に正常な動作
に回復する。

斯かる型の保護装置は、負荷が抵抗或いは容量型である
場合には信頼でき、且つ欠点がないが、例えば音声増幅
器の出力段により制御されるスピーカによって構成され
るオーム・誘導性型の負荷に対しては適切でない。

実際には、誘導性負荷をプッシュプル出力段の出力端子
に接続する場合、この負荷に流れる電流が成る周波数で
急激に変動し、これにより負荷に逆起電力が誘起され、
出力端子の電圧値を供給電圧源の正端子の電圧値より増
加させる。

従って上述の保護装置が動作を開始し、短絡を生じさせ
ないが、通常導通状態にある出力段の低電力トランジス
タをも遮断し、これにより出力過電圧を増加させ、その
結果出力信号の波形の歪を生じさせるようになる。

本発明の目的は、接続される負荷が如何なる型であろう
とも出力段の正常な動作に支障をきたすことな（使用し
得る出力端子及び供給電圧源の正端子の間に生じた短絡
からプッシュプル形出力段を保護する保護装置を提供せ
んとするにある。

この目的を達成するため、本発明の保護装置は信号源に
結合される入力端子及び抑止端子を有するプッシュプル
出力段の出力端子と、該出力段が両端子間に挿入された
供給電圧源の高電位端子との間セプッシュプル形出力段
を短絡から保護する保護装置において、第１及び第２入
力端子並びに出力端子を夫々有する第１及び第２比較器
を具え、両比較器の第１入力端子を出力段の出力端子に
接続し、第１比較器の第２入力端子及び第２比較器の第
２入力端子を第１及び第２基準電圧に夫々接続し、両比
較器の各しきい値を適宜調整して第１入力端子の電圧が
第２入力端子の電圧より所定値だけ高い場合にのみ多比
較器が出力信号を発生するようにし、これら基準電圧及
び比較器のしきい値を予め定めて出力段の出力端子の電
圧が第２比較器の出力信号発生開始電圧より低い場合に
第１比較器が出力信号を発生し始めるようにし、さらに
前記出力段の出力端子及び供給電圧源の低電位端子の間
に挿入されると共に第１比較器の出力端子に接続される
動作端子を有する低インピーダンス回路手段を具え、第
２比較器の出力端子は出力段の抑止端子に接続するよう
にしたことを特徴とする。

（実施例） 図面につき本発明の実施例を詳細に説明する。

図中の対応する構成要素には同一の文字及び記号を付す
。

第２図に示すブロックＧｖは、２端子、即ち供給電圧源
の正端子＋ＶＣＣ及び負端子−ＶＣＣの間に挿入したプ
ッシュプル出力段を表している。

このプッシュプル出力段には信号用入力端子ＩＮと、信
号通路の一点に結合される抑止端子と、出力端子Δとを
設け、この出力端子及び負端子−ＶＣＣの間に出力端子
Ａと容量性結合する負荷Ｒｔを挿入する。

供給電圧源の出力端子及び正端子の間の短絡からプッシ
ュプル出力段を保護する本発明の保護装置は、第１及び
第２しきい値比較器Ａ１及びＡ２並びに低インピーダン
ス回路手段Ｌｌを具える。

第１しきい値比較器へ、には、出力段の出力端子Ａ及び
第１基準電圧ＲＩ　Ｆ、に夫々接続された第１及び第２
入力端子と、低インピーダンス回路手段Ｌ■を動作させ
る端子に接続された出力端子とを設ける。

第１しきい値比較器へ、を、第１入力端子の電圧が第２
入力端子の電圧より所定値だけ超える場合にのみ出力信
号を発生ずるように設計する。この出力信号により、出
力段の出力端子Ａ及び負端子−Ｖ。Ｃの間に挿入した低
インピーダンス回路手段Ｌｌを動作させるように設計す
る。

第２しきい値比較器Ａ２には、出力段の出力端子Ａ及び
第２基準電圧ＲＩ　Ｆ、に夫々接続された第１及び第２
入力端子と、出力段の抑止端子に接続された出力端子と
を設ける。

第２しきい値比較器糺を、第１入力端子の電圧が第２入
力端子の電圧を所定値だけ超える場合にのみ出力信号を
発生するように設計する。この出力信号により出力段又
は抑止端子に接続される出力段の一部分を閉じるように
設計する。また第２しきい値比較器Ａ２の出力端子を第
１しきい値比較器Ａ、の抑止端子に接続し、従って第２
しきい値比較器Ａ２により発生した信号により第１しき
い値比較器Ａ１を抑止して出力信号を発生するのを防止
することもできる。

第１しきい値比較器Ａ１の抑止端子への接続は第２図に
て点線にて示すが、保護装置の正確な作動に絶対必要な
ものではない。

第１及び第２しきい値比較器Ａ１及び八、に対する所定
のしきい値及び両比較器に接続された基準電圧を適宜決
定して、出力段の正常な動作中、電圧供給源の正端子の
電圧へ出力端子Ａの電圧を近づける電流変動によって生
じた逆起電力が誘導型負荷に誘起される場合に、しきい
値比較器へ、がしきい値比較器Ａ２の前に出力信号を発
生するようにする。このようにして低インピーダンス回
路手段Ｌｌを動作させ、過渡現象中に負荷のインダクタ
ンスにより生じた電流を、負荷からこの回路手段を経て
負端子−ＶＣＣへ直接流れるようにすることができる。

これにより出力端子への電圧がさらに堆加するのを防止
し、しきい値比較器Ａ２が出力段或いは出力段の抑止端
子に接続された部分に不所望なブロッキング動作をする
ことがないようにする。

低インピーダンス回路手段Ｌｌは、出力端子Ａと供給電
圧源の正端子との間で現実に短絡が生じる場合に、しき
い値比較器Ａ２の動作を防止できず、このしきい値比較
器Ａ２の出力信号により出力段を抑止し、これがため出
力段は損傷なく短絡状態を保持し、またしきい値比較器
Ａ２の出力信号はしきい値比較器Ａ１も抑止することが
できる。

第３図には第２図のブロック回路図の特にモノリシック
集積するに適した回路例を示し、集積領域専有面積をで
きる限り制限することができる。

プッシュプル出力段は２個の叩ｎ型バイポーラ１ パワートランジスタＴ、及びＴ２を具え、第１トランジ
スタＴ１のコレクタを供給電圧源の正端子＋Ｖ、。に接
続し、第２トランジスタＴ２のエミッタを供給電圧源の
負端子−ＶＣＣに接続する。

第１トランジスタＴ１のエミッタと第２トランジスタＴ
２のコレクタとの間の接続点Ａは出力段の出力端子を形
成し、この出力端子にはく図示しないが）負荷を接続す
る。

トランジスタＴ１及びＴ３のベースを叩ｎ型制御トラン
ジスクＴｄ＋　のエミッタ及びｐｎｐ型制御トランジス
タＴｄ２のエミッタに夫々接続する。

トランジスタＴｄ、のコレクタ及びトランジスタＴ（１
２のエミッタを正端子＋Ｖｃｃ及びトランジスタＴ２の
コレクタに夫々接続する。入力信号を叩ｎ型トランジス
タＴ３のベース端子により形成された入力端子ＩＮを経
て出力段に供給し、このトランジスタＴ３のコレクタを
トランジスタＴ［］、のベースに接続し、一方エミッタ
を負端子−ＶＣＣに接続する。

制御トランジスタＴｄ、のベースもトランジスタＴ３の
コレクタに３個のダイオードＤｓ、Ｄｓ及び０７を経て
接続し、さらに定電流源Ｇ３により正端子＋ＶＣＣに接
続する。

接続ａΔを、ｐｎｐ型トランジスタＴ、のエミッタに直
接接続し、且つ抵抗Ｒ５を経てｐｎｐ型トランジスタＴ
５のエミッタに接続する。トランジスタＴ、及びＴ５の
ベースを別個の基準電圧ＲＩ　Ｆ、及びＲＩ　Ｆ２に夫
々接続する。これら基準電圧の第１基準電圧は第２基準
電圧より高い電圧とする。

トランジスタＴ４のコレクタを叩ｎ型トランジスタＴ６
のベースに、且つ抵抗Ｒ６を経て負端子−ＶＣＣに接続
する。

トランジスタＴ、のコレクタを抵抗Ｒ３を経てトランジ
スタＴ３のベースに接続する。

トランジスタＴ６のコレクタ及びエミッタをトランジス
タＴ３のベース及び負端子−ＶＣＣの夫々に接続−する
。

トランジスタＴ５はそのベースが接続された基準電圧Ｒ
Ｉ　Ｆ２と相俟って第２図のブロック図にＡ１で示した
しきシ）値比較器を形成する。

保護すべき出力段に含まれるトランジスタＴ３＋Ｔｄ、
及び特にＴ２は低インピーダンス回路手段Ｌｌを形成し
、この手段には他に構成部品を必要としない。

第３図に示す回路図の好適例において、トランジスタＴ
５のベースに供給された電圧を、導通しているバイポー
ラトランジスタに通常供給されるベース−エミッタ電圧
の２７５の供給電圧値で一定に保つようにする。

これがため、出力端子Δの電圧が正端子十ＶＣＣの電圧
よりせいぜい導通状態のバイポーラトランジスタに通常
供給されるベース・エミッタ電圧の１゜５倍の値だけ下
がった場合にのみトランジスタＴ。

が導通開始し得るようにする。

トランジスタＴ、はこのベースに接続される基準電圧Ｐ
Ｉ　Ｆ、と相俟って、第２図のブロック図に示されたし
きい値比較器Ａ２を形成する。

パワートランジスタＴ１を飽和導通させない場合におい
て、トランジスタＴ４のベースに供給された電圧を、導
通状態のバイポーラトランジスタに通常供給されるベー
ス−エミッタ電圧の２７３の供給電圧値で一定に保持す
るようにする。

これがため、出力端子Ａの電圧が正端子＋ＶＣＣの値よ
りせいぜい導通状態のバイポーラトランジスタに通常供
給されるベース−エミッタ電圧の１７２の値だけ下がっ
た場合にのみトランジスタＴ、が導通開始し得るように
する。

出力段の通常の動作中において、電流の突然の変動によ
り、出力端子への電圧を正端子＋ＶＣＣの電圧値以上の
値にする逆起電力を誘導型負荷により誘起する場合、ト
ランジスタＴ５は直ちに導通開始し、トランジスタＴ３
．Ｔｄ２そして最後にＴ２を動作させて、これらトラン
ジスタを経て負荷のインダクタンスを負端子−ＶＣＣに
放電する。このようにして出力端子Ａの電圧値をトラン
ジスタＴ４が導通ずる電圧値にすることなく、これがた
め出力段の正確な動作には何ら影響を及ぼすことはない
。

この回路配置は、負荷が誘導型である場合に必須のリサ
イクルダイオードを、パワートランジスタＴ２にそのダ
イオードの機能を持たせたことにより必要としないよう
にしたものである。

しかし、出力端子及び供給電圧発生源の正端子の間の短
絡により、出力端子への電圧が正端子の電圧に近づく場
合に、トランジスタＴ４は直ちに導通し始め、トランジ
スタＴ６を動作させ、出力段のトランジスタＴ３．　Ｔ
　ｄ２及びＴ２を遮断する。このようにしてパワートラ
ンジスタＴ２が短絡状態により損傷されないにようにす
る。

抵抗Ｒ５を挿入して自励発振を防止するのに対し、抵抗
Ｒ３を適宜設計して、トランジスタＴ５のコレクタ電流
をトランジスタＴ６のコレクタ電流より低いか或いは最
大でも等しい所定値に制限するようにする。

これがため、短絡が生じた結果トランジスタＴ。

が導通し始める場合のトランジスタＴ５の動作が自助的
に相殺される。実際には、しきい値比較器Ａ１はしきい
値比較器Ａ２の出力信号により抑止される、。

短絡状態が除去された場合には、トランジスタＴ、を遮
断して、出力段を正常な動作状態に回復するようにする
。

従ってブリッジ配置を有し、且つ２個の全く同一なプッ
シュプルトランジスタ区域を具える出力段が供給電圧源
の正端子に短絡するのを防止することができる。

本発明の保護装置をこれらプッシュプルトランジスタ区
域の各々に対し第２及び３図に示すように配設する。

しかし、この場合２個の保護装置の夫々に含まれる第２
しきい値比較器へ２を２個の出力段の両抑止端子に接続
する。

基準電圧は共通とすることができる。

以上本発明の一実施例を図面により詳細に説明したが、
本発明はこの一実施例に限定されるものではなく種々に
変更することができることはもちろんである。

【図面の簡単な説明】

第１図は、従来の保護装置を有するプッシュプル出力段
の回路図、 第２図は、本発明の保護装置を有するプッシュプル出力
段のブロック図、 第３図は、第２図のブロック図を具体的なモノリシック
集積回路にし得るようにした回路図である。 Ａ・・・出力端子　へ１．八２・・化きい値比較器ＤＩ
、０２．　Ｄ３，０５．　Ｄ７・・・ダイオードＧｌ、
Ｇ３・・・定電流源 Ｇｖ・・・プッシュプル出力段 ＩＮ・・・入力端子 し１・・・低速ンピーダンス回路手段　。 Ｒ３，Ｒ５，Ｒ６・・・抵抗　Ｒ４・・・負荷ＲＩＦ、
、　ＲＩＦ２・・・基準電圧 Ｔ１Ｔ２・・・ｎｐｎ型パワートランジスタＴ３．　Ｔ
６・・・ｎｐｎ型トランジスタＴ、、　Ｔ５・・・ｐｎ
ｐ型トランジスタＴｄ、・・・ｎｐｎ型制御トランジス
タＴｄ２・・・ｐｎｐ型制御トランジスタ＋ＶＣＣ・・
・正端子　−ＶＣＣ・・・負端子特許出願人　ニス・ジ
ー・エスーアテス・コンホネンチ・エレットロニシ・ ソシエタ・ベル・アチオニ 代理人弁理士　杉　村　暁　秀 同　弁理士　杉　村　興　作 図面の（１４１：、（内ｎに変更なし）ＦＩＧ、’１ 手　続　補　正　書 昭和６０年４月１９日 特許庁長官　志　賀　学　殿 １、事件の表示 昭和６０年特許願第１０７１３号 ２、発明の名称 プッシュプル出力段の短絡保護装置 ３、補正をする者 事件との関係　特許出願人 ４、代理人

Claims (1)

1. 【特許請求の範囲】 １、　信号源に結合される入力端子及び抑止端子を有す
   るプッシュプル出力段（Ｇｖ）の出力端子（Ａ）と、該
   出力段が両端子間に挿入された供給電圧源の高電位端子
   （＋Ｖｃｃ）との間でプッシュプル形出力段を短絡から
   保護する保護装置において、第１及び第２入力端子並び
   に出力端子を夫々有する第１及び第２比較器（ＡＩ、Ａ
   ２＞を具え、両比較器の第１入力端子を出力段の出力端
   子（八）に接続し、第１比較器（Ａ１）の第２入力端子
   及び第２比較器（八、）の第２入力端子を第１及び第２
   基準電圧（ＲＩ　Ｆ、　。 ＲＩＦ２）に夫々接続し、両比較器の各しきい値を適宜
   調整して第１入力端子の電圧が第２入力端子の電圧より
   所定値だけ高い場合にのみ各比較器が出力信号を発生す
   るようにし、これら基準電圧及び比較器のしきい値を予
   め定めて出力段（ＧＶ）の出力端子（Ａ）の電圧が第２
   比較器（Ａ２）の出力信号発生開始電圧より低い場合に
   第１比較器（ＡＩ）が出力信号を発生し始めるようにし
   、さらに前記出力段の出力端子（Ａ）及び供給電圧源の
   低電位端子（−ＶＣＣ）の間に挿入されると共に第１比
   較器（Ａｔ）の出力端子に接続される動作端子を有する
   低インピーダンス回路手段（Ｌｌ）を具え、第２比較器
   （Ａ２）の出力端子は出力段（ＣＶ）の抑止端子に接続
   するようにしたことを特徴とするプッシュプル出力段を
   保護する装置。 ２、　第１比較器（Ａ１）には第２比較器（Ａ２）の出
   力端子に接続される抑止端子を設けるようにしたことを
   特徴とする特許請求の範囲第１項記載のプッシュプル出
   力段を保護する装置。 ３、　低インピーダンス回路手段（Ｌｌ）を、第１及び
   第２端子並びに制御端子を有する少なくとも１個のトラ
   ンジスタ（Ｔ２）により形成し、このトランジスタの第
   １及び第２端子を出力段（Ｇｖ）の出力端子（Ａ）及び
   供給電圧源の低電位端子（−Ｖｃｃ）の間に挿入し、こ
   のトランジスタ（Ｔ２）の制御端子を第１しきい値比較
   器（Ａ１）の出力端子に結合するようにしたことを特徴
   とする特許請求の範囲第１項記載のプツシニブル出力段
   を保護する装置。 ４、　低インピーダンス回路手段（Ｌｌ）を、出力段（
   Ｇｖ）に含まれると共に出力端子（Ａ）及び供給電圧源
   の低電位端子（−Ｖｃｃ）の間に挿入された出力パワー
   トランジスタ（Ｔ２）により形成するようにしたことを
   特徴とする特許請求の範囲第３項記載のプッシュプル出
   力段を保護する装置。