JPS62296608A - プツシユプル増幅器 - Google Patents
プツシユプル増幅器Info
- Publication number
- JPS62296608A JPS62296608A JP61140676A JP14067686A JPS62296608A JP S62296608 A JPS62296608 A JP S62296608A JP 61140676 A JP61140676 A JP 61140676A JP 14067686 A JP14067686 A JP 14067686A JP S62296608 A JPS62296608 A JP S62296608A
- Authority
- JP
- Japan
- Prior art keywords
- output
- stage
- push
- potential
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 230000006378 damage Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はプッシュプル増幅器に関するものである。
従来の技術
第４図は、プッシュプル増幅器の従来例を示す図で、図
中１は初段を含む出力段以前の増幅回路ブロックであり
、２は出力端子、３，４は出カド２ ・・ ランジスタであり、５は電源端子である。
中１は初段を含む出力段以前の増幅回路ブロックであり
、２は出力端子、３，４は出カド２ ・・ ランジスタであり、５は電源端子である。
発明が解決しようとする問題点
このような従来の構成では、出力端子が誤って電源端子
に短絡した時（以降、この状態を天絡と書く）には、出
力トランジスタ４のコレクター。
に短絡した時（以降、この状態を天絡と書く）には、出
力トランジスタ４のコレクター。
エミッタ間の電位差は、電源電圧と同じ大きさとなり、
しかも大電流が出力トランジスタ４を通過するため出力
トランジスタ４で消費される損失電力は大きなものとな
り、出力トランジスタ４は破壊され易いという問題があ
った。
しかも大電流が出力トランジスタ４を通過するため出力
トランジスタ４で消費される損失電力は大きなものとな
り、出力トランジスタ４は破壊され易いという問題があ
った。
本発明はこのような問題点を解決するもので、天絡時に
出力トランジスタを破壊し難くした構成を有するプッシ
ュプル増幅器を提供する事を目的としたものである。
出力トランジスタを破壊し難くした構成を有するプッシ
ュプル増幅器を提供する事を目的としたものである。
問題点を解決するだめの手段
上記の問題点を解決するため本発明は、増幅段と、前記
増幅段によシ駆動されるプッシュプル接続された出力段
と、前記出力段の出力端子電位と電圧源電位より一定電
位低い基準電位とを比較し其の出力電圧を前記増幅段に
饋電する比較器とを３ ・ 有し、前記出力端子電位が前記基準電位より高い場合に
前記出力電圧により前記増幅段をオフ状態にする事を特
徴とするブツシュプル増幅回路を提供する。
増幅段によシ駆動されるプッシュプル接続された出力段
と、前記出力段の出力端子電位と電圧源電位より一定電
位低い基準電位とを比較し其の出力電圧を前記増幅段に
饋電する比較器とを３ ・ 有し、前記出力端子電位が前記基準電位より高い場合に
前記出力電圧により前記増幅段をオフ状態にする事を特
徴とするブツシュプル増幅回路を提供する。
作 用
上記の回路構成により、天絡時に出力トランジスタが破
壊し難いプッシュプル増幅器が実現出来る。
壊し難いプッシュプル増幅器が実現出来る。
実施例
第１図は、本発明に係るプッシュプル増幅器の第１の実
施例を示すものであり、図中１は初段を含む出力段以前
の増幅回路ブロックであり、２は出力端子であり、３，
４は出力トランジスタであり、５は電源端子であり、６
は電圧源であり、７ると、比較器７は出力端子２の電位
（以降、ｖｏｕｔと書く）を、（Ｖｃｃ −Ｖｅ ）と
比較して”ｏ ｕ ｔ ＞ （Ｖｃｃ−Ｖｅ）と々った
時出力トランジスタ４のドライブ回路を遮断する。従っ
て、天絡状態で出力トランジスタ４はオフ状態であり大
電流は流れない。
施例を示すものであり、図中１は初段を含む出力段以前
の増幅回路ブロックであり、２は出力端子であり、３，
４は出力トランジスタであり、５は電源端子であり、６
は電圧源であり、７ると、比較器７は出力端子２の電位
（以降、ｖｏｕｔと書く）を、（Ｖｃｃ −Ｖｅ ）と
比較して”ｏ ｕ ｔ ＞ （Ｖｃｃ−Ｖｅ）と々った
時出力トランジスタ４のドライブ回路を遮断する。従っ
て、天絡状態で出力トランジスタ４はオフ状態であり大
電流は流れない。
次に第２図に示される具体的な第２の実施例について述
べる。図中２〜６は第１図と同様であり、トランジスタ
８．９はそれぞれ出力トランジスタ３．４を駆動するト
ランジスタであり、１０は電流源でダイオード１１．１
２．１３と共にバイアス回路を構成しており、１４はト
ランジスタ８゜９を駆動するためのトランジスタであり
、１５は入力信号源であり、１６は電流源でダイオード
１７．１８及びトランジスタ１９と共に比較器を構成し
ており、２ｏはトランジスタである。
べる。図中２〜６は第１図と同様であり、トランジスタ
８．９はそれぞれ出力トランジスタ３．４を駆動するト
ランジスタであり、１０は電流源でダイオード１１．１
２．１３と共にバイアス回路を構成しており、１４はト
ランジスタ８゜９を駆動するためのトランジスタであり
、１５は入力信号源であり、１６は電流源でダイオード
１７．１８及びトランジスタ１９と共に比較器を構成し
ており、２ｏはトランジスタである。
一般にトランジスタがオン状態にある時のべ〜ベース電
位をＶＲＥＦ と書くと、ＶＲＥＦ−Ｖｃｃ−２Ｘ’Ｅ
Ｅである。トランジスタ１９はＶ。ｕｔ ＞ＶＲＥＦ
＋ＶＢＥすなわちＶｏｕｔ ＞ ”ｃｃ −ＶＢＥ
となった時オン状態となりトランジスタ２ｏにベース電
流を供給する。
位をＶＲＥＦ と書くと、ＶＲＥＦ−Ｖｃｃ−２Ｘ’Ｅ
Ｅである。トランジスタ１９はＶ。ｕｔ ＞ＶＲＥＦ
＋ＶＢＥすなわちＶｏｕｔ ＞ ”ｃｃ −ＶＢＥ
となった時オン状態となりトランジスタ２ｏにベース電
流を供給する。
この時トランジスタ２０はオン状態と々シ、トランジス
タ１４，９及び４をオフ状態とする。従っ６ ・ − て天絡状態でトランジスタ４に大電流は流れない。
タ１４，９及び４をオフ状態とする。従っ６ ・ − て天絡状態でトランジスタ４に大電流は流れない。
次に第３の実施例について述べる。第３図はプッシュプ
ル増幅器をＢＴＬ接紛したもので、図中５．６．７は第
１図と同様であり、４１．４２は初段を含む出力段以前
の増幅回路ブロックであり、４３．４４は入力端子であ
り、４５，４６，４７．４８は出力トランジスタであり
、４９．５０は出力端子であり、６１は出力端子で４９
．５０で駆動される負荷である。
ル増幅器をＢＴＬ接紛したもので、図中５．６．７は第
１図と同様であり、４１．４２は初段を含む出力段以前
の増幅回路ブロックであり、４３．４４は入力端子であ
り、４５，４６，４７．４８は出力トランジスタであり
、４９．５０は出力端子であり、６１は出力端子で４９
．５０で駆動される負荷である。
比較器７は、出力端子４９．６０の電位を（”ｃｃ −
Ｖａ） する電位と比較し、出力端子４９″ｉＪ。
Ｖａ） する電位と比較し、出力端子４９″ｉＪ。
たは６０またはその両方が（ＶＣＣ−Ｖｅ）なる電位を
越える場合出力トランジスタ４６．４８のドライブ回路
を遮断する。従って出力端子４９または６０またはその
両方が天絡状態で出力トランジスタ４６．４８に大電流
は流れず、負荷５１に大電流は流れない。
越える場合出力トランジスタ４６．４８のドライブ回路
を遮断する。従って出力端子４９または６０またはその
両方が天絡状態で出力トランジスタ４６．４８に大電流
は流れず、負荷５１に大電流は流れない。
発明の効果
以上のように本発明によれば、天絡状態において出力段
を構成する出力トランジスタに大電流が通過せず、天絡
時に破壊し難いプッシュプル増幅器の実現が可能となる
ので、その利用価値は太きい。
を構成する出力トランジスタに大電流が通過せず、天絡
時に破壊し難いプッシュプル増幅器の実現が可能となる
ので、その利用価値は太きい。
第１図は本発明の第１の実施例によるプッシュプル増幅
器を示す回路図、第２図は本発明の具体的々第２の実施
例によるプッシュプル増幅器を示す回路図、第３図は本
発明の第３の実施例によるプッシュプル増幅器を示す回
路図、第４図はプッシュプル増幅器の従来例を示す回路
図である。 ４１．４２．１・・・・・・増幅回路ブロック、４９゜
６ｏ、２・・・・・・出力端子、７・・・・・・比較器
、３，４・・・・・・出力トランジスタ、５・・・・・
・電源端子、１０゜４８・・・・・・ＮＰＮ ）ランジ
スタ、９．１９・・・・・・ＰＮＰトランジスタ、６１
・・・・・・出力負荷、１５・・・・・・入力信号、６
・・・・・・電圧源。
器を示す回路図、第２図は本発明の具体的々第２の実施
例によるプッシュプル増幅器を示す回路図、第３図は本
発明の第３の実施例によるプッシュプル増幅器を示す回
路図、第４図はプッシュプル増幅器の従来例を示す回路
図である。 ４１．４２．１・・・・・・増幅回路ブロック、４９゜
６ｏ、２・・・・・・出力端子、７・・・・・・比較器
、３，４・・・・・・出力トランジスタ、５・・・・・
・電源端子、１０゜４８・・・・・・ＮＰＮ ）ランジ
スタ、９．１９・・・・・・ＰＮＰトランジスタ、６１
・・・・・・出力負荷、１５・・・・・・入力信号、６
・・・・・・電圧源。
Claims (1)
- 増幅段と、前記増幅段により駆動されるプッシュプル接
続された出力段と、前記出力段の出力端子電位と電圧源
電位より一定電位低い基準電位とを比較し其の出力電圧
を前記増幅段に饋電する比較器とを有し、前記出力端子
電位が前記基準電位より高い場合に前記出力電圧により
前記増幅段をオフ状態にする事を特徴とするプッシュプ
ル増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61140676A JPS62296608A (ja) | 1986-06-17 | 1986-06-17 | プツシユプル増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61140676A JPS62296608A (ja) | 1986-06-17 | 1986-06-17 | プツシユプル増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62296608A true JPS62296608A (ja) | 1987-12-23 |
Family
ID=15274163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61140676A Pending JPS62296608A (ja) | 1986-06-17 | 1986-06-17 | プツシユプル増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62296608A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469575B2 (en) | 2000-12-01 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Circuit for amplifying and outputting audio signals |
| JP2009134387A (ja) * | 2007-11-29 | 2009-06-18 | Rohm Co Ltd | ハイサイドスイッチ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325462A (en) * | 1976-08-20 | 1978-03-09 | Casio Comput Co Ltd | Rear cover mounting structure of watch |
| JPS5560314A (en) * | 1978-10-27 | 1980-05-07 | Toshiba Corp | Protective device for amplifier circuit |
-
1986
- 1986-06-17 JP JP61140676A patent/JPS62296608A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325462A (en) * | 1976-08-20 | 1978-03-09 | Casio Comput Co Ltd | Rear cover mounting structure of watch |
| JPS5560314A (en) * | 1978-10-27 | 1980-05-07 | Toshiba Corp | Protective device for amplifier circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469575B2 (en) | 2000-12-01 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Circuit for amplifying and outputting audio signals |
| JP2009134387A (ja) * | 2007-11-29 | 2009-06-18 | Rohm Co Ltd | ハイサイドスイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4922208A (en) | Output stage for an operational amplifier | |
| JPS62296608A (ja) | プツシユプル増幅器 | |
| JPH0878975A (ja) | コンパレータ回路 | |
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| EP0406964B1 (en) | Amplifier arrangement | |
| JPH071857Y2 (ja) | 出力トランジスタの保護回路 | |
| JP2845065B2 (ja) | オペアンプ | |
| JPS6352482B2 (ja) | ||
| JPH0237127B2 (ja) | ||
| JPH0744399B2 (ja) | Ｂｔｌ接続プツシユプル増幅器 | |
| JP2542934Y2 (ja) | 保護回路 | |
| JP3438959B2 (ja) | 増幅器の地絡保護回路 | |
| JPH0744398B2 (ja) | プツシユプル増幅器 | |
| JPH03746Y2 (ja) | ||
| JPH0411042B2 (ja) | ||
| JPH0744397B2 (ja) | プツシユプル増幅器 | |
| JP2000139026A (ja) | 半導体集積回路装置 | |
| JPS6117620Y2 (ja) | ||
| JPS6126966Y2 (ja) | ||
| JPS62605B2 (ja) | ||
| JP3469639B2 (ja) | 増幅回路 | |
| JPS584252Y2 (ja) | ゾウフクキノ ホゴカイロ | |
| JPS6333367Y2 (ja) | ||
| JPH10224165A (ja) | プッシュプル出力回路 |