JPH0237127B2 - - Google Patents
Info
- Publication number
- JPH0237127B2 JPH0237127B2 JP53136388A JP13638878A JPH0237127B2 JP H0237127 B2 JPH0237127 B2 JP H0237127B2 JP 53136388 A JP53136388 A JP 53136388A JP 13638878 A JP13638878 A JP 13638878A JP H0237127 B2 JPH0237127 B2 JP H0237127B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- base
- midpoint
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、増幅器の出力中点が電源に短絡され
るという事故が発生したとき、前記増幅器を構成
する出力トランジスタが破壊されるのを防止する
トランジスタ増幅器の保護回路に係り、特に簡単
な回路構成で前記保護動作を達成することの出来
るトランジスタ増幅器の保護回路を提供せんとす
るものである。 集積回路（IC）化されたトランジスタ増幅器
においては、通常、電源端子と出力中点端子とを
有しており、不良チエツク中やセツトの組立工程
中等のICの動作状態において、前記電源端子と
出力中点端子とを短絡するという事故が多々発生
している。特に正の電源端子を出力中点端子と短
絡すると、出力トランジスタのうち、負信号を増
幅する出力トランジスタが常に導通状態となり、
前記出力トランジスタが破壊されるので、何らか
の保護回路を用いて前記破壊を防止しなければな
らない。 本発明は上述の点に鑑み成されたもので、以下
実施例に基き図面を参照しながら説明する。 図は本発明の実施例を示すもので、図において
１は前段増幅器を構成する差動増幅回路、２は最
終段増幅器を構成するシングル・エンド・プツシ
ユ・プル（SEPP）増幅回路、３は負荷となるス
ピーカである。しかして、前記差動増幅回路１
は、一対の同極性トランジスタ４及び５と、段間
トランジスタ６とを有し、一方のトランジスタ４
のベースに入力信号が、他方のトランジスタ５の
ベースに負帰還信号が印加される様に構成される
とともに、他方のトランジスタ５のコレクタが出
力端子として前記段間トランジスタ６のベースに
接続される様に構成されている。又、SEPP増幅
回路２は、ベースが前記段間トランジスタ６のコ
レクタに接続され、Ａ級増幅動作を行う前置駆動
トランジスタ７と、該前置駆動トランジスタ７の
出力信号のうち、正出力信号を増幅する第１駆動
トランジスタ８と、負出力信号を増幅する第２駆
動トランジスタ９と、前記第１駆動トランジスタ
８のエミツタにベースが接続された第１出力トラ
ンジスタ１０と、前記第２駆動トランジスタ９の
エミツタにベースが接続された第２出力トランジ
スタ１１と、第１出力トランジスタ１０のエミツ
タ及び第２トランジスタ１１のコレクタに接続さ
れた出力中点Ａとを備えており、前記出力中点Ａ
はコンデンサ１２を介して負荷３に接続されてい
る。そして、前記出力中点Ａと前置駆動トランジ
スタ７のコレクタとの間には、保護回路となるダ
イオード１３が挿入されている。 次に動作を説明する。入力信号源１４からの入
力信号は、差動増幅回路１の一方のトランジスタ
４のベースに印加され、他方のトランジスタ５の
コレクタから段間トランジスタ６を介して前置増
幅トランジスタ７のベースに印加される。そし
て、前置増幅トランジスタ７でＡ級増幅され、そ
のコレクタ出力信号のうち正出力信号は第１駆動
トランジスタ８及び第１出力トランジスタ１０で
増幅された後出力中点Ａに導出され、負出力信号
は第２駆動トランジスタ９及び第２出力トランジ
スタ１１で増幅された後出力中点Ａに導出され
る。そして、出力中点Ａに得られた出力信号は、
コンデンサ１２を介して負荷３に印加される。 出力中点Ａの直流電圧は、正常時に電源電圧
（＋VCC）の1/2に固定されており、信号の大きさ
に応じて前記＋1/2VCCを中心に正負に振れてい
る。そして、前記出力中点Ａから差動増幅回路１
の他方のトランジスタ５のベースに、直流的には
100％、交流的には帰還抵抗１５及び１６の比に
応じた負帰還がかかつている。 上述の如き、正常状態においては、出力中点Ａ
の電圧をVAとすれば、前置駆動トランジスタ７
のコレクタ点Ｂの電圧VBは、 VB＝VA＋2VBE＞VA ………(1) （ただしVBEはトランジスタのベース・エミツタ
間電圧） となり、保護回路となるダイオード１３は逆バイ
アス状態となる。そして、前記ダイオード１３の
逆バイアス状態は、信号の状態にかかわらず維持
されるから、増幅器が正常状態にある限り、前記
ダイオード１３は増幅器に対し何ら作用しない。 いま、何らかの原因に依り出力中点Ａが電源に
短絡されたとすれば、出力中点Ａの電圧は＋VCC
となり、その電圧が差動増幅回路１の他方のトラ
ンジスタ５のベースに印加されるので、該他方の
トランジスタ５が導通状態となり、段間トランジ
スタ６及びＡ級増幅用前置駆動トランジスタ７も
強制的に導通状態となる。その為、もしダイオー
ド１３が存在しないと、第２駆動トランジスタ９
及び第２出力トランジスタ１１が導通し続け、該
第２出力トランジスタ１１が破壊されてしまう。
しかしながら、本発明においては、ダイオード１
３が出力中点Ａと前置駆動トランジスタ７のコレ
クタ点Ｂとの間に挿入されているので、出力中点
Ａが電源に短絡されると直ちにダイオード１３が
導通し、第２駆動トランジスタ９及び第２出力ト
ランジスタ１１が非導通となるので破壊保護が達
成される。 上述の保護動作をより詳しく説明すると次の如
くなる。すなわち、短絡状態において出力中点Ａ
の電圧VASは、＋VCCとなり、点Ｂの電圧VBSはダ
イオード１３が導通状態にあるから VBS＝VCC−VBE ………(2) 〔ただしVBEはダイオード１３の両端電圧〕 となる。又、点Ｃの直流電圧VCSは、正常動作時
にVAS＋3VBEとなつているが、出力中点Ａが電源
（＋VCC）に短絡され、前記出力中点Ａとトラン
ジスタ１７のベースとの間に接続された４個のダ
イオードがオフになると、 VCS＝VCC−VBE−VCE ………(3) 〔ただしVBEはトランジスタ１７のベース・エミ
ツタ間電圧VCEはトランジスタ１８のコレクタ・
エミツタ間電圧〕 となる。従つて、VBS＞VCSとなり、第２駆動ト
ランジスタ９は逆バイアスとなつて非導通、第２
出力トランジスタ１１を非導通となる。その時、
ダイオード１３を通してトランジスタ７に電流が
流れるが、その際前記抵抗１９が電流制限作用を
呈するので、ダイオード１３及びトランジスタ７
が破壊されることは無い。尚、トランジスタ１８
は、定電流動作状態にある為、出力中点Ａが電源
に短絡されても影響を受けず、一定のコレクタ電
流を流し続け、そのコレクタ・エミツタ間電圧は
前記コレクタ電流に応じた所定の値となる。 ダイオード１３は複数個の直列接続が可能であ
る。そして、例えば２個のダイオードを用いた場
合には、トランジスタ１８のコレクタとトランジ
スタ１７のベースとの間に（ｎ−１）個のダイオ
ードを挿入すればよい。 以上述べた如く、本発明に係るトランジスタ増
幅器の保護回路は、確実な保護動作を簡単な回路
構成で達成出来る優れたもので、正常動作時には
トランジスタ増幅器に何ら悪影響を及ぼさないと
いう特徴と相俟つて様々なトランジスタ増幅器に
利用出来るものである。
るという事故が発生したとき、前記増幅器を構成
する出力トランジスタが破壊されるのを防止する
トランジスタ増幅器の保護回路に係り、特に簡単
な回路構成で前記保護動作を達成することの出来
るトランジスタ増幅器の保護回路を提供せんとす
るものである。 集積回路（IC）化されたトランジスタ増幅器
においては、通常、電源端子と出力中点端子とを
有しており、不良チエツク中やセツトの組立工程
中等のICの動作状態において、前記電源端子と
出力中点端子とを短絡するという事故が多々発生
している。特に正の電源端子を出力中点端子と短
絡すると、出力トランジスタのうち、負信号を増
幅する出力トランジスタが常に導通状態となり、
前記出力トランジスタが破壊されるので、何らか
の保護回路を用いて前記破壊を防止しなければな
らない。 本発明は上述の点に鑑み成されたもので、以下
実施例に基き図面を参照しながら説明する。 図は本発明の実施例を示すもので、図において
１は前段増幅器を構成する差動増幅回路、２は最
終段増幅器を構成するシングル・エンド・プツシ
ユ・プル（SEPP）増幅回路、３は負荷となるス
ピーカである。しかして、前記差動増幅回路１
は、一対の同極性トランジスタ４及び５と、段間
トランジスタ６とを有し、一方のトランジスタ４
のベースに入力信号が、他方のトランジスタ５の
ベースに負帰還信号が印加される様に構成される
とともに、他方のトランジスタ５のコレクタが出
力端子として前記段間トランジスタ６のベースに
接続される様に構成されている。又、SEPP増幅
回路２は、ベースが前記段間トランジスタ６のコ
レクタに接続され、Ａ級増幅動作を行う前置駆動
トランジスタ７と、該前置駆動トランジスタ７の
出力信号のうち、正出力信号を増幅する第１駆動
トランジスタ８と、負出力信号を増幅する第２駆
動トランジスタ９と、前記第１駆動トランジスタ
８のエミツタにベースが接続された第１出力トラ
ンジスタ１０と、前記第２駆動トランジスタ９の
エミツタにベースが接続された第２出力トランジ
スタ１１と、第１出力トランジスタ１０のエミツ
タ及び第２トランジスタ１１のコレクタに接続さ
れた出力中点Ａとを備えており、前記出力中点Ａ
はコンデンサ１２を介して負荷３に接続されてい
る。そして、前記出力中点Ａと前置駆動トランジ
スタ７のコレクタとの間には、保護回路となるダ
イオード１３が挿入されている。 次に動作を説明する。入力信号源１４からの入
力信号は、差動増幅回路１の一方のトランジスタ
４のベースに印加され、他方のトランジスタ５の
コレクタから段間トランジスタ６を介して前置増
幅トランジスタ７のベースに印加される。そし
て、前置増幅トランジスタ７でＡ級増幅され、そ
のコレクタ出力信号のうち正出力信号は第１駆動
トランジスタ８及び第１出力トランジスタ１０で
増幅された後出力中点Ａに導出され、負出力信号
は第２駆動トランジスタ９及び第２出力トランジ
スタ１１で増幅された後出力中点Ａに導出され
る。そして、出力中点Ａに得られた出力信号は、
コンデンサ１２を介して負荷３に印加される。 出力中点Ａの直流電圧は、正常時に電源電圧
（＋VCC）の1/2に固定されており、信号の大きさ
に応じて前記＋1/2VCCを中心に正負に振れてい
る。そして、前記出力中点Ａから差動増幅回路１
の他方のトランジスタ５のベースに、直流的には
100％、交流的には帰還抵抗１５及び１６の比に
応じた負帰還がかかつている。 上述の如き、正常状態においては、出力中点Ａ
の電圧をVAとすれば、前置駆動トランジスタ７
のコレクタ点Ｂの電圧VBは、 VB＝VA＋2VBE＞VA ………(1) （ただしVBEはトランジスタのベース・エミツタ
間電圧） となり、保護回路となるダイオード１３は逆バイ
アス状態となる。そして、前記ダイオード１３の
逆バイアス状態は、信号の状態にかかわらず維持
されるから、増幅器が正常状態にある限り、前記
ダイオード１３は増幅器に対し何ら作用しない。 いま、何らかの原因に依り出力中点Ａが電源に
短絡されたとすれば、出力中点Ａの電圧は＋VCC
となり、その電圧が差動増幅回路１の他方のトラ
ンジスタ５のベースに印加されるので、該他方の
トランジスタ５が導通状態となり、段間トランジ
スタ６及びＡ級増幅用前置駆動トランジスタ７も
強制的に導通状態となる。その為、もしダイオー
ド１３が存在しないと、第２駆動トランジスタ９
及び第２出力トランジスタ１１が導通し続け、該
第２出力トランジスタ１１が破壊されてしまう。
しかしながら、本発明においては、ダイオード１
３が出力中点Ａと前置駆動トランジスタ７のコレ
クタ点Ｂとの間に挿入されているので、出力中点
Ａが電源に短絡されると直ちにダイオード１３が
導通し、第２駆動トランジスタ９及び第２出力ト
ランジスタ１１が非導通となるので破壊保護が達
成される。 上述の保護動作をより詳しく説明すると次の如
くなる。すなわち、短絡状態において出力中点Ａ
の電圧VASは、＋VCCとなり、点Ｂの電圧VBSはダ
イオード１３が導通状態にあるから VBS＝VCC−VBE ………(2) 〔ただしVBEはダイオード１３の両端電圧〕 となる。又、点Ｃの直流電圧VCSは、正常動作時
にVAS＋3VBEとなつているが、出力中点Ａが電源
（＋VCC）に短絡され、前記出力中点Ａとトラン
ジスタ１７のベースとの間に接続された４個のダ
イオードがオフになると、 VCS＝VCC−VBE−VCE ………(3) 〔ただしVBEはトランジスタ１７のベース・エミ
ツタ間電圧VCEはトランジスタ１８のコレクタ・
エミツタ間電圧〕 となる。従つて、VBS＞VCSとなり、第２駆動ト
ランジスタ９は逆バイアスとなつて非導通、第２
出力トランジスタ１１を非導通となる。その時、
ダイオード１３を通してトランジスタ７に電流が
流れるが、その際前記抵抗１９が電流制限作用を
呈するので、ダイオード１３及びトランジスタ７
が破壊されることは無い。尚、トランジスタ１８
は、定電流動作状態にある為、出力中点Ａが電源
に短絡されても影響を受けず、一定のコレクタ電
流を流し続け、そのコレクタ・エミツタ間電圧は
前記コレクタ電流に応じた所定の値となる。 ダイオード１３は複数個の直列接続が可能であ
る。そして、例えば２個のダイオードを用いた場
合には、トランジスタ１８のコレクタとトランジ
スタ１７のベースとの間に（ｎ−１）個のダイオ
ードを挿入すればよい。 以上述べた如く、本発明に係るトランジスタ増
幅器の保護回路は、確実な保護動作を簡単な回路
構成で達成出来る優れたもので、正常動作時には
トランジスタ増幅器に何ら悪影響を及ぼさないと
いう特徴と相俟つて様々なトランジスタ増幅器に
利用出来るものである。
図は本発明の一実施例を示す回路図である。
１…差動増幅回路、２…SEPP増幅回路、７…
前置駆動トランジスタ、１３…ダイオード。
前置駆動トランジスタ、１３…ダイオード。
Claims (1)
- １ 前置駆動トランジスタと、該前置駆動トラン
ジスタによつて駆動される互いに逆極性の第１及
び第２駆動トランジスタと、該第１及び第２駆動
トランジスタによつてそれぞれ駆動される第１及
び第２出力トランジスタとから成る増幅器の出力
中点が、電源に短絡されるという事故が発生した
とき、前記増幅器の出力トランジスタが破壊され
るのを防止する為のトランジスタ増幅器の保護回
路であつて、前記第２駆動トランジスタをPNP
型とし、そのベースを前記前置駆動トランジスタ
のコレクタに、そのコレクタを前記第２出力トラ
ンジスタのベースに、そのエミツタを正常時に所
定の直流電圧となり、前記事故の発生時にVCC−
VBE（ただし、VCCは電源電圧、VBEはトランジス
タのベース・エミツタ間電圧）以下の電圧となる
前記出力中点以外の点にそれぞれ接続するととも
に、アノードが前記出力中点に、カソードが前記
第２駆動トランジスタのベースにそれぞれ接続さ
れたダイオードを設け、前記事故の発生時に、前
記ダイオードを導通させて前記第２駆動トランジ
スタを非導通と成し、出力トランジスタが破壊さ
れるのを防止したことを特徴とするトランジスタ
増幅器の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13638878A JPS5563109A (en) | 1978-11-02 | 1978-11-02 | Protective circuit for transistor amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13638878A JPS5563109A (en) | 1978-11-02 | 1978-11-02 | Protective circuit for transistor amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5563109A JPS5563109A (en) | 1980-05-13 |
| JPH0237127B2 true JPH0237127B2 (ja) | 1990-08-22 |
Family
ID=15173981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13638878A Granted JPS5563109A (en) | 1978-11-02 | 1978-11-02 | Protective circuit for transistor amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5563109A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047312U (ja) * | 1983-09-08 | 1985-04-03 | 三洋電機株式会社 | 増幅器の保護回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4310493Y1 (ja) * | 1965-05-01 | 1968-05-08 |
-
1978
- 1978-11-02 JP JP13638878A patent/JPS5563109A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4310493Y1 (ja) * | 1965-05-01 | 1968-05-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5563109A (en) | 1980-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3801923A (en) | Transconductance reduction using multiple collector pnp transistors in an operational amplifier | |
| US4431972A (en) | Push-pull amplifier | |
| US4333059A (en) | Power amplifying circuit | |
| US3526845A (en) | Apparatus for overcurrent protection of a push-pull amplifier | |
| US4779059A (en) | Current mirror circuit | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JPH0618294B2 (ja) | 音声出力増幅器 | |
| KR940011386B1 (ko) | 증폭 회로 및 푸시풀 증폭기 | |
| KR950000161B1 (ko) | 증폭기 장치 및 푸시풀 증폭기 | |
| US3437946A (en) | Complementary symmetry transistor amplifier circuit employing drive signal limiting means | |
| JPH0237127B2 (ja) | ||
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US5128631A (en) | Operational amplifier having improved slew rate | |
| US3550024A (en) | Transistor push-pull amplifier | |
| US4199797A (en) | Protective circuit for amplifier circuits | |
| JP2509462Y2 (ja) | 増幅器 | |
| US4426626A (en) | Signal switching circuit | |
| JP2845065B2 (ja) | オペアンプ | |
| JPS6214725Y2 (ja) | ||
| JPH0744398B2 (ja) | プツシユプル増幅器 | |
| US4513251A (en) | Miller compensation for an operational amplifier | |
| JPS62296608A (ja) | プツシユプル増幅器 | |
| JPH04218884A (ja) | 演算増幅回路 | |
| JPS6119548Y2 (ja) | ||
| JP2844796B2 (ja) | 増幅回路 |