JPS62225014A - プツシユプル増幅器 - Google Patents
プツシユプル増幅器Info
- Publication number
- JPS62225014A JPS62225014A JP61069023A JP6902386A JPS62225014A JP S62225014 A JPS62225014 A JP S62225014A JP 61069023 A JP61069023 A JP 61069023A JP 6902386 A JP6902386 A JP 6902386A JP S62225014 A JPS62225014 A JP S62225014A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- output
- potential
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003068 static effect Effects 0.000 claims abstract description 3
- 230000006378 damage Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 102220414581 c.33A>G Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 102220228145 rs1064794513 Human genes 0.000 description 1
- 102220012898 rs397516346 Human genes 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、オーディオアンプ等に用いるプッシュプル
増幅器に関するものである。
増幅器に関するものである。
従来の技術
第２図は従来のプッシュプル増幅器を示す図で、１は電
源端子、２は入力端子、３は入力段を含む出力段以前の
増幅回路ブロック、４は出力端子、６はカップリングコ
ンデンサ、６は負荷抵抗器、７．８は出力トランジスタ
、９．１０はそれぞれ出力トランジスタを駆動するトラ
ンジスタである。
源端子、２は入力端子、３は入力段を含む出力段以前の
増幅回路ブロック、４は出力端子、６はカップリングコ
ンデンサ、６は負荷抵抗器、７．８は出力トランジスタ
、９．１０はそれぞれ出力トランジスタを駆動するトラ
ンジスタである。
発明が解決しようとする問題点
以上の構成からなるプッシュプル増幅器においては、誤
って負荷抵抗器６の両端を短絡（以降この状態を負荷短
絡と書く）シた場合、入力信号に対応して、それぞれの
出力トランジスタ了、８には大電流が流れるので、負荷
短絡時に出力トランジスタ７．８が破壊されやすいとい
う不都合があった。
って負荷抵抗器６の両端を短絡（以降この状態を負荷短
絡と書く）シた場合、入力信号に対応して、それぞれの
出力トランジスタ了、８には大電流が流れるので、負荷
短絡時に出力トランジスタ７．８が破壊されやすいとい
う不都合があった。
この発明は、上記の不都合を排除すべくなされたもので
あり、負荷短絡時にも出力トランジスタを破壊し難くし
た新規な構成を有するプッシュプル増幅器を提供するこ
とを目的とするものである。
あり、負荷短絡時にも出力トランジスタを破壊し難くし
た新規な構成を有するプッシュプル増幅器を提供するこ
とを目的とするものである。
問題点を解決するための手段
この問題点を解決するために本発明は、設定電流値を変
化させることのできる過電流保護回路を持つプッシュプ
ル増幅器において、出力端子の電位が静止状態での電位
よりも、ある一定電圧以上能れた時に、過電流保護回路
の設定電流値を静止状態での過電流保護回路の設定電流
値よりも相対的に大きく設定するようにしたものである
。
化させることのできる過電流保護回路を持つプッシュプ
ル増幅器において、出力端子の電位が静止状態での電位
よりも、ある一定電圧以上能れた時に、過電流保護回路
の設定電流値を静止状態での過電流保護回路の設定電流
値よりも相対的に大きく設定するようにしたものである
。
作 用
この構成により、負荷短絡時に出力トランジスタに流れ
るエミッタ電流の最大値を小さくすることができ、出力
トランジスタが破壊し難いプッシュプル増幅器が実現で
きる。
るエミッタ電流の最大値を小さくすることができ、出力
トランジスタが破壊し難いプッシュプル増幅器が実現で
きる。
実施例
第１図は、本発明にかかるプッシュプル増幅器の一実施
例を示すものであり、図中１は電源端子２は入力端子、
３は入力段を含む出力段以前の増幅回路ブロック、４は
出力端子、６はカップリングコンデンサ、ｅは負荷抵抗
器、７，８は出力トランジスタ、９，１０はそれぞれ出
力トランジスタ７．８を駆動するトランジスタ、１１．
１２は出力トランジスタγ、８のベース電流検出用の抵
抗器、１３，１４，１５，１６，１７．１８はそれぞれ
トランジスタ９，１ｏのエミッタと出力端子４間に直列
に接続された抵抗器、１９はベースが抵抗器１３と１４
の接続点に、エミッタが出力端子に、コレクタがトラン
ジスタ９のベースに、それぞれ接続されたトランジスタ
、２０はベースが抵抗器１７と１８の接続点に、エミッ
タが出力端子４に、コレクタがトランジスタ１０（７）
ベースに、それぞれ接続されたトランジスタ、２１．２
２は電源端子１と接地間に直列に接続された抵抗器であ
り、抵抗器２１と２２の抵抗値は等しく、抵抗器２１と
２２の接続点は電源電圧の半分の電位、すなわち出力端
子４の静止状態での電位に等しい。
例を示すものであり、図中１は電源端子２は入力端子、
３は入力段を含む出力段以前の増幅回路ブロック、４は
出力端子、６はカップリングコンデンサ、ｅは負荷抵抗
器、７，８は出力トランジスタ、９，１０はそれぞれ出
力トランジスタ７．８を駆動するトランジスタ、１１．
１２は出力トランジスタγ、８のベース電流検出用の抵
抗器、１３，１４，１５，１６，１７．１８はそれぞれ
トランジスタ９，１ｏのエミッタと出力端子４間に直列
に接続された抵抗器、１９はベースが抵抗器１３と１４
の接続点に、エミッタが出力端子に、コレクタがトラン
ジスタ９のベースに、それぞれ接続されたトランジスタ
、２０はベースが抵抗器１７と１８の接続点に、エミッ
タが出力端子４に、コレクタがトランジスタ１０（７）
ベースに、それぞれ接続されたトランジスタ、２１．２
２は電源端子１と接地間に直列に接続された抵抗器であ
り、抵抗器２１と２２の抵抗値は等しく、抵抗器２１と
２２の接続点は電源電圧の半分の電位、すなわち出力端
子４の静止状態での電位に等しい。
２３はエミッタが抵抗器１４と１６の接続点に接続され
、コレクタが出力端子４に接続されたトランジスタ、２
４は抵抗器、２５．２６はダイオードであり、これらの
抵抗器２４及びダイオード２５．２６は、トランジスタ
２３のベースと抵抗器２１と２２の接続点の間に直列に
接続されている。２７はエミッタが抵抗器１６と１７の
接続点に、コレクタが出力端子４に接続されたトランジ
スタ、２８は抵抗器、２９．３０はダイオードであり、
これらの抵抗器２８及びダイオード２９、’３０はトラ
ンジスタ２７のベースと抵抗器２１と２２の接続点の間
に直列に接続されている。
、コレクタが出力端子４に接続されたトランジスタ、２
４は抵抗器、２５．２６はダイオードであり、これらの
抵抗器２４及びダイオード２５．２６は、トランジスタ
２３のベースと抵抗器２１と２２の接続点の間に直列に
接続されている。２７はエミッタが抵抗器１６と１７の
接続点に、コレクタが出力端子４に接続されたトランジ
スタ、２８は抵抗器、２９．３０はダイオードであり、
これらの抵抗器２８及びダイオード２９、’３０はトラ
ンジスタ２７のベースと抵抗器２１と２２の接続点の間
に直列に接続されている。
以上のように構成された第１図のプッシュプル増幅器に
おいて、出力トランジスタ７を駆動するトランジスタ９
のベース電流を引き、保護機能を有するトランジスタ１
９がオンする時の抵抗器１３と１４の接続点と出力端子
４との間の電位差は、トランジスタ１９のオン時のベー
ス−エミッタ間の電位差をＶＤとすると、ＶＤ（ｖ）で
あり、この時のトランジスタ９のエミッタ電位と、出力
端子４との電位差は、抵抗器１３，１４．１５の抵抗値
をそれぞれＲ１３，Ｒ１４”１５とすると、となる。
おいて、出力トランジスタ７を駆動するトランジスタ９
のベース電流を引き、保護機能を有するトランジスタ１
９がオンする時の抵抗器１３と１４の接続点と出力端子
４との間の電位差は、トランジスタ１９のオン時のベー
ス−エミッタ間の電位差をＶＤとすると、ＶＤ（ｖ）で
あり、この時のトランジスタ９のエミッタ電位と、出力
端子４との電位差は、抵抗器１３，１４．１５の抵抗値
をそれぞれＲ１３，Ｒ１４”１５とすると、となる。
この時、出力トランジスタアに流れているエミッタ電流
工。７■は、出力トランジスタ７の直流増幅率をｈＦＥ
とし、オン時のベース−エミッタ間電圧をＶＤとし、
抵抗値１１の抵抗値をＲ１゜ととなる。
工。７■は、出力トランジスタ７の直流増幅率をｈＦＥ
とし、オン時のベース−エミッタ間電圧をＶＤとし、
抵抗値１１の抵抗値をＲ１゜ととなる。
ここで、出力端子４の電位が上昇し、トランジスタ２３
のベース電流が、抵抗器２４、ダイオード２５．２６を
経て出力端子４へ流出する状態になると、抵抗器２４の
抵抗値の設定により、トランジスタ２３を飽和状態とす
ることができる。この時、トランジスタ２３の飽和電圧
を０（ｖ）とすると、この時の出力トランジスタ７の流
すことのできる最大のエミッタ電流値工。７■は、（２
）式のＲ１５に０を代入したものに相当し、 ・・・・・・・・・（３） となる。
のベース電流が、抵抗器２４、ダイオード２５．２６を
経て出力端子４へ流出する状態になると、抵抗器２４の
抵抗値の設定により、トランジスタ２３を飽和状態とす
ることができる。この時、トランジスタ２３の飽和電圧
を０（ｖ）とすると、この時の出力トランジスタ７の流
すことのできる最大のエミッタ電流値工。７■は、（２
）式のＲ１５に０を代入したものに相当し、 ・・・・・・・・・（３） となる。
ココテ、（２） 、 （３）弐Ｋ、’Ｖｐ ＝ ０ 、
７ （Ｖ ）、Ｒ１１＝１０（Ｑ、Ｒ１３＝Ｒ１４＝Ｒ
１５＝１０００（Ｑ、ｈｙＥ＝９９を代入してみると、 ＩＱ７■＝ ３．６ （Ａ） ・・・・・・・・
・・・・（４）ＩＱ７■＝７．ｏ （Ａ） ・・
・・・・・・・・・・（６）となる。この意味は、負荷
を短絡した時のように、出力端子４が静止状態での電位
、すなわち電源電圧の半分にある時には、出力トランジ
スタ７の流すことのできる最大のエミッタ電流値は、（
４）式で示されるａ、ｓ （Ａ）となっており、この値
は、正常な負荷を駆動し、出力トランジスタ７が大電流
を流す時には、出力端子４の電位も高くなっている状態
での、出力トランジスタ４が流すことのできる最大のエ
ミッタ電流値、すなわち（６）式に示す７．０ （Ａ）
ｊ りも小さく、回路素子１１．１３，１４゜１５．
１９，２３，２４，２５，２６，２１，２２゜で構成さ
れる回路部分が、負荷短絡時に、出力トランジスタ７を
保護していることがわかる。
７ （Ｖ ）、Ｒ１１＝１０（Ｑ、Ｒ１３＝Ｒ１４＝Ｒ
１５＝１０００（Ｑ、ｈｙＥ＝９９を代入してみると、 ＩＱ７■＝ ３．６ （Ａ） ・・・・・・・・
・・・・（４）ＩＱ７■＝７．ｏ （Ａ） ・・
・・・・・・・・・・（６）となる。この意味は、負荷
を短絡した時のように、出力端子４が静止状態での電位
、すなわち電源電圧の半分にある時には、出力トランジ
スタ７の流すことのできる最大のエミッタ電流値は、（
４）式で示されるａ、ｓ （Ａ）となっており、この値
は、正常な負荷を駆動し、出力トランジスタ７が大電流
を流す時には、出力端子４の電位も高くなっている状態
での、出力トランジスタ４が流すことのできる最大のエ
ミッタ電流値、すなわち（６）式に示す７．０ （Ａ）
ｊ りも小さく、回路素子１１．１３，１４゜１５．
１９，２３，２４，２５，２６，２１，２２゜で構成さ
れる回路部分が、負荷短絡時に、出力トランジスタ７を
保護していることがわかる。
また、全く同様な動作により、回路素子１２゜１６．１
７，１８，２０，２７，２８，２９゜３０．２１．２２
．で構成される回路部分が、負荷短絡時に出力トランジ
スタ８を保護していることがわかる。
７，１８，２０，２７，２８，２９゜３０．２１．２２
．で構成される回路部分が、負荷短絡時に出力トランジ
スタ８を保護していることがわかる。
発明の効果
以上のように、本発明によれば、負荷抵抗が正常な場合
には、入力信号に応じて、十分に大きな電流を供給する
ことができるが、負荷短絡時のように異常に抵抗成分が
小さい負荷を、駆動しなければならない時には、出力ト
ランジスタが供給できる最大の電流値は小さくなり、負
荷短絡時においても出力トランジスタが破壊し難いプッ
シュプル増幅器の実現が可能となるので、その利用価値
は大きい。
には、入力信号に応じて、十分に大きな電流を供給する
ことができるが、負荷短絡時のように異常に抵抗成分が
小さい負荷を、駆動しなければならない時には、出力ト
ランジスタが供給できる最大の電流値は小さくなり、負
荷短絡時においても出力トランジスタが破壊し難いプッ
シュプル増幅器の実現が可能となるので、その利用価値
は大きい。
第１図は本発明の一実施例に係るプッンユブル増幅器を
示す回路図、第２図は従来のプッシュプル増幅器を示す
回路図である。 １・・・・・・電源端子、２・・・・・・入力端子、３
・・・・・・入力段を含む出力段以前の増幅回路ブロッ
ク、４・・・・・・出力端子、６・・・・・・カンプリ
ングコンデンサ、６・・・・・・負荷抵抗器、７，８・
・・・・・出力トランジスタ、９．１ｏ・・・・・・駆
動トランジスタ、１１，１２，１３゜１４．１５，１８
，１７，１８，２１．２２，２４゜２８・・・・・・抵
抗器、１９．２０，２３．２７・・・・・・トランジス
タ、２５，２６，２９．３０・・印・グイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
示す回路図、第２図は従来のプッシュプル増幅器を示す
回路図である。 １・・・・・・電源端子、２・・・・・・入力端子、３
・・・・・・入力段を含む出力段以前の増幅回路ブロッ
ク、４・・・・・・出力端子、６・・・・・・カンプリ
ングコンデンサ、６・・・・・・負荷抵抗器、７，８・
・・・・・出力トランジスタ、９．１ｏ・・・・・・駆
動トランジスタ、１１，１２，１３゜１４．１５，１８
，１７，１８，２１．２２，２４゜２８・・・・・・抵
抗器、１９．２０，２３．２７・・・・・・トランジス
タ、２５，２６，２９．３０・・印・グイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- 設定電流値を変化させることのできる過電流保護回路を
有し、出力端子の電位が静止状態での電位よりもある一
定の大きさ以上離れた時に、上記過電流保護回路の設定
電流値を静止状態での設定整流値よりも相対的に大きく
設定するように構成したことを特徴とするプッシュプル
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069023A JPH0744398B2 (ja) | 1986-03-27 | 1986-03-27 | プツシユプル増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069023A JPH0744398B2 (ja) | 1986-03-27 | 1986-03-27 | プツシユプル増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62225014A true JPS62225014A (ja) | 1987-10-03 |
| JPH0744398B2 JPH0744398B2 (ja) | 1995-05-15 |
Family
ID=13390571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61069023A Expired - Lifetime JPH0744398B2 (ja) | 1986-03-27 | 1986-03-27 | プツシユプル増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744398B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014007577A (ja) * | 2012-06-25 | 2014-01-16 | Japan Radio Co Ltd | バイアス保護回路及び増幅装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102570990B (zh) * | 2010-12-29 | 2014-09-17 | 安凯(广州)微电子技术有限公司 | 一种放大器输出级过流保护电路 |
-
1986
- 1986-03-27 JP JP61069023A patent/JPH0744398B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014007577A (ja) * | 2012-06-25 | 2014-01-16 | Japan Radio Co Ltd | バイアス保護回路及び増幅装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744398B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6133708Y2 (ja) | ||
| JPS62225014A (ja) | プツシユプル増幅器 | |
| JPS6221052Y2 (ja) | ||
| JPS62225016A (ja) | Ｂｔｌ接続プツシユプル増幅器 | |
| JPS5941620Y2 (ja) | 過負荷検出回路 | |
| JPS62116004A (ja) | ドライバ | |
| JPS5937854Y2 (ja) | 定電圧電源回路 | |
| JP2578790B2 (ja) | 保護回路 | |
| JPS6333367Y2 (ja) | ||
| JPH0635536Y2 (ja) | パワーアンプの保護回路 | |
| JPH02109110A (ja) | 定電圧保護装置 | |
| JPS62171211A (ja) | 混成電力増幅装置 | |
| JPH0513064Y2 (ja) | ||
| JPH0644173Y2 (ja) | 電力増幅回路 | |
| JPS6231522B2 (ja) | ||
| JPS6017938Y2 (ja) | プッシュプル増幅器の出力トランジスタの保護回路 | |
| KR880000514Y1 (ko) | 출력(power) 트랜지스터 보호회로 | |
| JPS62284507A (ja) | 保護回路付きプツシユプル増幅器 | |
| JPS6110336Y2 (ja) | ||
| JPS62296608A (ja) | プツシユプル増幅器 | |
| JP2605803Y2 (ja) | 過負荷検知回路 | |
| JPH0119284B2 (ja) | ||
| JP2004088675A (ja) | デジタルオーディオアンプの過負荷保護回路 | |
| JPH0557930U (ja) | ロータリーエンコーダの出力保護回路 | |
| JPH0378311U (ja) |