JPS62116004A - ドライバ - Google Patents
ドライバInfo
- Publication number
- JPS62116004A JPS62116004A JP25626485A JP25626485A JPS62116004A JP S62116004 A JPS62116004 A JP S62116004A JP 25626485 A JP25626485 A JP 25626485A JP 25626485 A JP25626485 A JP 25626485A JP S62116004 A JPS62116004 A JP S62116004A
- Authority
- JP
- Japan
- Prior art keywords
- current
- bipolar transistor
- driver
- output terminal
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用骨’ｊｊＦコ
この発明は、ＩＣ検査システムにおいて、テスト４５号
（テストパターン）を増幅して被検査ＩＣに印加するド
ライバに関する。
（テストパターン）を増幅して被検査ＩＣに印加するド
ライバに関する。
［従来の技術］
従来のＩＣ検査システムに採用されているドライバの・
例を第２図に小し、説明する。
例を第２図に小し、説明する。
このドライバは被検査ＩＣと直接的にインターフェイス
するテストヘッドに設けられるものであり、電流ブース
タ部１０と信１．７増幅部を構成するオペアンプ１２か
らなる。Ｉ （Ｊ！！査システムのテストステーション
からテスト信号が入力端子ＩＮに供給され、このテスト
信号は抵抗Ｒ１を介してオペアンプ１２に人力されて増
幅される。この増幅されたテスト信号は電流ブースタ部
１０によって電流増幅され、出力端子ＯＵＴよ・り被検
査ＩＣのピンに印加されることになる。
するテストヘッドに設けられるものであり、電流ブース
タ部１０と信１．７増幅部を構成するオペアンプ１２か
らなる。Ｉ （Ｊ！！査システムのテストステーション
からテスト信号が入力端子ＩＮに供給され、このテスト
信号は抵抗Ｒ１を介してオペアンプ１２に人力されて増
幅される。この増幅されたテスト信号は電流ブースタ部
１０によって電流増幅され、出力端子ＯＵＴよ・り被検
査ＩＣのピンに印加されることになる。
電流ブースタ部ｌＯの回路構成について説明すれば、Ｑ
ｌおよびＱ４はＮＰＮ型およびＰＮＰ型のバイポーラト
ランジスタであり、相補型プッシュプル回路を構成する
ごとく相Ｌｌ：に接続されている。バイポーラトランジ
スタＱ１．Ｑ４のエミッタは抵抗Ｒ３，Ｒ４を介して出
力端／−０ＵＴに結合され、コレクタは電Ｋｔ＋Ｖ、−
Ｖに接続されている。
ｌおよびＱ４はＮＰＮ型およびＰＮＰ型のバイポーラト
ランジスタであり、相補型プッシュプル回路を構成する
ごとく相Ｌｌ：に接続されている。バイポーラトランジ
スタＱ１．Ｑ４のエミッタは抵抗Ｒ３，Ｒ４を介して出
力端／−０ＵＴに結合され、コレクタは電Ｋｔ＋Ｖ、−
Ｖに接続されている。
バイポーラトランジスタＱｌ、Ｑ４のベースは、レベル
シフト用のダイオ−１’ｌ）２．１）３を介してオペア
ンプ１２の出力端ｒと結合されている。１）１．１）４
はダイオードＩ）２．１）３およびバイポーラトランジ
スタＱ１．Ｑ４に順方向バイアス電流を流すための定電
流ダイオードである。
シフト用のダイオ−１’ｌ）２．１）３を介してオペア
ンプ１２の出力端ｒと結合されている。１）１．１）４
はダイオードＩ）２．１）３およびバイポーラトランジ
スタＱ１．Ｑ４に順方向バイアス電流を流すための定電
流ダイオードである。
パイボーラトランンスＰＱＩ、Ｑ４のバイアス回路にお
いて、バイポーラトランジスタＱｌ、Ｑ４に流れる電流
を制限すための電流リミッタ素子として、ＮＰＮ型およ
びＰＮＰｆｆｉのバイポーラトランジスタＱ２．Ｑ３が
図示のように接続されている。
いて、バイポーラトランジスタＱｌ、Ｑ４に流れる電流
を制限すための電流リミッタ素子として、ＮＰＮ型およ
びＰＮＰｆｆｉのバイポーラトランジスタＱ２．Ｑ３が
図示のように接続されている。
なお、Ｒ２は出力信号のフィードパ１．り用抵抗である
。
。
このような構成において、テスト信号はオペアンプ１２
（信号増幅部）によって反転増幅される。
（信号増幅部）によって反転増幅される。
その反転増幅信号は、ダイオードＤ２．１）３の順方向
電圧分たけレベルがシフトされてバイポーラトランジス
タＱｌ、Ｑ４のベースに印加され、電流増幅されて出力
端子ＯＵＴに出力される。
電圧分たけレベルがシフトされてバイポーラトランジス
タＱｌ、Ｑ４のベースに印加され、電流増幅されて出力
端子ＯＵＴに出力される。
［解決しようとする問題点］
さて、この従来構成にあっては、電流リミッタ素ｒであ
るバイポーラトランジスタＱ２．Ｑ３が作動した場合に
、次に述へるような問題があった。
るバイポーラトランジスタＱ２．Ｑ３が作動した場合に
、次に述へるような問題があった。
例えば、出力端Ｊ’ ＯＵ Ｔにプラス電圧か出るよう
に電流ブースタ部１０が駆動された時に、出力端子ＯＵ
Ｔがグラウンドと短絡すると、バイポーラトランジスタ
Ｑ１の電流が増大して抵抗Ｒ３の電圧降ドが所定値を越
えるため、バイポーラトランジスタＱ２が導通し、ベー
スバイアス電流を分流させる。このようにして、バイポ
ーラトランジスタＱ１は電流が制限されて保護される。
に電流ブースタ部１０が駆動された時に、出力端子ＯＵ
Ｔがグラウンドと短絡すると、バイポーラトランジスタ
Ｑ１の電流が増大して抵抗Ｒ３の電圧降ドが所定値を越
えるため、バイポーラトランジスタＱ２が導通し、ベー
スバイアス電流を分流させる。このようにして、バイポ
ーラトランジスタＱ１は電流が制限されて保護される。
ところが、この状態において、オペアンプ１２よりダイ
オードＤ３、バイポーラトランジスタＱ３のコレクター
ベース接合、抵抗Ｒ４、出力端ｒ−ＯＵＴを通じてグラ
ウンドに異常電流が流れる。
オードＤ３、バイポーラトランジスタＱ３のコレクター
ベース接合、抵抗Ｒ４、出力端ｒ−ＯＵＴを通じてグラ
ウンドに異常電流が流れる。
この異常電流はオペアンプ１２の内部リミッタが作動す
るまで流れ続ける。
るまで流れ続ける。
同様に、出力端子ＯＵＴにマイナス電圧が出るように電
流ブースタ部１０が駆動された時に、出力端Ｊ’ ＯＵ
Ｔがグラウンドと短絡すると、／＜イボーラトランジ
スタＱ４の電流が増大して抵抗Ｒ４の電圧降ドが所定値
を越えるため、バイポーラトランジスタＱ３が導通し、
ベースバイアス電流を分ｄコさせる。このようにして、
１＜イポーラトランジスタＱ４は電流か制限されて保護
される。
流ブースタ部１０が駆動された時に、出力端Ｊ’ ＯＵ
Ｔがグラウンドと短絡すると、／＜イボーラトランジ
スタＱ４の電流が増大して抵抗Ｒ４の電圧降ドが所定値
を越えるため、バイポーラトランジスタＱ３が導通し、
ベースバイアス電流を分ｄコさせる。このようにして、
１＜イポーラトランジスタＱ４は電流か制限されて保護
される。
ところが、この状態において、グラウンドより出力端γ
０ＵＴ１抵抗Ｒ３、バイポーラトランジスタＱ２のベー
ス−コレクタ接合、ダイオードＤ２を通じてオペアンプ
１２に異常電流が流れ込み、この異常電流はオペアンプ
１２の内部リミッタが作動するまで流れ続ける。
０ＵＴ１抵抗Ｒ３、バイポーラトランジスタＱ２のベー
ス−コレクタ接合、ダイオードＤ２を通じてオペアンプ
１２に異常電流が流れ込み、この異常電流はオペアンプ
１２の内部リミッタが作動するまで流れ続ける。
ココで、リニアＩＣの検査においては、未使用ピンにつ
いてはドライバの出力端子に電圧クランプがかへるため
、実質的に１１１１記のような出力短絡状態がしばしば
生じる。
いてはドライバの出力端子に電圧クランプがかへるため
、実質的に１１１１記のような出力短絡状態がしばしば
生じる。
このような顕常電流かオペアンプ１２に流れると、オペ
アンプ１２が過熱し、その特性劣化または破壊を招き、
それがドライバの信頼性低下を招いていた。
アンプ１２が過熱し、その特性劣化または破壊を招き、
それがドライバの信頼性低下を招いていた。
［発明の目的コ
この発明の目的は、そのような従来のドライバの問題点
を解消し、仏頼度の商いドライバを提供することにある
。
を解消し、仏頼度の商いドライバを提供することにある
。
［問題点を解決するための丁段コ
この１−１的を達成するため；こ、この発明は、テスト
信号を増幅して被検谷ＩＣに印加するドライバであって
、相補（（！ブッンユプル回路を構成する一対のトラン
ジスタのそれぞれのバイアス回路に同トランジスタの電
流を制限するための電流リミッタ素子を、ＩＩ’；、列
に接続してなる電流ブースタ部と、テスト信号を増幅し
て前記各トランジスタの駆動信弓・を牛しさせる信号増
幅部とからなるドライバにおいて、各電流リミッタ素子
にその逆方向電流を阻市するためのダイオードを直列接
続するものである。
信号を増幅して被検谷ＩＣに印加するドライバであって
、相補（（！ブッンユプル回路を構成する一対のトラン
ジスタのそれぞれのバイアス回路に同トランジスタの電
流を制限するための電流リミッタ素子を、ＩＩ’；、列
に接続してなる電流ブースタ部と、テスト信号を増幅し
て前記各トランジスタの駆動信弓・を牛しさせる信号増
幅部とからなるドライバにおいて、各電流リミッタ素子
にその逆方向電流を阻市するためのダイオードを直列接
続するものである。
［作用］
このように電流リミッタ素ｒの逆方向電流を阻１１、す
るだめのダイオードが設けられるため、前述のようにド
ライバの過負６；を時に電流リミッタ素子を含む経路を
通じて信号増幅部（前記オペアンプ）に異常電流が流れ
ることがなくなる。
るだめのダイオードが設けられるため、前述のようにド
ライバの過負６；を時に電流リミッタ素子を含む経路を
通じて信号増幅部（前記オペアンプ）に異常電流が流れ
ることがなくなる。
その結果、異常電流による信号増幅部の特性劣化や破壊
を防１１でき、ドライバの信頼性が改みされる。
を防１１でき、ドライバの信頼性が改みされる。
［実施例コ
以ド、図面を参！に１シて、この発明の一実施例につい
て説明する。
て説明する。
第１図は、この発明によるドライバの一実施例゛を示す
回路図である。なお、説明を簡潔にするため、この図に
おいて第２図と同等部分には同一符号を付し、その説明
に代える。
回路図である。なお、説明を簡潔にするため、この図に
おいて第２図と同等部分には同一符号を付し、その説明
に代える。
このドライバは、電流ブースタ部１０Ａの回路構成だけ
が前記従来のブースタと異なる。すなわち、電流リミッ
タ素子としてのバイポーラトランジスタＱ２．Ｑ３と直
列に、その逆方向電流を阻ｌｔ、するためのダイオード
Ｄ５．Ｄ８が接続されている。また、このダイオードＤ
５．Ｄ８が挿入された関係で、レベルシフト用のダイオ
°−ドＤＯ。
が前記従来のブースタと異なる。すなわち、電流リミッ
タ素子としてのバイポーラトランジスタＱ２．Ｑ３と直
列に、その逆方向電流を阻ｌｔ、するためのダイオード
Ｄ５．Ｄ８が接続されている。また、このダイオードＤ
５．Ｄ８が挿入された関係で、レベルシフト用のダイオ
°−ドＤＯ。
Ｄ７が追加されている。
これ以外は前記従来例と同・構成である。
このような構成において、例えば、出力端Ｊ’ＯＵＴに
プラス電月が出るように電流ブースタ部１０Ａが駆動さ
れた時に、出力ＸＱ −ｒ ＯＵ Ｔがグラウンドと短
絡すると（または電圧クランプがか＼り同様な状態にな
ると）、バイポーラトランジスタＱｌの電流が増大して
抵抗Ｒ３の電圧降下が所定値を越えるため、バイポーラ
トランジスタＱ２が導通し、ベースバイアス電流を分流
させる。このようにして、バイポーラトランジスタＱ１
は電流が制限されて保護される。
プラス電月が出るように電流ブースタ部１０Ａが駆動さ
れた時に、出力ＸＱ −ｒ ＯＵ Ｔがグラウンドと短
絡すると（または電圧クランプがか＼り同様な状態にな
ると）、バイポーラトランジスタＱｌの電流が増大して
抵抗Ｒ３の電圧降下が所定値を越えるため、バイポーラ
トランジスタＱ２が導通し、ベースバイアス電流を分流
させる。このようにして、バイポーラトランジスタＱ１
は電流が制限されて保護される。
この状態において、従来はオペアンプ１２よりバイポー
ラトランジスタＱ３のコレクターベース接合を含む経路
を通じて異常電流が流れるという問題があった。しかし
、この実施例にあっては、ダイオードＤ８の挿入により
バイポーラトランジスタＱ３にそのような逆方向の電流
は流れ得す、異常電流はその経路が遮断されて流れなく
なる。
ラトランジスタＱ３のコレクターベース接合を含む経路
を通じて異常電流が流れるという問題があった。しかし
、この実施例にあっては、ダイオードＤ８の挿入により
バイポーラトランジスタＱ３にそのような逆方向の電流
は流れ得す、異常電流はその経路が遮断されて流れなく
なる。
同様に、出力端子ＯＵＴにマイナス７６圧が出るように
電流ブースタ部１０が駆動された時に、出力端−Ｊ’Ｏ
ＵＴがグラウンドと短絡するなどして過ｆｔ 前状態に
なると、バイポーラトランジスタＱ４の電流が増大して
抵抗Ｒ４の電圧降ドが所定値を越えるため、バイポーラ
トランジスタＱ３が導通し、ベースバイアス電流を分流
させる。このようにして、バイポーラトランジスタＱ４
は電流が制限されて保護される。
電流ブースタ部１０が駆動された時に、出力端−Ｊ’Ｏ
ＵＴがグラウンドと短絡するなどして過ｆｔ 前状態に
なると、バイポーラトランジスタＱ４の電流が増大して
抵抗Ｒ４の電圧降ドが所定値を越えるため、バイポーラ
トランジスタＱ３が導通し、ベースバイアス電流を分流
させる。このようにして、バイポーラトランジスタＱ４
は電流が制限されて保護される。
この状態において、従来はバイポーラトランジスタＱ２
のベース−コレクタ接合を含む経路でオペアンプ１２に
異常電流が流れるという問題があった。しかし、この実
施例あっては、挿入されたダイオードＤ５によってバイ
ポーラトランジスタＱ２にそのような逆方向の電流は流
れ得ず、異常電流はその経路が遮断されて流れなくなる
。
のベース−コレクタ接合を含む経路でオペアンプ１２に
異常電流が流れるという問題があった。しかし、この実
施例あっては、挿入されたダイオードＤ５によってバイ
ポーラトランジスタＱ２にそのような逆方向の電流は流
れ得ず、異常電流はその経路が遮断されて流れなくなる
。
このように従来問題となっていた異常電流が流れなくな
るため、オペアンプの過熱による特性劣化や破壊を防１
１・、でき、その結果、ドライバの信頼性が向」−する
。
るため、オペアンプの過熱による特性劣化や破壊を防１
１・、でき、その結果、ドライバの信頼性が向」−する
。
なお、バイポーラトランジスタＱ１．Ｑ４は電界効果ト
ランジスタとすることもできる。また、ダイオードＩ）
５．１）８をバイポーラトランジスタＱ２．Ｑ３のコレ
クタとバイポーラトランジスタＱｌ、Ｑ４のベースとの
間に挿入することもｉｉ（能である。
ランジスタとすることもできる。また、ダイオードＩ）
５．１）８をバイポーラトランジスタＱ２．Ｑ３のコレ
クタとバイポーラトランジスタＱｌ、Ｑ４のベースとの
間に挿入することもｉｉ（能である。
これ以外にも、この発明はその・皮目を逸脱しない範囲
で適宜変形して実施しｊｌｌるものである。
で適宜変形して実施しｊｌｌるものである。
［発明の効果］
以ｌ−の説明から明らかなように、この発明は、この発
明は、テスト信号を増幅して被検査ＩＣに印加するドラ
イバであって、相補型プッシュプル回路を構成する一対
のトランジスタのそれぞれのバイアス回路に同トランジ
スタの電流を制限するための電流リミッタ素子を並列に
接続してなる電流ブースタ部と、テスト信号を増幅して
前記各トランジスタの駆動信号を生じさせる信号増幅部
とからなるドライバにおいて、各電流リミッタ素γにそ
の逆ノｊ同電流を阻１１・、するためのダイオードを直
列接続するものであるから、ドライバの過負４１時に電
流リミッタ素ｒを含む経路を通じて信号増幅部（前記オ
ペアンプ）に異常電流が流れることかなくなり、Ｖｄ常
電流による信弓″増幅部の特シ１劣化や破壊を防山、で
き、信頼度の高いドライバを提供できる。
明は、テスト信号を増幅して被検査ＩＣに印加するドラ
イバであって、相補型プッシュプル回路を構成する一対
のトランジスタのそれぞれのバイアス回路に同トランジ
スタの電流を制限するための電流リミッタ素子を並列に
接続してなる電流ブースタ部と、テスト信号を増幅して
前記各トランジスタの駆動信号を生じさせる信号増幅部
とからなるドライバにおいて、各電流リミッタ素γにそ
の逆ノｊ同電流を阻１１・、するためのダイオードを直
列接続するものであるから、ドライバの過負４１時に電
流リミッタ素ｒを含む経路を通じて信号増幅部（前記オ
ペアンプ）に異常電流が流れることかなくなり、Ｖｄ常
電流による信弓″増幅部の特シ１劣化や破壊を防山、で
き、信頼度の高いドライバを提供できる。
４図而の「ｎ゛１甲な説明
第１図は、この発明によるドライブ回路の・実施例の回
路図、第２図は従来のドライバの回路図である。
路図、第２図は従来のドライバの回路図である。
１０Ａ・・・電流ブースタ部、１２・・・オペアンプ（
信号増幅部）、Ｑｌ、Ｑ４・・・バイポーラトランジス
タ、Ｑ２．Ｑ３・・・バイポーラトランジスタ（電流リ
ミッタ素子）、Ｄ５．１）８・・・逆方向電流阻止用ダ
イオード。
信号増幅部）、Ｑｌ、Ｑ４・・・バイポーラトランジス
タ、Ｑ２．Ｑ３・・・バイポーラトランジスタ（電流リ
ミッタ素子）、Ｄ５．１）８・・・逆方向電流阻止用ダ
イオード。
Claims (1)
- （１）テスト信号を増幅して被検査ＩＣに印加するドラ
イバであって、相補型プッシュプル回路を構成する一対
のトランジスタのそれぞれのバイアス回路に同トランジ
スタの電流を制限するための電流リミッタ素子を並列に
接続してなる電流ブースタ部と、テスト信号を増幅して
前記各トランジスタの駆動信号を生じさせる信号増幅部
とからなるドライバにおいて、前記各電流リミッタ素子
にその逆方向電流を阻止するためのダイオードを直列接
続してなることを特徴とするドライバ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25626485A JPS62116004A (ja) | 1985-11-15 | 1985-11-15 | ドライバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25626485A JPS62116004A (ja) | 1985-11-15 | 1985-11-15 | ドライバ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62116004A true JPS62116004A (ja) | 1987-05-27 |
Family
ID=17290226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25626485A Pending JPS62116004A (ja) | 1985-11-15 | 1985-11-15 | ドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62116004A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4141016A1 (de) * | 1991-06-17 | 1992-12-24 | Pioneer Electronic Corp | Verstaerkungseinrichtung |
| EP0801846B1 (en) * | 1995-10-06 | 2001-12-05 | Koninklijke Philips Electronics N.V. | A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof |
| WO2012122799A1 (zh) * | 2011-03-11 | 2012-09-20 | 中兴通讯股份有限公司 | 信号放大电路及放大输出信号的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5631711B2 (ja) * | 1978-06-06 | 1981-07-23 | ||
| JPS575405A (en) * | 1980-06-13 | 1982-01-12 | Hitachi Ltd | Current limiting circuit |
-
1985
- 1985-11-15 JP JP25626485A patent/JPS62116004A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5631711B2 (ja) * | 1978-06-06 | 1981-07-23 | ||
| JPS575405A (en) * | 1980-06-13 | 1982-01-12 | Hitachi Ltd | Current limiting circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4141016A1 (de) * | 1991-06-17 | 1992-12-24 | Pioneer Electronic Corp | Verstaerkungseinrichtung |
| EP0801846B1 (en) * | 1995-10-06 | 2001-12-05 | Koninklijke Philips Electronics N.V. | A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof |
| WO2012122799A1 (zh) * | 2011-03-11 | 2012-09-20 | 中兴通讯股份有限公司 | 信号放大电路及放大输出信号的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245523A (en) | Power delivery circuit with current detection | |
| US5495155A (en) | Device in a power delivery circuit | |
| US5032774A (en) | Current sensing circuit for use with a current controlling device in a power delivery circuit | |
| EP0789458B1 (en) | Circuit with overload current protection for power transistors | |
| US3974438A (en) | Apparatus for indicating over-current condition in a transistor amplifier | |
| WO1993017492A1 (en) | Current detecting circuit | |
| JPS62116004A (ja) | ドライバ | |
| JPH0919049A (ja) | 半導体保護回路 | |
| US4057767A (en) | Device for protecting an audio amplifier against overload or short circuit | |
| JPS6089118A (ja) | 比較回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JP3235375B2 (ja) | パワ−素子駆動装置 | |
| JP2578790B2 (ja) | 保護回路 | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| JP3023484U (ja) | 電源回路の出力電圧制御回路における過電流保護回路 | |
| JPH0449585Y2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPS6120422A (ja) | トランジスタアレイの出力短絡保護装置 | |
| JPH04295774A (ja) | 負荷の断線検知回路 | |
| JPS62225014A (ja) | プツシユプル増幅器 | |
| JP2004062491A (ja) | 直流安定化電源回路 | |
| JPH05137233A (ja) | サージ保護回路 | |
| JPH04317217A (ja) | 電流検出回路 | |
| JP2590977B2 (ja) | 過電流検出回路 | |
| JPH037286B2 (ja) |