JPH0919049A - 半導体保護回路 - Google Patents

半導体保護回路

Info

Publication number
JPH0919049A
JPH0919049A JP7213675A JP21367595A JPH0919049A JP H0919049 A JPH0919049 A JP H0919049A JP 7213675 A JP7213675 A JP 7213675A JP 21367595 A JP21367595 A JP 21367595A JP H0919049 A JPH0919049 A JP H0919049A
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
constant
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7213675A
Other languages
English (en)
Other versions
JP3691123B2 (ja
Inventor
Noboru Kumano
暢 熊野
Kazufumi Mitsumoto
和文 三本
Eiichi Sakao
栄一 坂尾
Fumiaki Shigeoka
史明 茂岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP21367595A priority Critical patent/JP3691123B2/ja
Priority to US08/638,927 priority patent/US5698887A/en
Publication of JPH0919049A publication Critical patent/JPH0919049A/ja
Application granted granted Critical
Publication of JP3691123B2 publication Critical patent/JP3691123B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/044Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02Details
    • H02H3/021Details concerning the disconnection itself, e.g. at a particular instant, particularly at zero value of current, disconnection in a predetermined order
    • H02H3/023Details concerning the disconnection itself, e.g. at a particular instant, particularly at zero value of current, disconnection in a predetermined order by short-circuiting

Landscapes

  • Protection Of Static Devices (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 負荷に過熱が生じたばあいに負荷への電力の
供給を完全に停止して負荷を保護するとともに、過電流
が生じたばあいにも負荷への電力供給を停止することが
できる安価な半導体保護回路を提供する。 【解決手段】 電圧供給端子5とアース間に少なくとも
電流ヒューズ1とトランジスタQ1とが直列接続され、
該トランジスタのベース2bとエミッタ2c間に該ベー
スとエミッタ間のpn接合の常温における順方向電圧よ
り低い一定のバイアス電圧を印加するドライバ回路が設
けられ、前記電流ヒューズとトランジスタとの接続点か
ら出力端子4が取り出されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は過熱および過電流に
対する半導体保護回路に関する。さらに詳しくは、少な
くともトランジスタと電流ヒューズとを有し、トランジ
スタのpn接合の温度特性を利用した過熱に対する負荷
の保護のみならず、過電流に対しても負荷を保護するこ
とができる過熱および過電流に対する半導体保護回路に
関する。
【0002】
【従来の技術】半導体デバイスなどの電子部品は定格外
の誤った使用や使用状態における外部環境の変化などに
よって、デバイス特性の劣化や破壊に至ることがある。
また、ICを用いた電子回路においては、回路内の一部
のデバイスの劣化または破壊によって全体の機能が失わ
れることがあるため、保護回路が内蔵される。
【0003】熱に対する過熱保護回路としては、従来、
図13に示されるような回路が用いられている。すなわ
ち図13においてQ52は出力用MOSFETでそのゲー
ト・ソース間に熱遮断トランジスタQ51が接続され、熱
遮断トランジスタQ51のベースには抵抗R52および定電
流源が接続されている。通常の常温時では、熱遮断トラ
ンジスタQ51には電流が供給されず抵抗R52に流れるた
め、熱遮断トランジスタQ51はカットオフになってい
る。そのため、出力用MOSFET Q52のゲートには
入力INからの電圧が印加されドライブされる。
【0004】一方、負荷に異常が発生し温度が上昇する
と負荷近辺にある熱遮断トランジスタQ51の温度も上昇
する。熱遮断トランジスタQ51の温度が上昇すると、そ
のベース・エミッタ間のpn接合の順方向電圧が低下す
る。この順方向電圧の変化は温度上昇に対して約−2m
V/℃程度となる。そのため、熱遮断トランジスタQ51
に電流が流れ始め、熱遮断トランジスタQ51のコレクタ
とエミッタ間電圧が急激に低下する。その結果MOSF
ET Q52のゲート電位が低下し、INからの電位が供
給されなくなる。そのためMOSFET Q52は動作で
きなくなり、過熱中の負荷のさらなる動作による電子部
品の破損を防止することができる。この回路では負荷の
加熱がなくなり、温度が常温に下がれば熱遮断トランジ
スタQ51のpn接合の順方向電圧も元に戻り、熱遮断ト
ランジスタQ51はカットオフ状態に戻りMOSFET
52の動作は復帰する。
【0005】
【発明が解決しようとする課題】従来の過熱に対する保
護回路は、前述のように、熱遮断トランジスタの温度特
性によるコレクタとエミッタ間の電位差を低下させ、出
力段トランジスタを動作させなくして負荷への出力供給
を遮断しているものであるため、熱遮断トランジスタは
蓄熱しないように飽和領域で使用するトランジスタを用
いなければならない。そのため特別な設計が必要とな
り、製造上の制約を受けてしまい高価になるという問題
がある。
【0006】さらに負荷の温度が過熱状態から通常の状
態に戻ると、熱遮断トランジスタもカットオフ状態に戻
って負荷への出力供給が再開されるため、過熱の原因が
電力供給に伴なう負荷の異常にあるばあい再度加熱する
ことになり、負荷の根本的な破壊に至るという問題があ
る。
【0007】一方、過熱が生じたばあいに、回路を切断
して電力の供給をストップさせるため、温度ヒューズを
回路の出力段に挿入することも考えられるが、温度ヒュ
ーズは通常の電流ヒューズに対して10〜20倍のコス
ト高となり、製品全体のコスト高になるという問題があ
る。さらに、基板とのハンダづけ工程では、たとえば2
30℃程度になり、たとえば120℃で切れる温度ヒュ
ーズは120℃を超える温度を経験することになり、特
性劣化や溶断という事態を引き起こすため、ハンダディ
ップなどができないという問題がある。
【0008】さらに過熱に対する保護のほかに過電流に
対する保護も行うためには、過熱保護回路のほかに過電
流保護回路も別途設ける必要があり高価になる。
【0009】本発明はこのような問題を解決し、負荷に
過熱が生じたばあいに負荷への電力の供給を完全に停止
して負荷を保護するとともに、過電流が生じたばあいに
も負荷への電力供給を停止することができる安価な半導
体保護回路を提供することを目的とする。
【0010】本発明の他の目的は、マイコンなどの最近
の電子機器の低電源電圧駆動に伴ない、低電源電圧でも
有効に前記の過熱および過電流に対する保護をすること
ができる半導体保護回路を提供することにある。
【0011】
【課題を解決するための手段】本発明の半導体保護回路
は、電圧供給端子とアース間に少なくとも電流ヒューズ
とトランジスタとが直列接続され、該トランジスタのベ
ースとエミッタ間に該ベースとエミッタ間のpn接合の
常温における順方向電圧より低い一定のバイアス電圧を
印加するドライバ回路(たとえば電源、ツェナーダイオ
ード、ショットキーダイオード、ワイドラー回路(バン
ドギャップ回路)を有する定電圧回路など)が設けら
れ、前記電流ヒューズとトランジスタとの接続点から出
力端子が取り出されている。
【0012】前記トランジスタのエミッタ側に順方向ダ
イオードが直列接続され、電圧供給端子とアース間に少
なくとも電流ヒューズとトランジスタと該トランジスタ
のエミッタ側に設けられた順方向ダイオードとが直列接
続され、該トランジスタのベースと前記エミッタ側に設
けられたダイオード端とのあいだに該ベースとエミッタ
間および前記順方向ダイオードのそれぞれのpn接合の
常温における順方向電圧の和より低くなるようにバイア
ス電圧が印加されてもよい。
【0013】前記順方向ダイオードが複数個直列接続さ
れておれば、バイアス電圧にツェナーダイオードなどを
使用して高くなったばあいなどでも対応することができ
る。
【0014】前記ドライバ回路は前記一定のバイアス電
圧を供給するための定電圧源を有し、該定電圧源の出力
が前記バイアス電圧として前記トランジスタのベースと
エミッタ間に直接供給されてもよいし、該定電圧源と並
列にカレントミラー定電位設定回路が設けられ、該カレ
ントミラー定電位設定回路の出力段により降圧された一
定の電圧が前記バイアス電圧として前記トランジスタの
ベースとエミッタ間に供給されてもよい。
【0015】前記定電圧源が、定電圧間に接続された少
なくとも2個の直列抵抗からなり、該抵抗の分割電圧を
定電圧として供給するように形成されれば、簡単な構成
でpn接合の順方向電圧より所望の低い電圧を抵抗比の
みにより簡単に発生させることができ、所望の温度でト
ランジスタを作動させることができる。
【0016】また、前記定電圧源が、前記電圧供給端子
と前記アース間に直列接続された少なくとも抵抗とツェ
ナーダイオードとからなり、該ツェナーダイオードのツ
ェナー電圧を定電圧として供給するように形成されれ
ば、安定したツェナー電圧を定電圧として使用すること
ができる。
【0017】前記ツェナーダイオードが複数個直列接続
されておれば、電源電圧に対する自由度が大きくなると
ともに、出力トランジスタのエミッタ側に接続される順
方向ダイオードの数を増やすことができて温度に対する
感度が鋭敏となる。
【0018】前記定電圧源が定電流回路とワイドラー回
路を利用した定電圧回路とからなることにより、低い電
圧でも温度に対して安定した定電圧がえられ、低電源電
圧駆動の電子機器にも特別の電源を必要とすることなく
適用することができる。
【0019】ここにワイドラー回路(バンドギャップ回
路)とは、半導体のバンドギャップエネルギーを利用し
て定電流または定電位を作り出せる回路で、2個のトラ
ンジスタが並列にカレントミラーの形で接続され、その
一方のトランジスタに抵抗が接続されるなどにより電流
値が調整される回路を意味する。
【0020】前記定電流回路がワイドラー回路を利用し
たものであれば、一層温度変化に対して安定した定電流
がえられ、その後段の定電圧回路もより安定する。
【0021】前記定電圧回路の後段に前記トランジスタ
がオンになって電流が流れても前記バイアス電圧側の電
流を一定にするためのバッファ回路が設けられておれ
ば、温度センサとしての前記トランジスタに電流が大量
に流れても安定した一定のバイアス電圧を維持すること
ができるため好ましい。
【0022】ここにバッファ回路とは、温度センサとし
ての前記トランジスタに電流が大量に流れることによ
り、作り出したバイアス電圧が変動し、前記トランジス
タの立上りがわるくなることを防ぐため、前記トランジ
スタがオンになってもバイアス電圧回路の電流を一定に
するための回路を意味し、たとえば図10に示されるよ
うな4個のトランジスタからなるシングルエンド差動増
幅型の回路を用いることができる。
【0023】前記トランジスタがダーリントン接続され
た複数のトランジスタからなっておれば、大電流の出力
がえられ、負荷に大電流を必要とするばあいに好まし
い。
【0024】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体保護回路について説明する。
【0025】図1は本発明の半導体保護回路の基本構成
を示す等価回路図である。本発明の半導体保護回路は、
負荷に供給される電源電圧Vccと接続される電圧供給端
子5とアース間に電流ヒューズ1とセンサ用のトランジ
スタQ1のコレクタ2aとエミッタ2c間が直列接続さ
れるとともに、電流ヒューズ1とトランジスタQ1のコ
レクタ2aとの接続点が出力端子4と接続されており、
出力端子4とアース間に負荷6が接続されうる構造にな
っている。またトランジスタ2のベース2bとエミッタ
2c間にはバイアス電源3が接続され、トランジスタQ
1のベース・エミッタ間の常温における順方向電圧より
僅かに低い電圧(たとえば、0.3〜0.5V程度)が
印加され、出力端子4と電圧供給端子5のあいだの図1
の一点鎖線で囲まれた範囲が本発明の半導体保護回路1
0の基本構成である。
【0026】バイアス電源3は特別な電源を設けなくて
も電源電圧Vccからドライバ回路により定電圧を生成し
てベース・エミッタ間に印加されるようにしてもよい。
なお、本発明ではバイアス電源3だけのばあいもドライ
バ回路に含める。また、図1は基本構成が示されている
だけで、たとえば図1のエミッタ2cとバイアス電源3
の接続点とアース間などに抵抗などが挿入されてもよ
い。
【0027】つぎに本発明の半導体保護回路の動作につ
いて説明する。まず、常温においては、トランジスタQ
1のベース2bとエミッタ2c間に印加されているバイ
アス電圧(たとえば0.4V)は、トランジスタQ1
ベース・エミッタ間の常温における順方向電圧(たとえ
ば0.6V)より低いため、トランジスタQ1はオンに
ならず、開放状態になっている。そのため、電圧供給端
子5の電圧がそのままヒューズ1を経て負荷6に供給さ
れる。
【0028】一方、負荷6またはその周辺の雰囲気温度
が上昇して半導体保護回路10のトランジスタQ1も昇
温するとトランジスタQ1のベース・エミッタ間のpn
接合の順方向電圧が低下する。このpn接合の順方向電
圧は図2に示されるように、温度に反比例して低下する
(温度上昇に対して約−2mV/℃程度)。その結果、
温度がたとえば125℃程度まで上昇するとトランジス
タQ1のベース・エミッタ間の順方向電圧が0.38V
程度に低下し、ベース・エミッタ間のバイアス電圧は変
化せず0.4V程度を維持するため、トランジスタQ1
がオンとなる。その結果、トランジスタQ1側に電流が
流れ、ヒューズ1が切断する。このトランジスタQ1
流す電流の大きさはトランジスタQ1の面積や増幅率h
FEの調整、接続法などにより自由に設定できるが、通常
はヒューズ1の定格の4〜10倍程度に設定される。そ
のため、負荷6に異常が生じて温度が上昇したり、雰囲
気温度が上昇して負荷6やその周辺の回路に故障や誤動
作が発生しそうなばあい、直ちに供給される電圧はオフ
となり異常に伴なう負荷6の誤動作や破損を防止するこ
とができる。
【0029】本発明によれば、電流ヒューズ1とトラン
ジスタQ1とを直列接続し、常温時におけるpn接合の
順方向電圧より低いバイアス電圧をベース・エミッタ間
に印加し、トランジスタQ1のベース・エミッタ間の順
方向電圧が温度により変化する性質を利用しているた
め、常温時ではトランジスタQ1が作動せず、電圧供給
端子5からの出力電圧を負荷6に供給することができ、
温度が上昇するとベース・エミッタ間の順方向電圧が低
下し、バイアス電圧より低くなりトランジスタQ1がオ
ンになって電流が流れ電流ヒューズ1が切断し負荷への
電力の供給は停止される。
【0030】前述のトランジスタQ1がオンになって電
流ヒューズが切断するときの温度はバイアス電圧の設定
により自由に調整される。すなわち、シリコンを用いた
ダイオードのpn接合の順方向電圧は550〜650m
Vのあいだの定値Vに設定でき、しかも1℃上昇する
と約2mV低下することが知られている。したがって、
ベース・エミッタ間のpn接合およびエミッタに直列接
続されるダイオードのpn接合の数の合計n個により1
℃あたり2nmV(ミリボルト)低下する。そのため、
設定温度と常温との差ΔTを乗算した2n・ΔTmV
(ミリボルト)だけ低い電圧n(Vf−2ΔT)mVに
なるようにバイアス電圧を設定することにより、常温よ
りΔT℃高い温度になったら電流ヒューズが切断する。
【0031】本発明では電圧供給端子5と出力端子4と
のあいだに電流ヒューズ1が直列に挿入されているた
め、電流ヒューズ1の切断する電流値が負荷6で使用す
る最大電流の4〜10倍程度高い値になるように設定し
ておくことにより、負荷6が高温による異常ではなくて
部品の故障、ショートなどによる過電流が生じたばあい
にも直ちに切断して、負荷6への電力の供給がストップ
される。なお、前述の過熱によるトランジスタQ1の作
動で電流ヒューズ1を切断するばあいの電流値を過電流
による切断の電流値と合わせるのはトランジスタQ1
増幅率を調整することや、ダーリントン接続にすること
により容易に調整できる。
【0032】本発明の半導体保護回路によれば、トラン
ジスタQ1のpn接合の順方向電圧の温度による変化を
利用して、負荷6などに異常が発生した際、電流ヒュー
ズ1を切断して負荷への電力供給を断つため、確実に負
荷6を保護することができるとともに、従来のようにト
ランジスタQ1のショート電流を流し続けることもない
ため、電源の供給側にも異常を来たすことがない。
【0033】さらに本発明によれば、電流ヒューズ1が
電圧供給端子5と負荷6とのあいだに直列に挿入されて
いるため、温度が上昇する前に負荷6側の異常により過
電流が生じたばあいにもヒューズ1が切断して電源の供
給が断たれ、特別の過電流保護回路を設けることなく過
電流に対する保護回路としても機能する。
【0034】一方、過熱または過電流によりヒューズ1
が切断したばあい、異常原因を取り去ったのち、半導体
保護回路10を取り替えることにより、前の状態に復帰
させることができる。そのため、異常原因を究明し、取
り除いてから負荷6に出力が供給され、同じような不具
合を再度生じることなく、負荷6を保護することができ
る。
【0035】つぎに具体的な実施の形態によりさらに詳
細に説明する。
【0036】実施形態1 図3は本発明の半導体保護回路の具体的な実施形態を示
す等価回路図である。本実施形態1では、ドライバ回路
11の定電圧源を抵抗R1とR2との分圧で構成し、トラ
ンジスタQ1のベース・エミッタ間のバイアス電圧とし
て、2個の抵抗R1、R2による電源電圧Vccの抵抗分割
によりえられる電圧を用いているものである。抵抗R2
の両端に印加される電圧が、トランジスタQ1のベース
・エミッタ間の常温時の順方向電圧よりたとえば0.2
V程度低くなるように2つの抵抗R1、R2の比を定める
ことにより、常温時ではトランジスタQ1がオフとな
り、温度が125℃程度に上昇するとトランジスタQ1
がオンとなり、トランジスタQ1に電流が引き込まれ
る。すなわち、本実施形態1では、抵抗R2によってト
ランジスタQ1のベース・エミッタ間のバイアス電圧が
設定されているが、電源電圧Vccおよび抵抗R1、R2
抵抗値は温度によってそれ程変化しないため、温度上昇
によりトランジスタQ1のベース・エミッタ間の順方向
電圧のみが変化して電流が流れ、前述のように温度上昇
に伴なってヒューズ1が切断し、負荷への出力供給を断
つことができる。
【0037】この抵抗分割によるバイアス電圧は、電源
電圧Vccとアース間の電圧を必ずしも使用しなくてもよ
い。すなわち、定電流回路または定電圧回路などにより
えられる定電圧を抵抗で分割して所望の電圧のバイアス
電圧とすることができる。このばあい、電源電圧の変動
による影響が生じないため好ましい。
【0038】本実施形態1によれば、動作設定温度はR
1とR2の比によって決定されるため、製造時に相対誤差
のみを評価すればよく、絶対誤差は目的動作に影響しな
い利点がある。
【0039】実施形態2 図4(a)は本発明の半導体保護回路のさらに他の実施
形態を示す等価回路図である。本実施形態2ではドライ
バ回路11の定電圧源を抵抗R3とツェナーダイオード
ZD1とからなるツェナー電圧で構成し、トランジスタ
1のベース・エミッタ間のバイアス電圧としてツェナ
ーダイオードZD1のツェナー電圧を利用したものであ
る。トランジスタQ1のベース・エミッタ間順方向電圧
は0.6V程度とこれ以上上昇させることができないた
め、トランジスタQ1のエミッタとアース間に順方向に
ダイオードD1、D2・・・Dnをn個直列に接続して設
け、たとえば125℃で動作させたければ常温でバイア
ス電圧となるツェナー電圧の約5V程度より{(動作温
度)−(常温)}×2(n+1)=(125−25)×
2×(n+1)=(n+1)×200(mV)だけ大き
くなるようにする。すなわち、1個のpn接合の順方向
電圧は約0.6V程度であるため、0.6(n+1)−
5=0.002(n+1)ΔT(ΔTは切断したい温度
と常温との差)により個数nを定めることができる。な
お、順方向電圧は0.55〜0.65V程度の範囲で設
計により自由に定められる。
【0040】本実施形態2によれば、順方向電圧を有す
るダイオードD1、D2・・・Dnがn個同じ向きに直列
に接続されているため、同じ温度変化に対し(n+1)
倍の電圧の変化率として現われ、図4(b)に一点鎖線
で示されるように、実線で示される1個のばあいより感
度(傾き)が向上する。
【0041】バイアス電圧設定のために用いたツェナー
ダイオードZD1は実施形態1と同様に抵抗に置き換え
られて抵抗分割により分配された電圧を用いることもで
きる。バイアス電圧設定のためにツェナーダイオードを
用いると抵抗R3の値にかかわらず、常にツェナーダイ
オードのツェナー電圧で定まる一定の電圧がトランジス
タQ1のベース・エミッタ間に印加されること、ツェナ
ーダイオードのツェナー電圧は温度上昇とともに+3m
V/℃程度上昇するため、温度上昇の際に一層電流を流
し易くできること、などの点から好ましい。
【0042】実施形態3 図5は本発明の半導体保護回路のさらに他の実施形態の
等価回路図である。本実施形態3では、ドライバ回路1
1の定電圧源を抵抗R4と2個のツェナーダイオードZ
1、ZD2とからなる2個のツェナー電圧の和で構成
し、トランジスタQ1のベース・エミッタ間に印加する
バイアス電圧を2個の直列接続されたツェナーダイオー
ドZD1、ZD2のツェナー電圧を用いることに特徴があ
る。
【0043】本実施形態3によれば、トランジスタQ1
のベース・エミッタ間のバイアス電圧が実施形態2のば
あいの2倍の10V程度に高くなり、トランジスタQ1
のエミッタ側に直列接続されるダイオードDkの数も2
倍程度に増やす必要があるが、R4の極大化をふせぐ利
点があるとともに、順方向電圧のダイオードの数が2倍
近くに増えるため、一層温度に対する感度が向上する。
【0044】実施形態4 図6は本発明の半導体保護回路のさらに他の実施形態の
等価回路図である。本実施形態4では、センサ用のトラ
ンジスタとして、トランジスタQ1、Q2、Q3を3個ダ
ーリントン接続したもので、複数段のトランジスタによ
り増幅されるため、トランジスタQ1、Q2、Q3がオン
したときの電流を大きくすることができ、負荷で大電流
を必要とするばあい、すなわち電流ヒューズ1の高い電
流値のものを必要とするばあいでも精度よく電流ヒュー
ズを切断することができる。
【0045】本実施形態4で、トランジスタQ3のベー
スとダーリントントランジスタの最終段のトランジスタ
1のエミッタ側に直列接続された順方向ダイオードD1
〜Diの最終段のダイオードDiとのあいだに印加される
バイアス電圧としてツェナーダイオードZD1、ZD2
・・ZDmをm個使用しており、その電圧を高くしてい
るが、ダーリントントランジスタを用いることと特別の
関連はなく、それぞれ独立に採用される。ツェナーダイ
オードをm個用いることにより、エミッタに直列に接続
されるダイオードもバイアス電圧に合わせて高くできる
ようにi個直列に接続され、前述のように温度に対する
感度が向上する。
【0046】トランジスタが複数個ダーリントン接続さ
れる本実施形態4は負荷に電流が多く流れ出力端子4で
電流容量が必要なとき、ヒューズ1の電流容量を大きく
する必要があり、それに伴う遮断電流を増加させるた
め、増幅率hFEを大きくしたいときなどにとくに効果が
ある。
【0047】実施形態5 図7は本発明の半導体保護回路のさらに他の実施形態の
等価回路図である。本実施形態5では、ドライバ回路1
1の定電圧源として、前述の実施形態1〜4に示される
もの、たとえばツェナーダイオードZD1を使用し、該
定電圧源と並列にカレントミラー定電位設定回路12が
設けられ、その出力段の降圧した定電圧がバイアス電圧
としてセンサ用のトランジスタQ1のベース・エミッタ
間に接続されている。これにより、センサ用のトランジ
スタQ1を鋭くオンさせる作用をする。このカレントミ
ラー定電位設定回路12は、たとえば図7に示されるよ
うに、2個のダイオードD11、D12とトランジスタQ5
および抵抗R8ならびにこれらに接続される抵抗R6、R
7からなるカレントミラー回路で構成されており、カレ
ントミラー回路のトランジスタQ5の出力段によりセン
サ用の前記トランジスタQ1のベースにバイアス電圧を
印加している。他の構成は前述の各実施形態と同じであ
る。
【0048】本発明によるカレントミラー定電位設定回
路12のセンサ用のトランジスタQ1を鋭くオンさせる
作用と降圧作用とについて詳しく説明する。
【0049】たとえば図3に示されるようなバイアス回
路においては、雰囲気温度が上昇し、センサ用のトラン
ジスタQ1に電流が流れると、抵抗R2を流れる電流IR2
は抵抗R1を流れる電流IR1からトランジスタQ1のベー
ス側に流れる電流IBを引いたもの(IR2=IR1−IB
となり、ベースの電位VBが下がり、センサ用のトラン
ジスタQ1の立上りが鈍くなる。しかし、本回路におい
ては、ダイオードD11とトランジスタQ5とがカレント
ミラーを構成している。したがって、雰囲気温度が上昇
してもダイオードD11とトランジスタQ5の順方向電圧
がともに同じ電圧だけ下がり、温度による影響は相殺さ
れる。また抵抗R8の両端の電位差はダイオードD12
順方向電圧VfD12に固定される。したがって抵抗R8
流れる電流IR8はIR8=VfD12/R8で決定される。セ
ンサ用のトランジスタQ1に電流が流れない常温におい
ては抵抗R8を流れる電流IR8は抵抗R7を流れる電流I
R7とほぼ等しく、抵抗R7の両端間の電位差はVR7=R7
・IR7≒R7・IR8=R7・VfD12/R8となり、雰囲気
温度が上昇するとVfD12が下がり、VR7も下がる。すな
わち、センサ用のトランジスタQ1のベースとの接続点
Bの電位VBは上昇し、センサ用のトランジスタQ1をよ
り一層オンさせ易くなる。
【0050】また、センサ用のトランジスタQ1のバイ
アス電圧VBは定電圧源(ZD1)の両端の定電圧VBG
ら抵抗R7の両端電圧VR7を引いた電圧であり、VB=V
BG−VR7=VBG−VfD12・R7/R8となる。すなわち、
この電圧はVBGとR7/R8の値で決まり、抵抗比R7
8により任意に降圧することができるとともに、セン
サ用のトランジスタQ1のベース・エミッタ間順方向電
圧(またはエミッタ側にさらに直列に接続されるダイオ
ードの順方向電圧の和)より若干低い電圧で温度設定に
合わせた電圧に調整することができる。
【0051】本実施形態によれば、ドライバ回路のバイ
アス電圧の出力端子にカレントミラー定電位設定回路が
接続され、そのトランジスタの出力段によりセンサ用の
トランジスタQ1のバイアス電圧を印加しているため、
雰囲気温度のセンサ用のトランジスタQ1のベースもし
くはカレントミラー定電位設定回路12のトランジスタ
5のコレクタへ供給される電流量の詳細設定や安定供
給が可能であるとともに、動作温度をR7/R8の比で設
定できるため、製造時の絶対誤差は問題にならず相対誤
差のみを評価すればよい利点がある。
【0052】なお、本実施形態5では、カレントミラー
定電位設定回路としてダイオードとトランジスタからな
るものを用いたが、通常の2個のトランジスタによるも
のを用いても同じである。また、図7には定電圧回路と
してツェナーダイオードを用いたが、ワイドラー回路
(バンドギャップ回路)やショットキーダイオードなど
により定電圧を発生させ、その定電圧を前記カレントミ
ラー定電位設定回路に供給することもできる。
【0053】実施形態6 図8は本発明の半導体保護回路のさらに他の実施形態の
等価回路図である。本実施形態6では雰囲気温度のセン
サ用のトランジスタQ1にpnpトランジスタを使用し
たもので、ドライバ回路11は実施形態5と同様のカレ
ントミラー定電位設定回路12を用いる構成である。図
8(a)はカレントミラー定電位設定回路12のトラン
ジスタQ6もpnpトランジスタを用いた例で、図8
(b)はカレントミラー定電位設定回路12のトランジ
スタQ7にnpnトランジスタを用いた例である。
【0054】本実施形態6では電流ヒューズ1と直列接
続されるセンサ用のトランジスタQ1はエミッタ側が電
流ヒューズ1と接続され、コレクタがアース側に接続さ
れる。したがってバイアス電圧としては図8(a)のば
あいは全体の電圧から抵抗R11の両端電圧を差し引いた
電圧が印加され、図8(b)のばあいは抵抗R13の両端
の電圧がそのままバイアス電圧となる。
【0055】本実施例によるpnpトランジスタを用い
ると、消費電流を小さくできるという利点がある。
【0056】なお、本実施形態6においては、ドライバ
回路11の定電圧源と並列にカレントミラー定電位設定
回路12を用いたが、センサ用のトランジスタQ1がp
npトランジスタのばあいでも実施形態1〜4と同様の
構成にすることができる。
【0057】実施形態7 本実施形態7はセンサ用のトランジスタQ1のバイアス
電圧を供給する定電圧源として、半導体のバンドギャッ
プエネルギーを利用して定電位を維持する回路、すなわ
ちカレントミラー回路の一方の電流路の電流を抵抗によ
り調整したワイドラー回路(バンドギャップ回路)を用
いて定電圧を発生させる回路を用いることに特徴があ
る。
【0058】本実施形態7の定電圧源を用いることによ
り、ツェナーダイオードによるツェナー電圧より低い定
電圧がえられる。ツェナー電圧はICにおいて通常用い
られているnpnトランジスタのエミッタ・ベース間耐
圧を利用して作ると、通常7V程度あり、ツェナーダイ
オードを用いるばあい7Vより高い電源電圧Vccを必要
とする。一方、最近のマイコンなどの電子機器は3Vや
5Vの低電圧源で駆動させるものが多く、ツェナー電圧
の7V程度の定電圧を用いることは低電圧駆動の傾向に
相反することになる。本実施形態7の構成はこのような
問題を解決するものである。
【0059】図9は本実施形態7の定電圧をうる回路の
基本構成を示す回路図である。図9において、トランジ
スタQ8、Q9はカレントミラー回路を構成する2個の面
積差を有するトランジスタで、定電流IBGがえられる定
電流回路にそれぞれ抵抗R15およびR16を介して接続さ
れ、一方のトランジスタQ9のエミッタ側に抵抗R17
接続されることにより、一方の電流路の電流値が調整さ
れたワイドラー回路を構成している。この一方の電流路
にさらにトランジスタQ10が接続され、抵抗R16の両端
間電圧とトランジスタQ10のベース・エミッタ間順方向
電圧(約0.7V)との和がバンドギャップ定電圧VBG
として出力される。本構成にすると、バンドギャプ電位
を基準にしているため、温度変動を受けない定電圧がえ
られる。
【0060】図10はこのバンドギャップ定電圧回路を
応用した本発明の半導体保護回路の実施形態の等価回路
図である。図10において、11はドライバ回路で、定
電流回路13、バンドギャップ形定電圧回路14、バッ
ファ回路15およびドライバ電流回路16からなる定電
圧源と実施形態5〜6で用いたカレントミラー定電位設
定回路12とからなっており、センサ部17のセンサ用
のトランジスタQ2(本実施形態では2個のnpnトラ
ンジスタQ1、Q2がダーリントン接続されている)のベ
ースに一定のバイアス電圧が供給されている。
【0061】定電流回路13はトランジスタQ12と対称
に形成されたトランジスタQ13、Q14、Q15からなるカ
レントミラー回路と、トランジスタQ16、Q17および抵
抗R18からなるワイドラー回路(バンドギャップ回路)
とからなっている。なおR19、R20、R21、R22はそれ
ぞれトランジスタQ12、Q13、Q14、Q15のアーリ効果
低減を目的として電源電圧側に接続された抵抗を示す。
【0062】バンドギャップ形定電圧回路14は図9に
より基本構造として説明した定電圧回路と同じもので、
図9と同じ部分には同じ符号を付してある。この例では
出力側にさらにpnpトランジスタQ11が接続されてい
る。このトランジスタQ11は出力側で電流を多く流すと
出力の電位が下がり易くなるため、多くの電流が流れる
ばあいでも一定の電位を保持するためのもので、安定化
のためには好ましいが必ずしも必要ではない。
【0063】バッファ回路15はセンサ部で電流が多く
流れることによりセンサ部の立上りがわるくなることを
防ぐための回路、すなわちセンサ部がオンになって電流
が多く流れても入力側の電流が常に一定になるようにす
るもので、たとえば図10に示されるように、トランジ
スタQ18、Q19、Q20、Q21およびQ22からなるシング
ルエンド差動増幅型バッファ回路を用いることができ
る。その出力部にはセンサ部での大電流にもフォローで
きるように、電流供給用のトランジスタQ23からなるド
ライバ電流回路16が設けられている。
【0064】バッファ回路15の出力部にドライバ電流
回路16を介して前述の実施形態5〜6のカレントミラ
ー定電位設定回路12が接続され、センサ部17のトラ
ンジスタQ2のベースに一定電位が供給されている。こ
のカレントミラー定電位設定回路12の作用は前述のよ
うに、センサ部17のトランジスタQ1、Q2がオンにな
って電流が流れ始めても、一層鋭くオンを維持すること
ができるようにするとともに、定電圧を分割して降圧
し、センサ部17のトランジスタQ1、Q2の順方向電圧
より僅かに低い電圧に設定する機能とを有している。
【0065】しかし、バッファ回路14およびドライバ
ー電流回路16やカレントミラー定電位設定回路12は
安定な電位を供給しつづけるためには好ましいが、必ず
しも必要なものではない。
【0066】図11は定電圧源がツェナー電圧より低い
電圧でえられる他の例を示す回路図で、この例では定電
流回路13を簡潔化したものである。他のバンドギャッ
プ形定電圧回路14およびカレントミラー定電位設定回
路12については図10に示される例と同じである。な
お、図11に示される例においては、バッファ回路が省
略されているが、図10の例と同様にバンドギャップ形
定電圧回路14とカレントミラー定電位設定回路12と
のあいだに挿入することにより、センサ部17における
大電流のばあいにも安定した電位を供給することができ
る。
【0067】この例における定電流回路13はカレント
ミラー回路部を2個のトランジスタQ24、Q25と抵抗R
24、R25で構成し、ワイドラー回路を構成するトランジ
スタを1個のトランジスタQ26と1個の抵抗R26とで構
成し、定電流回路と定電圧回路との両方で1つのワイド
ラー回路(バンドギャップ回路)を用いる構成にしたも
のである。このような回路構成にしても、定電流をうる
ための基準電位は定電圧回路のバンドギャップを利用し
ているため、安定した定電圧がえられる。その結果、素
子の個数が少なくなるため、チップ面積を小さくするこ
とができるとともに不良の発生確率が減り歩留が向上す
るという利点がある。
【0068】以上の各実施形態では電流ヒューズ1を電
圧供給端子5とドライバ回路11の電源側とのあいだに
挿入したが、このような構成にすれば電流ヒューズ1が
切断したばあい、ドライバ回路11にも電源は供給され
ず好ましい。しかし、本発明ではドライバ回路11に電
圧が印加されても、もともと正常時にはトランジスタQ
1が作動しないように設計されているため、電流ヒュー
ズ1が切断したのち、引き続きドライバ回路11に電圧
が印加されていても殆ど電流は流れず問題はない。その
ため、電流ヒューズ1は図12に示されるように、ドラ
イバ回路11の電源側とトランジスタQ1のコレクタと
のあいだに接続されてもよい。なおこのばあいでも出力
端子4は電流ヒューズ1とトランジスタQ1との接続点
に接続される。
【0069】
【発明の効果】本発明によれば、半導体保護回路が直列
接続された電流ヒューズとトランジスタとで構成されて
おり、トランジスタのpn接合の順方向電圧の温度特性
により過熱時にトランジスタに電流を流させ電流ヒュー
ズを切断している。そのため負荷が過熱状態になれば負
荷への電力供給は完全に断たれ、点検の結果異常状態が
除去されてから半導体保護回路の取替により復帰させる
ことができ、何度も異常状態を繰り返して負荷を完全に
破損させることがない。
【0070】さらに本発明の半導体保護回路によれば、
トランジスタおよびドライバ回路が半導体基板にICと
して小さな半導体チップに形成され、しかも電流ヒュー
ズも半導体チップをモールドする際にリードとのあいだ
に接続して樹脂でモールドすることにより形成されるた
め、非常に安価で小型のパッケージングされた3端子
(Vcc、GND、OUT)素子として形成でき、汎用性
が非常に広い。
【0071】さらに、ワイドラー回路を用いた定電圧回
路が組み込まれることにより、低い定電圧源がえられ、
最近の低電圧駆動型電子機器に対してそのまま利用する
ことができる。
【0072】また本発明によれば、pn接合の順方向電
圧の温度特性を利用しており、正確な温度制御をするこ
とができ、高価な温度ヒューズより精密な制御をするこ
とができる。しかもpn接合を何個も直列接続すること
により温度に対する敏感性が一層向上し、非常に精度よ
く制御することができる。
【0073】さらに本発明によれば、加熱に対する保護
のみならず、温度が上昇する前の過電流に対しても保護
することができ、一層効果的に負荷を保護することがで
きる。
【図面の簡単な説明】
【図1】本発明の半導体保護回路の基本構成を示す等価
回路図である。
【図2】pn接合の順方向電圧の温度による変化を示す
図である。
【図3】本発明の半導体保護回路の他の例を示す等価回
路図である。
【図4】本発明の半導体保護回路のさらに他の例を示す
等価回路図である。
【図5】本発明の半導体保護回路のさらに他の例を示す
等価回路図である。
【図6】本発明の半導体保護回路のさらに他の例を示す
等価回路図である。
【図7】本発明の半導体保護回路のさらに他の例を示す
等価回路図である。
【図8】本発明の半導体保護回路のさらに他の例を示す
等価回路図である。
【図9】本発明の半導体保護回路のさらに他の例を示す
等価回路図である。
【図10】本発明の半導体保護回路のさらに他の例を示
す等価回路図である。
【図11】本発明の半導体保護回路のさらに他の例を示
す等価回路図である。
【図12】本発明の半導体保護回路のさらに他の例を示
す等価回路図である。
【図13】従来の過熱保護回路の例を示す等価回路図で
ある。
【符号の説明】
1 電流ヒューズ 3 バイアス電源 4 出力端子 5 電圧供給端子 6 負荷 10 半導体保護回路 11 ドライバ回路 12 カレントミラー定電位設定回路 13 定電流回路 14 定電圧回路 15 バッファ回路 Q1 トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 茂岡 史明 福岡県筑後市大字上北島883番地 アポロ 電子工業株式会社内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 電圧供給端子とアース間に少なくとも電
    流ヒューズとトランジスタとが直列接続され、該トラン
    ジスタのベースとエミッタ間に該ベースとエミッタ間の
    pn接合の常温における順方向電圧より低い一定のバイ
    アス電圧を印加するドライバ回路が設けられ、前記電流
    ヒューズとトランジスタとの接続点から出力端子が取り
    出されてなる半導体保護回路。
  2. 【請求項2】 電圧供給端子とアース間に少なくとも電
    流ヒューズとトランジスタと該トランジスタのエミッタ
    側に設けられた順方向ダイオードとが直列接続され、該
    トランジスタのベースと前記エミッタ側に設けられたダ
    イオード端とのあいだに該ベースとエミッタ間および前
    記順方向ダイオードのそれぞれのpn接合の常温におけ
    る順方向電圧の和より低い一定のバイアス電圧を印加す
    るドライバ回路が設けられ、前記電流ヒューズとトラン
    ジスタとの接続点から出力端子が取り出されてなる半導
    体保護回路。
  3. 【請求項3】 前記順方向ダイオードが複数個直列接続
    されてなる請求項2記載の半導体保護回路。
  4. 【請求項4】 前記ドライバ回路は前記一定のバイアス
    電圧を供給するための定電圧源を有し、該定電圧源の出
    力が前記バイアス電圧として前記トランジスタのベース
    とエミッタ間に直接供給されてなる請求項1または2記
    載の半導体保護回路。
  5. 【請求項5】 前記ドライバ回路は前記一定のバイアス
    電圧を供給するための定電圧源を有し、該定電圧源と並
    列にカレントミラー定電位設定回路が設けられ、該カレ
    ントミラー定電位設定回路の出力段により降圧された一
    定の電圧が前記バイアス電圧として前記トランジスタの
    ベースとエミッタ間に供給されてなる請求項1または2
    記載の半導体保護回路。
  6. 【請求項6】 前記定電圧源が、定電圧間に接続された
    少なくとも2個の直列抵抗からなり、該抵抗の分割電圧
    を定電圧として供給する請求項4または5記載の半導体
    保護回路。
  7. 【請求項7】 前記定電圧源が、前記電圧供給端子と前
    記アース間に直列接続された少なくとも抵抗とツェナー
    ダイオードとからなり、該ツェナーダイオードのツェナ
    ー電圧を定電圧として供給する請求項4または5記載の
    半導体保護回路。
  8. 【請求項8】 前記ツェナーダイオードが複数個直列接
    続されてなる請求項7記載の半導体保護回路。
  9. 【請求項9】 前記定電圧源が定電流回路とワイドラー
    回路を利用した定電圧回路とからなる請求項4または5
    記載の半導体保護回路。
  10. 【請求項10】 前記定電流回路がワイドラー回路を利
    用したものである請求項9記載の半導体保護回路。
  11. 【請求項11】 前記定電圧回路の後段に前記トランジ
    スタがオンになって電流が流れても前記バイアス電圧側
    の電流を一定にするためのバッファ回路が設けられてな
    る請求項9または10記載の半導体保護回路。
  12. 【請求項12】 前記トランジスタがダーリントン接続
    された複数のトランジスタからなる請求項1、2、3、
    4、5、6、7、8、9、10または11記載の半導体
    保護回路。
JP21367595A 1995-04-26 1995-08-22 半導体保護回路 Expired - Lifetime JP3691123B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21367595A JP3691123B2 (ja) 1995-04-26 1995-08-22 半導体保護回路
US08/638,927 US5698887A (en) 1995-04-26 1996-04-25 Semiconductor protection circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10227695 1995-04-26
JP7-102276 1995-04-26
JP21367595A JP3691123B2 (ja) 1995-04-26 1995-08-22 半導体保護回路

Publications (2)

Publication Number Publication Date
JPH0919049A true JPH0919049A (ja) 1997-01-17
JP3691123B2 JP3691123B2 (ja) 2005-08-31

Family

ID=26442983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21367595A Expired - Lifetime JP3691123B2 (ja) 1995-04-26 1995-08-22 半導体保護回路

Country Status (2)

Country Link
US (1) US5698887A (ja)
JP (1) JP3691123B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238313A (ja) * 2005-02-28 2006-09-07 Sanyo Electric Co Ltd 負荷起動集積回路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998853A (en) * 1997-07-25 1999-12-07 Lsi Logic Corporation Methods and apparatus for electrical marking of integrated circuits to record manufacturing test results
US7327275B2 (en) * 2004-02-02 2008-02-05 Gecko Alliance Group Inc. Bathing system controller having abnormal operational condition identification capabilities
JP5034919B2 (ja) * 2007-12-13 2012-09-26 富士電機株式会社 温度センサ回路
US8390974B2 (en) * 2010-08-18 2013-03-05 Snap-On Incorporated Overvoltage and overcurrent protection scheme
JP6426018B2 (ja) * 2015-02-03 2018-11-21 エイブリック株式会社 過熱検出回路及び電源装置
FR3053174B1 (fr) * 2016-06-28 2018-07-27 Socomec Procede de generation d'un courant de court-circuit pour le declenchement d'un element de protection electrique
GB2556081B (en) * 2016-11-18 2019-12-18 Ge Aviat Systems Ltd System and method for protecting a solid state power controller
CN108879605B (zh) * 2018-08-16 2024-05-14 厦门元顺微电子技术有限公司 过温保护电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716302A (en) * 1986-12-22 1987-12-29 Motorola, Inc. Identity circuit for an integrated circuit using a fuse and transistor enabled by a power-on reset signal
US5355344A (en) * 1992-11-13 1994-10-11 Sgs-Thomson Microelectronics, Inc. Structure for using a portion of an integrated circuit die
US5625521A (en) * 1994-07-22 1997-04-29 Pacusma Co.,Ltd. Surge protection circuitry

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238313A (ja) * 2005-02-28 2006-09-07 Sanyo Electric Co Ltd 負荷起動集積回路
JP4601455B2 (ja) * 2005-02-28 2010-12-22 三洋電機株式会社 負荷起動集積回路

Also Published As

Publication number Publication date
US5698887A (en) 1997-12-16
JP3691123B2 (ja) 2005-08-31

Similar Documents

Publication Publication Date Title
KR930006304B1 (ko) 온도검출회로
US5272392A (en) Current limited power semiconductor device
US5781389A (en) Transistor protection circuit
KR0136121B1 (ko) 과열 검출 회로
JPWO2006129548A1 (ja) 電力供給制御装置及び半導体装置
JPS59136019A (ja) 電圧トランジエント保護回路
US7626799B2 (en) Microelectronic device equipped with a thermal protection circuit and thermal protection method for a microelectronic device
US7808762B2 (en) Semiconductor device performing overheat protection efficiently
JP3691123B2 (ja) 半導体保護回路
KR20020093629A (ko) 전압 레귤레이터
JP4996057B2 (ja) 半導体回路
CN100514845C (zh) 运算放大器
KR910001050B1 (ko) 열보호회로
US5804955A (en) Low voltage current limit circuit with temperature insensitive foldback network
US20090027820A1 (en) Semiconductor Integrated Circuit Device
JP2009302367A (ja) 半導体素子の静電保護回路
US4333120A (en) Transistor protection circuit
KR100204375B1 (ko) 공급 전압원에서 공급되는 집적 회로의 입력을 과 전압으로부터 보호하기 위한 회로 장치
EP0109427A4 (en) CURRENT LIMITER AND CURRENT LIMITING METHOD.
JP2001119853A (ja) 電流制限回路およびその方法
JPH11113169A (ja) 半導体回路の保護装置
JP5293083B2 (ja) 半導体装置
JP3995043B2 (ja) 熱保護機能付き半導体集積回路
KR101528136B1 (ko) 공정 변화에 강인한 과열 방지 회로
KR200283795Y1 (ko) 전자회로

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150