JPH06217453A - 電流制限回路 - Google Patents
電流制限回路Info
- Publication number
- JPH06217453A JPH06217453A JP5301681A JP30168193A JPH06217453A JP H06217453 A JPH06217453 A JP H06217453A JP 5301681 A JP5301681 A JP 5301681A JP 30168193 A JP30168193 A JP 30168193A JP H06217453 A JPH06217453 A JP H06217453A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- source
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 しきい値電圧の変動に無関係に正確にパワー
半導体の電流を制限する回路を提供する。 【構成】 センストランジスタ３とセンス抵抗器４との
直列回路がパワー半導体スイッチ１に接続され、センス
抵抗電流がパワー半導体電流に比例してその一部分を構
成する。プルダウントランジスタ６がパワー半導体スイ
ッチ１の制御電極に接続される。ダイオード接続された
トランジスタ12と基準電圧源との直列接続を含むフィー
ドバック回路が、センス抵抗器４とプルダウントランジ
スタ６の制御電極との間に接続される。フィードバック
回路は電圧レベルシフトを生じ、しきい値電圧の変動に
無関係に正確にパワー半導体の電流を制限する。
半導体の電流を制限する回路を提供する。 【構成】 センストランジスタ３とセンス抵抗器４との
直列回路がパワー半導体スイッチ１に接続され、センス
抵抗電流がパワー半導体電流に比例してその一部分を構
成する。プルダウントランジスタ６がパワー半導体スイ
ッチ１の制御電極に接続される。ダイオード接続された
トランジスタ12と基準電圧源との直列接続を含むフィー
ドバック回路が、センス抵抗器４とプルダウントランジ
スタ６の制御電極との間に接続される。フィードバック
回路は電圧レベルシフトを生じ、しきい値電圧の変動に
無関係に正確にパワー半導体の電流を制限する。
Description
【０００１】
【産業上の利用分野】本発明は、動作電圧を供給する第
１及び第２端子、パワートランジスタ、該パワートラン
ジスタと負荷とを直列に該第１及び第２端子に接続する
手段、負荷と直列に該第１及び第２端子に接続されたセ
ンストランジスタとセンス抵抗器であって該センス抵抗
器を流れる電流がパワートランジスタを流れる電流に比
例するセンストランジスタとセンス抵抗器、パワートラ
ンジスタの制御電極とセンストランジスタの制御電極と
を該回路の信号入力端子に接続する手段、及び、パワー
トランジスタの制御電極と基準電位点との間に接続され
たもう１つのトランジスタを具え、該もう１つのトラン
ジスタはパワートランジスタについて設定された電流制
限値以下ではカットオフにバイアスされ、パワートラン
ジスタを流れる電流に比例してセンス抵抗器の両端に電
圧降下が現れ、センス抵抗器の両端の該電圧降下が所定
値を超えたときに該パワートランジスタが該もう１つの
トランジスタを導通状態にし、これにより該パワートラ
ンジスタを流れる追加電流を制限する電流制限回路に関
するものである。
１及び第２端子、パワートランジスタ、該パワートラン
ジスタと負荷とを直列に該第１及び第２端子に接続する
手段、負荷と直列に該第１及び第２端子に接続されたセ
ンストランジスタとセンス抵抗器であって該センス抵抗
器を流れる電流がパワートランジスタを流れる電流に比
例するセンストランジスタとセンス抵抗器、パワートラ
ンジスタの制御電極とセンストランジスタの制御電極と
を該回路の信号入力端子に接続する手段、及び、パワー
トランジスタの制御電極と基準電位点との間に接続され
たもう１つのトランジスタを具え、該もう１つのトラン
ジスタはパワートランジスタについて設定された電流制
限値以下ではカットオフにバイアスされ、パワートラン
ジスタを流れる電流に比例してセンス抵抗器の両端に電
圧降下が現れ、センス抵抗器の両端の該電圧降下が所定
値を超えたときに該パワートランジスタが該もう１つの
トランジスタを導通状態にし、これにより該パワートラ
ンジスタを流れる追加電流を制限する電流制限回路に関
するものである。
【０００２】
【従来の技術】この種の電流制限回路は例えば日本特許
公開公報JP-A-1-68005号抜粋英語版から既知である。こ
の回路は、過負荷によってその中を流れる過大電流によ
る破壊例えば短絡事故から、パワートランジスタその他
を自動的に保護する技術にとって有用である。更に詳し
くは、この発明は“高電位側”インテリジェントパワー
スイッチ（ＩＰＳ又は“スマートパワー”スイッチ）と
呼ばれるパワー半導体装置を保護するために適した電流
制限回路に関するものである。
公開公報JP-A-1-68005号抜粋英語版から既知である。こ
の回路は、過負荷によってその中を流れる過大電流によ
る破壊例えば短絡事故から、パワートランジスタその他
を自動的に保護する技術にとって有用である。更に詳し
くは、この発明は“高電位側”インテリジェントパワー
スイッチ（ＩＰＳ又は“スマートパワー”スイッチ）と
呼ばれるパワー半導体装置を保護するために適した電流
制限回路に関するものである。
【０００３】“スマートパワー”装置即ちインテリジェ
ントパワースイッチは集積回路であり、制御機能は、パ
ワーＭＯＳＦＥＴのようなパワー半導体装置の近くに共
に１つのチップ上に集積化された低電圧論理装置によっ
て実現されている。異なった伝導型の特別な拡散即ちバ
リヤー層の形成により或いは誘電体層の形成により、チ
ップ上で低電力部品と高電力部品とを分離することは既
知の高電位パワーチップでは常套手段である。
ントパワースイッチは集積回路であり、制御機能は、パ
ワーＭＯＳＦＥＴのようなパワー半導体装置の近くに共
に１つのチップ上に集積化された低電圧論理装置によっ
て実現されている。異なった伝導型の特別な拡散即ちバ
リヤー層の形成により或いは誘電体層の形成により、チ
ップ上で低電力部品と高電力部品とを分離することは既
知の高電位パワーチップでは常套手段である。
【０００４】この発明は特に自動車への利用に役立つ
が、この分野の技術に限られることはない。最近では、
自動車における半導体電子システムの利用がドラマチッ
クに増加している。例えば、点火／燃料制御、ヘッドラ
ンプのスイッチ、排気のモニター、ブレーキシステム等
である。これらの全ての制御機能は、監視、論理及びパ
ワー制御のために、安全で且つ信頼できる半導体装置を
必要としている。自動車向けのこれらの種々の用途にお
いてキーとなる部品は、例えばヘッドライトやソレノイ
ドや小さい電気モーターのような高電流負荷（例えば１
０Ａ）を駆動可能な、安価で信頼性の高いインテリジェ
ントパワースイッチ（ＩＰＳ）である。ＩＰＳは６０Ｖ
の供給電圧に耐えられなければならず、同時に短絡或い
は高温に対して自己の保護を行わなければならない。
が、この分野の技術に限られることはない。最近では、
自動車における半導体電子システムの利用がドラマチッ
クに増加している。例えば、点火／燃料制御、ヘッドラ
ンプのスイッチ、排気のモニター、ブレーキシステム等
である。これらの全ての制御機能は、監視、論理及びパ
ワー制御のために、安全で且つ信頼できる半導体装置を
必要としている。自動車向けのこれらの種々の用途にお
いてキーとなる部品は、例えばヘッドライトやソレノイ
ドや小さい電気モーターのような高電流負荷（例えば１
０Ａ）を駆動可能な、安価で信頼性の高いインテリジェ
ントパワースイッチ（ＩＰＳ）である。ＩＰＳは６０Ｖ
の供給電圧に耐えられなければならず、同時に短絡或い
は高温に対して自己の保護を行わなければならない。
【０００５】自動車の電子システムにおけるＩＰＳ装置
の典型例では、６０Ｖのパワー部品及び低電圧（５Ｖ乃
至又は１２Ｖ）と高電圧（６０Ｖ乃至８０Ｖ）との両電
圧の論理素子を含む集積回路チップが必要である。典型
的なチップは、接地への短絡、バッテリーの逆接続或い
は誘導性負荷による電圧サージのような種々の電圧の破
壊的な条件に対してスイッチを保護するインテリジェン
スを持たなければならない。インテリジェントパワース
イッチ装置は、更に熱遮断、流路ごとの電流制限を具え
る必要があり、オープン負荷或いは過電圧状態を検出
し、全ての過負荷状態を表示しなければならない。供給
電圧の種類の幅が例えばほぼ６Ｖから６０Ｖと広く、起
こり得る故障の性質が多岐にわたるため、これらの管理
及び安全対策の形態は複雑なものになる。
の典型例では、６０Ｖのパワー部品及び低電圧（５Ｖ乃
至又は１２Ｖ）と高電圧（６０Ｖ乃至８０Ｖ）との両電
圧の論理素子を含む集積回路チップが必要である。典型
的なチップは、接地への短絡、バッテリーの逆接続或い
は誘導性負荷による電圧サージのような種々の電圧の破
壊的な条件に対してスイッチを保護するインテリジェン
スを持たなければならない。インテリジェントパワース
イッチ装置は、更に熱遮断、流路ごとの電流制限を具え
る必要があり、オープン負荷或いは過電圧状態を検出
し、全ての過負荷状態を表示しなければならない。供給
電圧の種類の幅が例えばほぼ６Ｖから６０Ｖと広く、起
こり得る故障の性質が多岐にわたるため、これらの管理
及び安全対策の形態は複雑なものになる。
【０００６】典型的なＩＰＳチップは、４つの主機能ブ
ロック、即ち、ゲート制御ユニット、センサーブロッ
ク、制御論理及び電源からなる。高電圧パワースイッチ
の場合は、ゲート制御ユニットは、オッシレータ／電荷
ポンプ回路によってパワースイッチに対してゲートを駆
動する。センサーブロックは、インテリジェントパワー
スイッチチップ及び負荷の状態を正確に監視するため、
電圧、電流及び温度検出器を具える。制御論理ブロック
は電圧の故障状態を診断し、必要な矯正動作を開始す
る。電源ブロックは、バンドギャップ標準のような精密
なアナログ回路を含み、チップに必要な基準及びバイア
ス電圧及び電流を供給する。全供給電流は、逆バッテリ
ー保護回路を経て接地に流れる。
ロック、即ち、ゲート制御ユニット、センサーブロッ
ク、制御論理及び電源からなる。高電圧パワースイッチ
の場合は、ゲート制御ユニットは、オッシレータ／電荷
ポンプ回路によってパワースイッチに対してゲートを駆
動する。センサーブロックは、インテリジェントパワー
スイッチチップ及び負荷の状態を正確に監視するため、
電圧、電流及び温度検出器を具える。制御論理ブロック
は電圧の故障状態を診断し、必要な矯正動作を開始す
る。電源ブロックは、バンドギャップ標準のような精密
なアナログ回路を含み、チップに必要な基準及びバイア
ス電圧及び電流を供給する。全供給電流は、逆バッテリ
ー保護回路を経て接地に流れる。
【０００７】パワートランジスタを流れる電流を制限す
るための種々の技術が提案されている。高電圧インテリ
ジェントパワースイッチのための電流制限保護を行う既
知の１つの回路が図１に示されている。この回路では、
例えばパワーＭＯＳＦＥＴ素子であるパワースイッチ１
が、２つの端子31と32との間に負荷抵抗器２と直列に接
続されている。２つの端子31と32は、例えばバッテリー
（図示せず）のような電圧源に接続されるべき端子であ
り、第２の端子32は接地される。センスＭＯＳＦＥＴ３
及びセンス抵抗器（Ｒｓ）４を含む第２の直列回路が、
端子31と、パワーＭＯＳスイッチ１と負荷２との接続点
５との間に接続されている。
るための種々の技術が提案されている。高電圧インテリ
ジェントパワースイッチのための電流制限保護を行う既
知の１つの回路が図１に示されている。この回路では、
例えばパワーＭＯＳＦＥＴ素子であるパワースイッチ１
が、２つの端子31と32との間に負荷抵抗器２と直列に接
続されている。２つの端子31と32は、例えばバッテリー
（図示せず）のような電圧源に接続されるべき端子であ
り、第２の端子32は接地される。センスＭＯＳＦＥＴ３
及びセンス抵抗器（Ｒｓ）４を含む第２の直列回路が、
端子31と、パワーＭＯＳスイッチ１と負荷２との接続点
５との間に接続されている。
【０００８】ＮＭＯＳＦＥＴ６が、パワーＭＯＳトラン
ジスタ１のゲートと接続点５との間に接続されている。
プルダウントランジスタ６のゲートが、ＦＥＴ３とセン
ス抵抗器４との接続点に接続されている。ＦＥＴ１及び
３のゲートは共にゲート駆動入力端子７に接続されてい
る。この電流制限方法の著しく不利な点は、電流制限値
が本質的にＮＭＯＳトランジスタ６のしきい値電圧によ
って決まることである。このしきい値電圧は、ＩＰＳチ
ップの製造工程の変動によって広い範囲にばらつく。加
えて、しきい値（Ｖth）の典型的な値は１Ｖ或いはそれ
以上であり、この値はサンプリングセンス抵抗器４の両
端にかなり大きい電圧降下を生じるため、ＦＥＴ１と３
との間に精密な電流ミラーを形成できなくなる。
ジスタ１のゲートと接続点５との間に接続されている。
プルダウントランジスタ６のゲートが、ＦＥＴ３とセン
ス抵抗器４との接続点に接続されている。ＦＥＴ１及び
３のゲートは共にゲート駆動入力端子７に接続されてい
る。この電流制限方法の著しく不利な点は、電流制限値
が本質的にＮＭＯＳトランジスタ６のしきい値電圧によ
って決まることである。このしきい値電圧は、ＩＰＳチ
ップの製造工程の変動によって広い範囲にばらつく。加
えて、しきい値（Ｖth）の典型的な値は１Ｖ或いはそれ
以上であり、この値はサンプリングセンス抵抗器４の両
端にかなり大きい電圧降下を生じるため、ＦＥＴ１と３
との間に精密な電流ミラーを形成できなくなる。
【０００９】図１の既知の修正は、電流制限パワースイ
ッチ回路が、センスＦＥＴ３とセンス抵抗器４との接続
点とプルダウンＮＭＯＳトランジスタ６のゲートとの間
に接続されたコンパレーターを含むものである。この変
形では、コンパレーターの第１の入力が前記の接続点に
接続され、第２の入力が基準電圧源に接続され、その出
力は、ＮＭＯＳＦＥＴ６のゲートに接続されている。１
００−１５０ｐＦのオーダーの補償コンデンサが、コン
パレーターの出力とＮＭＯＳＦＥＴ６のドレインとの間
に安定性を得るために接続されている。補償コンデンサ
は、パワーＭＯＳＦＥＴ１のゲート容量によって誘導さ
れ形成される負荷容量が極めて大きいために必要とな
る。この電流制限回路は、このように、必要なチップ面
積の大きさ及び安定性の問題から魅力的なものではな
い。
ッチ回路が、センスＦＥＴ３とセンス抵抗器４との接続
点とプルダウンＮＭＯＳトランジスタ６のゲートとの間
に接続されたコンパレーターを含むものである。この変
形では、コンパレーターの第１の入力が前記の接続点に
接続され、第２の入力が基準電圧源に接続され、その出
力は、ＮＭＯＳＦＥＴ６のゲートに接続されている。１
００−１５０ｐＦのオーダーの補償コンデンサが、コン
パレーターの出力とＮＭＯＳＦＥＴ６のドレインとの間
に安定性を得るために接続されている。補償コンデンサ
は、パワーＭＯＳＦＥＴ１のゲート容量によって誘導さ
れ形成される負荷容量が極めて大きいために必要とな
る。この電流制限回路は、このように、必要なチップ面
積の大きさ及び安定性の問題から魅力的なものではな
い。
【００１０】
【発明が解決しようとする課題】本発明の目的は、高速
で、安定且つ正確で、更に、既知のインテリジェントパ
ワースイッチ電流制限回路の欠点を除いた、高電圧側イ
ンテリジェントパワースイッチを保護するための電流制
限回路を提供することにある。
で、安定且つ正確で、更に、既知のインテリジェントパ
ワースイッチ電流制限回路の欠点を除いた、高電圧側イ
ンテリジェントパワースイッチを保護するための電流制
限回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明による電流制限回
路は、センストランジスタとセンス抵抗器との接続点と
もう１つのトランジスタの制御電極との間に接続された
フィードバック回路を具備し、該フィードバック回路は
電圧レベルシフトを生成する半導体装置と基準電圧源と
の直列接続を具備することを特徴とするものである。
路は、センストランジスタとセンス抵抗器との接続点と
もう１つのトランジスタの制御電極との間に接続された
フィードバック回路を具備し、該フィードバック回路は
電圧レベルシフトを生成する半導体装置と基準電圧源と
の直列接続を具備することを特徴とするものである。
【００１２】前記の結果として極めて小さい抵抗値のセ
ンス抵抗器をセンストランジスタと直列に使うことがで
き、これにより、パワートランジスタとセンストランジ
スタが電流ミラー回路、即ち、センストランジスタを通
る電流がパワートランジスタを通る電流に比例するよう
に動作することを可能にする。これは、極めて小さい抵
抗値のセンス抵抗器の両端の電圧降下が無視し得るの
で、パワートランジスタとセンストランジスタが事実上
平衡するからである。
ンス抵抗器をセンストランジスタと直列に使うことがで
き、これにより、パワートランジスタとセンストランジ
スタが電流ミラー回路、即ち、センストランジスタを通
る電流がパワートランジスタを通る電流に比例するよう
に動作することを可能にする。これは、極めて小さい抵
抗値のセンス抵抗器の両端の電圧降下が無視し得るの
で、パワートランジスタとセンストランジスタが事実上
平衡するからである。
【００１３】本発明の一つの実施形態は、前記フィード
バック回路の半導体装置及び基準電圧源がそれぞれダイ
オード接続された電界効果トランジスタ及び基準抵抗器
からなり、更に、該基準抵抗器と負荷の１つの端子とに
接続された基準電流源、並びに、第１端子及び該基準抵
抗器と該半導体装置の１つの端子との間の第２の接続点
に接続されたバイアス電流源を具備することを特徴とす
る電流制限回路である。ここで基準電圧（Ｖｒ）が明確
に定まるので、しきい値電圧の変動に影響されない正確
な電流制限を行うことができる。
バック回路の半導体装置及び基準電圧源がそれぞれダイ
オード接続された電界効果トランジスタ及び基準抵抗器
からなり、更に、該基準抵抗器と負荷の１つの端子とに
接続された基準電流源、並びに、第１端子及び該基準抵
抗器と該半導体装置の１つの端子との間の第２の接続点
に接続されたバイアス電流源を具備することを特徴とす
る電流制限回路である。ここで基準電圧（Ｖｒ）が明確
に定まるので、しきい値電圧の変動に影響されない正確
な電流制限を行うことができる。
【００１４】本発明のもう一つの実施形態では、基準電
流源として絶対温度に比例する（ＰＴＡＴ）電流源を用
いることができる。この結果、回路に対して電流制限を
行う温度の上昇に従って基準電圧の電圧降下Ｖｒが減少
し、温度の上昇に伴うこの減少は半導体パワースイッチ
の保護には更に好都合になる。
流源として絶対温度に比例する（ＰＴＡＴ）電流源を用
いることができる。この結果、回路に対して電流制限を
行う温度の上昇に従って基準電圧の電圧降下Ｖｒが減少
し、温度の上昇に伴うこの減少は半導体パワースイッチ
の保護には更に好都合になる。
【００１５】本発明の更に他の実施形態は、前記もう１
つのトランジスタ及び前記半導体装置がそれぞれ電界効
果トランジスタからなり、前記基準電圧源が第１と第２
の端子の間に基準電流源と直列に接続されたバイポーラ
トランジスタを有し、該バイポーラトランジスタのベー
スは該半導体装置に接続され、該もう１つのトランジス
タのゲートは該バイポーラトランジスタと該基準電流源
との間の接続点に接続され、これにより、温度の上昇に
伴ってパワートランジスタに対する電流制限値が減少す
ることを特徴とする電流制限回路である。
つのトランジスタ及び前記半導体装置がそれぞれ電界効
果トランジスタからなり、前記基準電圧源が第１と第２
の端子の間に基準電流源と直列に接続されたバイポーラ
トランジスタを有し、該バイポーラトランジスタのベー
スは該半導体装置に接続され、該もう１つのトランジス
タのゲートは該バイポーラトランジスタと該基準電流源
との間の接続点に接続され、これにより、温度の上昇に
伴ってパワートランジスタに対する電流制限値が減少す
ることを特徴とする電流制限回路である。
【００１６】本発明の更に他の実施形態では、回路に対
してパワー制限機能を提供する。この実施形態は、前記
半導体装置が電界効果トランジスタからなり、該電界効
果トランジスタのゲートが自身のドレインに接続され、
そのソースは前記センス抵抗器に接続され、電圧しきい
装置が前記第１端子と該電界効果トランジスタのゲート
との間に接続され、該電圧しきい装置は該第１端子にお
ける電圧が必要なパワー制限値に基づいて予め設定され
た値以上に上昇したときに導通状態になり、従って、該
電界効果トランジスタを通る電流が増加し、該第１端子
の電圧の上昇に伴って該電界効果トランジスタのゲート
−ソース電圧が増加し、これにより、電流制限値がセン
ス抵抗器の両端のセンス電圧のより低い値に達すること
によってパワー制限機能が実現されることを特徴とする
電流制限回路である。
してパワー制限機能を提供する。この実施形態は、前記
半導体装置が電界効果トランジスタからなり、該電界効
果トランジスタのゲートが自身のドレインに接続され、
そのソースは前記センス抵抗器に接続され、電圧しきい
装置が前記第１端子と該電界効果トランジスタのゲート
との間に接続され、該電圧しきい装置は該第１端子にお
ける電圧が必要なパワー制限値に基づいて予め設定され
た値以上に上昇したときに導通状態になり、従って、該
電界効果トランジスタを通る電流が増加し、該第１端子
の電圧の上昇に伴って該電界効果トランジスタのゲート
−ソース電圧が増加し、これにより、電流制限値がセン
ス抵抗器の両端のセンス電圧のより低い値に達すること
によってパワー制限機能が実現されることを特徴とする
電流制限回路である。
【００１７】
【実施例】本発明及び前記の説明の理解を完全なものに
するため、以下に図面を用いて実施例を詳細に説明す
る。複数の図で同一の要素は同一の参照記号で示した。
図１の既知の電流制限回路については、既に説明した。
するため、以下に図面を用いて実施例を詳細に説明す
る。複数の図で同一の要素は同一の参照記号で示した。
図１の既知の電流制限回路については、既に説明した。
【００１８】図２は、本発明の電流制限構成を有する高
電圧側インテリジェントパワースイッチの第１実施例を
示す。バッテリーその他の電圧源（図示せず）の第１の
端子が第１の電圧端子31に接続され、電圧源の第２の端
子が第２の電圧端子32及び基準電圧点例えば接地に接続
される。高電圧側スイッチ即ちパワーＭＯＳＦＥＴ１及
び負荷２の第１の直列回路が、電圧端子31と32との間
に、従ってバッテリーの両端に接続される。センスＭＯ
ＳＦＥＴ３、センス抵抗器４及び負荷２の第２の直列回
路が、端子31と32と間に接続される。回路の接続点５
は、センス抵抗器４と負荷２とパワーＭＯＳトランジス
タ１のソース電極との間に存在する。
電圧側インテリジェントパワースイッチの第１実施例を
示す。バッテリーその他の電圧源（図示せず）の第１の
端子が第１の電圧端子31に接続され、電圧源の第２の端
子が第２の電圧端子32及び基準電圧点例えば接地に接続
される。高電圧側スイッチ即ちパワーＭＯＳＦＥＴ１及
び負荷２の第１の直列回路が、電圧端子31と32との間
に、従ってバッテリーの両端に接続される。センスＭＯ
ＳＦＥＴ３、センス抵抗器４及び負荷２の第２の直列回
路が、端子31と32と間に接続される。回路の接続点５
は、センス抵抗器４と負荷２とパワーＭＯＳトランジス
タ１のソース電極との間に存在する。
【００１９】第１のＮＭＯＳトランジスタ６、即ちプル
ダウントランジスタは入力ゲート駆動端子７と接続点５
との間に接続される。ＭＯＳトランジスタ１及び３のゲ
ート電極は共にゲート駆動電極７に接続される。
ダウントランジスタは入力ゲート駆動端子７と接続点５
との間に接続される。ＭＯＳトランジスタ１及び３のゲ
ート電極は共にゲート駆動電極７に接続される。
【００２０】バイアス電流源11及び第２のＮＭＯＳトラ
ンジスタ12の第３の直列回路は、電源端子10と第２の回
路接続点13との間に接続される。第２の回路接続点13
は、センスＭＯＳトランジスタ３のソースとセンス抵抗
器４の高電圧側端子との間にある。ＮＭＯＳトランジス
タ12のドレインは直接そのゲートに接続され、トランジ
スタ12のゲートは、基準抵抗器14（Ｒref ）を経てプル
ダウンＭＯＳＦＥＴ６のゲートに接続される。ＮＭＯＳ
トランジスタ６のゲートは、基準電流源15を経て回路接
続点５に接続され、これを基準電流Ｉref が流れる。基
準電圧Ｖｒは抵抗器14の両端に現れ、これは基準電圧源
として機能する。
ンジスタ12の第３の直列回路は、電源端子10と第２の回
路接続点13との間に接続される。第２の回路接続点13
は、センスＭＯＳトランジスタ３のソースとセンス抵抗
器４の高電圧側端子との間にある。ＮＭＯＳトランジス
タ12のドレインは直接そのゲートに接続され、トランジ
スタ12のゲートは、基準抵抗器14（Ｒref ）を経てプル
ダウンＭＯＳＦＥＴ６のゲートに接続される。ＮＭＯＳ
トランジスタ６のゲートは、基準電流源15を経て回路接
続点５に接続され、これを基準電流Ｉref が流れる。基
準電圧Ｖｒは抵抗器14の両端に現れ、これは基準電圧源
として機能する。
【００２１】この回路の作用としては、センストランジ
スタが高電圧側パワースイッチトランジスタ１を通る電
流の一部分を流すように設計されている。その結果、セ
ンス抵抗器４の抵抗値Ｒｓを充分小さくし、トランジス
タ１及び３が事実上電流ミラーとして機能するようにす
ることが可能である。従って、センス抵抗器の両端の電
圧降下Ｖｓは、パワーＭＯＳトランジスタ１を流れる電
流Ｉｐに比例する。
スタが高電圧側パワースイッチトランジスタ１を通る電
流の一部分を流すように設計されている。その結果、セ
ンス抵抗器４の抵抗値Ｒｓを充分小さくし、トランジス
タ１及び３が事実上電流ミラーとして機能するようにす
ることが可能である。従って、センス抵抗器の両端の電
圧降下Ｖｓは、パワーＭＯＳトランジスタ１を流れる電
流Ｉｐに比例する。
【００２２】ＮＭＯＳトランジスタ12及び基準抵抗器14
を含むフィードバック回路によって、抵抗値Ｒｓのセン
ス抵抗器４の両端の電圧Ｖｓは、トランジスタ12のゲー
ト−ソース電圧Ｖgs（Ｔr12 ）の値まで上がり、次い
で、基準抵抗器14の両端に現れる正確に決められた基準
電圧（Ｖｒ）の値まで下がり、次式のように、プルダウ
ントランジスタ６のゲート−ソース電圧Ｖgs（Ｔr6）が
導かれる。 Ｖgs（Ｔr6）＝Ｖｓ＋Ｖgs（Ｔr12 ）−Ｖｒ （１）
を含むフィードバック回路によって、抵抗値Ｒｓのセン
ス抵抗器４の両端の電圧Ｖｓは、トランジスタ12のゲー
ト−ソース電圧Ｖgs（Ｔr12 ）の値まで上がり、次い
で、基準抵抗器14の両端に現れる正確に決められた基準
電圧（Ｖｒ）の値まで下がり、次式のように、プルダウ
ントランジスタ６のゲート−ソース電圧Ｖgs（Ｔr6）が
導かれる。 Ｖgs（Ｔr6）＝Ｖｓ＋Ｖgs（Ｔr12 ）−Ｖｒ （１）
【００２３】パワーＭＯＳＦＥＴ１を通る電流が増加す
ると、センスＭＯＳＦＥＴ３を通る電流も増加し、この
値が減少するとセンス抵抗器４の両端の電圧降下Ｖｓが
基準抵抗器14の両端の基準電圧Ｖｒに等しくなる。即
ち、Ｖｓ＝Ｖｒ となり、（１）式から、 Ｖgs（Ｔr6）＝Ｖgs（Ｔr12 ） （２） が得られる。
ると、センスＭＯＳＦＥＴ３を通る電流も増加し、この
値が減少するとセンス抵抗器４の両端の電圧降下Ｖｓが
基準抵抗器14の両端の基準電圧Ｖｒに等しくなる。即
ち、Ｖｓ＝Ｖｒ となり、（１）式から、 Ｖgs（Ｔr6）＝Ｖgs（Ｔr12 ） （２） が得られる。
【００２４】ＮＭＯＳトランジスタ６と１２は集積回路
チップ上では互いに極めて近接して配置されているの
で、式（２）で表された条件は、製造工程中に起きるし
きい値電圧（Ｖth）のばらつきとは無関係である。トラ
ンジスタ12はバイアスされており、Ｖgs（Ｔr12 ）はＮ
ＭＯＳトランジスタのしきい値電圧（Ｖth）より僅かに
高くなっている。このように、Ｖgs（Ｔr6）＜Ｖgs（Ｔ
r12 ）である限り電流制限は起きない。
チップ上では互いに極めて近接して配置されているの
で、式（２）で表された条件は、製造工程中に起きるし
きい値電圧（Ｖth）のばらつきとは無関係である。トラ
ンジスタ12はバイアスされており、Ｖgs（Ｔr12 ）はＮ
ＭＯＳトランジスタのしきい値電圧（Ｖth）より僅かに
高くなっている。このように、Ｖgs（Ｔr6）＜Ｖgs（Ｔ
r12 ）である限り電流制限は起きない。
【００２５】前記のように、 Ｖｓ＝Ｖｒ （３） のときに電流制限が起きる。この点で、Ｖgs（Ｔr6）＝
Ｖgs（Ｔr12 ）であり、従ってＮＭＯＳトランジスタ６
のゲート−ソース電圧Ｖgs（Ｔr6）がトランジスタ６を
ターンオンするのに充分になっており、これに対してパ
ワーＭＯＳトランジスタ１のゲート電圧を引き下げる。
これは、パワートランジスタ１を通る電流をそれ以上増
加させないことになる。
Ｖgs（Ｔr12 ）であり、従ってＮＭＯＳトランジスタ６
のゲート−ソース電圧Ｖgs（Ｔr6）がトランジスタ６を
ターンオンするのに充分になっており、これに対してパ
ワーＭＯＳトランジスタ１のゲート電圧を引き下げる。
これは、パワートランジスタ１を通る電流をそれ以上増
加させないことになる。
【００２６】基準電圧（Ｖｒ）はバンドギャップ基準電
圧によって発生されるような正確に定められた基準電圧
であるから、極めて正確で、同時にしきい値電圧の変動
に影響されない電流制限値を達成できる。
圧によって発生されるような正確に定められた基準電圧
であるから、極めて正確で、同時にしきい値電圧の変動
に影響されない電流制限値を達成できる。
【００２７】パワートランジスタ１の電流制限値をＩｐ
（limit ）とし、 Ｎ＝（ＭＯＳＦＥＴ１のＷ／Ｌ）／（ＭＯＳＦＥＴ３の
Ｗ／Ｌ） とすると、 Ｉｐ（limit ）＝（Ｖｒ／Ｒｓ）・Ｎ （４） となる。ここで、Ｒｓはセンス抵抗器４の抵抗値であ
る。ＮとＲｓは共に通常は定数のため、式（４）から、
電流制限は基準電圧Ｖｒによって直接制御されることが
分かる。
（limit ）とし、 Ｎ＝（ＭＯＳＦＥＴ１のＷ／Ｌ）／（ＭＯＳＦＥＴ３の
Ｗ／Ｌ） とすると、 Ｉｐ（limit ）＝（Ｖｒ／Ｒｓ）・Ｎ （４） となる。ここで、Ｒｓはセンス抵抗器４の抵抗値であ
る。ＮとＲｓは共に通常は定数のため、式（４）から、
電流制限は基準電圧Ｖｒによって直接制御されることが
分かる。
【００２８】Ｉref を基準電流源15の基準電流、Ｒref
を基準抵抗器14の抵抗値とすると、基準電圧Ｖref は Ｖref ＝Ｉref ・Ｒref である。極めて正確な基準電圧を得るためには、電流Ｉ
ref が温度に対して安定なバンドギャップ電圧Ｖbgapに
よって生成されるものであるとよい。
を基準抵抗器14の抵抗値とすると、基準電圧Ｖref は Ｖref ＝Ｉref ・Ｒref である。極めて正確な基準電圧を得るためには、電流Ｉ
ref が温度に対して安定なバンドギャップ電圧Ｖbgapに
よって生成されるものであるとよい。
【００２９】例として、Ｉref ＝１０μＡ、Ｒref ＝５
０Ｋとすると、 Ｖｒ＝０．５Ｖ である。また、Ｒｓ＝１０Ω、Ｎ＝１０００とすると、 Ｉｐ（limit ）＝（０．５／１０）・１０００＝５０Ａ である。
０Ｋとすると、 Ｖｒ＝０．５Ｖ である。また、Ｒｓ＝１０Ω、Ｎ＝１０００とすると、 Ｉｐ（limit ）＝（０．５／１０）・１０００＝５０Ａ である。
【００３０】図３は、パワーＭＯＳＦＥＴ１の電流（Ｉ
ｐ）（単位Ａ）と図２の電流制限回路の負荷抵抗Ｒload
（単位Ω）との間の関係を示す。図から分かるように、
電流Ｉｐは負荷抵抗が減少するに従って５０Ａまで増加
する。その後は負荷抵抗が更に減少しても電流Ｉｐは５
０Ａに制限される。
ｐ）（単位Ａ）と図２の電流制限回路の負荷抵抗Ｒload
（単位Ω）との間の関係を示す。図から分かるように、
電流Ｉｐは負荷抵抗が減少するに従って５０Ａまで増加
する。その後は負荷抵抗が更に減少しても電流Ｉｐは５
０Ａに制限される。
【００３１】図２の電流制限回路において、センスＭＯ
Ｓトランジスタ３はパワーＭＯＳトランジスタ１の電流
（Ｉｐ）の一部分を通す。その結果、センス抵抗器４の
両端の電圧Ｖｓは電流Ｉｐに比例する。このセンス抵抗
器４の両端のセンス電圧ＶｓはＮＭＯＳトランジスタ12
によって引き上げられた電圧であり、それから基準電圧
Ｖｒが差し引かれてＮＭＯＳプルダウントランジスタ６
のゲート電圧が得られる。電圧Ｖgs（Ｔr12 ）は事実上
しきい値電圧（Ｖth）を相殺し、電圧Ｖｓを可能な限り
小さく保持することを可能にし、これにより、センス抵
抗器電流Ｉｓがパワートランジスタの電流Ｉｐと比例す
る状態に保たれる。
Ｓトランジスタ３はパワーＭＯＳトランジスタ１の電流
（Ｉｐ）の一部分を通す。その結果、センス抵抗器４の
両端の電圧Ｖｓは電流Ｉｐに比例する。このセンス抵抗
器４の両端のセンス電圧ＶｓはＮＭＯＳトランジスタ12
によって引き上げられた電圧であり、それから基準電圧
Ｖｒが差し引かれてＮＭＯＳプルダウントランジスタ６
のゲート電圧が得られる。電圧Ｖgs（Ｔr12 ）は事実上
しきい値電圧（Ｖth）を相殺し、電圧Ｖｓを可能な限り
小さく保持することを可能にし、これにより、センス抵
抗器電流Ｉｓがパワートランジスタの電流Ｉｐと比例す
る状態に保たれる。
【００３２】この回路の正常な動作においては、いかな
る電流制限作用にも先行することは、 Ｖgs（Ｔr12 ）＜Ｖgs（Ｔr6） であって、プルダウントランジスタ６が非導通状態にあ
ることである。センス抵抗器４を通る電流ＩｐがＶｓ＝
Ｖｒの点まで増加すると、 Ｖgs（Ｔr6）＝Ｖgs（Ｔr12 ） となって電流制限動作が開始され、プルダウントランジ
スタ６がターンオンする。
る電流制限作用にも先行することは、 Ｖgs（Ｔr12 ）＜Ｖgs（Ｔr6） であって、プルダウントランジスタ６が非導通状態にあ
ることである。センス抵抗器４を通る電流ＩｐがＶｓ＝
Ｖｒの点まで増加すると、 Ｖgs（Ｔr6）＝Ｖgs（Ｔr12 ） となって電流制限動作が開始され、プルダウントランジ
スタ６がターンオンする。
【００３３】この電流制限回路は、補償手段を全く用い
ずに本質的に極めて安定な１段フィードバック機構を用
いることにより、このようにしきい値電圧のどのような
変動にも影響されずに正確な電流制限を行う。センス抵
抗器４の抵抗値Ｒｓが温度によって増加すると、式
（４）の関係から、制限電流が温度によって減少するこ
とが明らかである。Ｒｓ、Ｖｒ及びＮの値の範囲は、異
なった電流制限値を得るように設定することができる。
ずに本質的に極めて安定な１段フィードバック機構を用
いることにより、このようにしきい値電圧のどのような
変動にも影響されずに正確な電流制限を行う。センス抵
抗器４の抵抗値Ｒｓが温度によって増加すると、式
（４）の関係から、制限電流が温度によって減少するこ
とが明らかである。Ｒｓ、Ｖｒ及びＮの値の範囲は、異
なった電流制限値を得るように設定することができる。
【００３４】温度が上昇したときに電流制限点が低下す
るような構成を付加してパワートランジスタ１を更に良
好に保護するようにすることもできる。この目的のた
め、温度の上昇と共に図２の回路における基準電圧Ｖｒ
を減少させる。これは、図２の固定基準電流源15を絶対
温度に比例する（ＰＴＡＴ）電流源に置き換えることに
よって達成される。ＰＴＡＴ電流源は、温度が上昇する
と共に減少する電流（Ｉptat）を生成する。基準電圧Ｖ
ｒは、従って Ｖｒ＝Ｉptat・Ｒref となる。
るような構成を付加してパワートランジスタ１を更に良
好に保護するようにすることもできる。この目的のた
め、温度の上昇と共に図２の回路における基準電圧Ｖｒ
を減少させる。これは、図２の固定基準電流源15を絶対
温度に比例する（ＰＴＡＴ）電流源に置き換えることに
よって達成される。ＰＴＡＴ電流源は、温度が上昇する
と共に減少する電流（Ｉptat）を生成する。基準電圧Ｖ
ｒは、従って Ｖｒ＝Ｉptat・Ｒref となる。
【００３５】その結果、基準抵抗器４の両端に現れる基
準電圧（Ｖｒ）は温度の上昇と共に低下し、これにより
電流Ｉｐの制限値は前記の式（４）に従って減少する。
修正された図２の電流制限回路は、このようにチップの
温度の上昇に伴って制限電流値が減少する。この減少
は、良好に制御されたＰＴＡＴ電流源の温度応答特性に
よって決まる。修正された温度応答性電流制限回路は、
その他の点については図２の元の電流制限回路と同様に
動作する。
準電圧（Ｖｒ）は温度の上昇と共に低下し、これにより
電流Ｉｐの制限値は前記の式（４）に従って減少する。
修正された図２の電流制限回路は、このようにチップの
温度の上昇に伴って制限電流値が減少する。この減少
は、良好に制御されたＰＴＡＴ電流源の温度応答特性に
よって決まる。修正された温度応答性電流制限回路は、
その他の点については図２の元の電流制限回路と同様に
動作する。
【００３６】図４は、温度の上昇に伴って電流制限値が
減少するように良好に制御されたもう１つの電流制限回
路を示す。図４の電流制限回路は、以下の相違点を除い
て図２の回路と同様である。両者の相違点は、図２の基
準抵抗器14がＮＰＮバイポーラトランジスタ16によって
置き換えられていることであり、そのコレクタが第１の
電源端子31に接続され、そのエミッタがプルダウンＮＭ
ＯＳトランジスタ６のゲートに接続され、そのベースが
ＮＭＯＳトランジスタ12のゲートに接続されている。図
４の回路においては、基準電圧Ｖｒはバイポーラトラン
ジスタ16のベース−エミッタ電圧降下Ｖbeによって生成
される。ＮＰＮトランジスタ16の電圧Ｖbeは温度の上昇
と共に低下する。従って、図４の電流制限回路の電流制
限値は、温度の上昇と共に良好に制御された状態で減少
する。この電流制御回路は図２の回路と同様に機能す
る。
減少するように良好に制御されたもう１つの電流制限回
路を示す。図４の電流制限回路は、以下の相違点を除い
て図２の回路と同様である。両者の相違点は、図２の基
準抵抗器14がＮＰＮバイポーラトランジスタ16によって
置き換えられていることであり、そのコレクタが第１の
電源端子31に接続され、そのエミッタがプルダウンＮＭ
ＯＳトランジスタ６のゲートに接続され、そのベースが
ＮＭＯＳトランジスタ12のゲートに接続されている。図
４の回路においては、基準電圧Ｖｒはバイポーラトラン
ジスタ16のベース−エミッタ電圧降下Ｖbeによって生成
される。ＮＰＮトランジスタ16の電圧Ｖbeは温度の上昇
と共に低下する。従って、図４の電流制限回路の電流制
限値は、温度の上昇と共に良好に制御された状態で減少
する。この電流制御回路は図２の回路と同様に機能す
る。
【００３７】図５は、図２の回路の変形であり、パワー
制限機能を有する回路を示す。この回路は、ツェナーダ
イオード17を含む直列回路と電流制限抵抗器18がバイア
ス電流源11と並列に接続されている点を除いて、図２の
回路と同様である。
制限機能を有する回路を示す。この回路は、ツェナーダ
イオード17を含む直列回路と電流制限抵抗器18がバイア
ス電流源11と並列に接続されている点を除いて、図２の
回路と同様である。
【００３８】この回路では、パワー制限機能は端子31の
バッテリー電圧が上昇したときに電流制限値が減少する
ことによって実現されている。この回路は、バッテリー
電圧が所定の値以上に上昇したときにツェナーダイオー
ドがブレークダウンを起こし、電流が制限抵抗器18を通
ってトランジスタ12に流れるようになること以外は、図
２の回路と同様に動作する。トランジスタ12に流れるこ
の追加の電流は、端子31のバッテリー電圧が増加すると
共に増加する。これは、更に、バッテリー電圧の増加に
従ってトランジスタ12のゲート−ソース電圧Ｖgs（Ｔr1
2 ）を増加させる。
バッテリー電圧が上昇したときに電流制限値が減少する
ことによって実現されている。この回路は、バッテリー
電圧が所定の値以上に上昇したときにツェナーダイオー
ドがブレークダウンを起こし、電流が制限抵抗器18を通
ってトランジスタ12に流れるようになること以外は、図
２の回路と同様に動作する。トランジスタ12に流れるこ
の追加の電流は、端子31のバッテリー電圧が増加すると
共に増加する。これは、更に、バッテリー電圧の増加に
従ってトランジスタ12のゲート−ソース電圧Ｖgs（Ｔr1
2 ）を増加させる。
【００３９】式（１）を再び参照する。 Ｖgs（Ｔr6）＝Ｖｓ＋Ｖgs（Ｔr12 ）−Ｖｒ （１） パワーＭＯＳトランジスタ１のゲートをプルダウンし、
更に電流（Ｉｐ）を制限するために必要なトランジスタ
６のゲート−ソース電圧Ｖgs（Ｔr6）の値は、固定量で
ある。トランジスタ12のゲート−ソース電圧Ｖgs（Ｔr1
2 ）は、今やバッテリー電圧の増加に伴って増加し、Ｖ
gs（Ｔr6）の必要な値は、センス抵抗器４の両端のセン
ス電圧Ｖｓの低い方の値に達する。この結果、電流制限
機能は、バッテリー電圧がより高いときに電流値がより
低くなるように動作する。このようにして、図５の回路
についてパワー制限機能が達成される。これは式（１）
からも分かる。Ｖgs（Ｔr6）及びＶｒは固定であるの
で、Ｖgs（Ｔr12 ）がバッテリー電圧と共に増加する
と、式（１）の等号を維持するためにＶｓが減少しなけ
ればならない。
更に電流（Ｉｐ）を制限するために必要なトランジスタ
６のゲート−ソース電圧Ｖgs（Ｔr6）の値は、固定量で
ある。トランジスタ12のゲート−ソース電圧Ｖgs（Ｔr1
2 ）は、今やバッテリー電圧の増加に伴って増加し、Ｖ
gs（Ｔr6）の必要な値は、センス抵抗器４の両端のセン
ス電圧Ｖｓの低い方の値に達する。この結果、電流制限
機能は、バッテリー電圧がより高いときに電流値がより
低くなるように動作する。このようにして、図５の回路
についてパワー制限機能が達成される。これは式（１）
からも分かる。Ｖgs（Ｔr6）及びＶｒは固定であるの
で、Ｖgs（Ｔr12 ）がバッテリー電圧と共に増加する
と、式（１）の等号を維持するためにＶｓが減少しなけ
ればならない。
【００４０】結局、前記の構成は本発明の原理を説明す
るものとして理解されるべきである。これらの原理に基
づいて、本発明の精神と範囲を逸脱せずに種々の変形と
代替を案出することが可能であることを明記する。
るものとして理解されるべきである。これらの原理に基
づいて、本発明の精神と範囲を逸脱せずに種々の変形と
代替を案出することが可能であることを明記する。
【図１】図１は、従来の電流制限回路を示す図である。
【図２】図２は、本発明の電流制限回路を含むインテリ
ジェントパワースイッチの第１の実施例を示す図であ
る。
ジェントパワースイッチの第１の実施例を示す図であ
る。
【図３】図３は、図２の回路の電流制限の態様を説明す
るための負荷電流と負荷抵抗との関係を示す図である。
るための負荷電流と負荷抵抗との関係を示す図である。
【図４】図４は、温度の上昇に伴って電流制限値が減少
する本発明の第２の実施例を示す図である。
する本発明の第２の実施例を示す図である。
【図５】図５は、パワー制限機能を有する本発明の第３
の実施例を示す図である。
の実施例を示す図である。
１ パワーＭＯＳトランジスタ ２ 負荷 ３ センスＭＯＳ電界効果トランジスタ ４ センス抵抗器 ５、１３ 接続点 ６ もう１つのトランジスタ（ＮＭＯＳトランジスタ） ７ ゲート駆動端子 １１ バイアス電流源 １２ 第２のＮＭＯＳトランジスタ １４ 基準抵抗器 １５ 基準電流源 １６ ＮＰＮバイポーラトランジスタ １７ ツェナーダイオード １８ 制限抵抗器 ３１ 第１端子 ３２ 第２端子
フロントページの続き (72)発明者 スリーラマン ヴェンキタスブラーマニア ン アメリカ合衆国 ニューヨーク州 10562 オッシニング フェリス プレイス 59
Claims (11)
- 【請求項１】 動作電圧を供給する第１及び第２端子、
パワートランジスタ、該パワートランジスタと負荷とを
直列に該第１及び第２端子に接続する手段、負荷と直列
に該第１及び第２端子に接続されたセンストランジスタ
とセンス抵抗器であって該センス抵抗器を流れる電流が
パワートランジスタを流れる電流に比例するセンストラ
ンジスタとセンス抵抗器、パワートランジスタの制御電
極とセンストランジスタの制御電極とを該回路の信号入
力端子に接続する手段、及び、パワートランジスタの制
御電極と基準電位点との間に接続されたもう１つのトラ
ンジスタを具え、該もう１つのトランジスタはパワート
ランジスタについて設定された電流制限値以下ではカッ
トオフにバイアスされ、パワートランジスタを流れる電
流に比例してセンス抵抗器の両端に電圧降下が現れ、セ
ンス抵抗器の両端の該電圧降下が所定値を超えたときに
該パワートランジスタが該もう１つのトランジスタを導
通状態にし、これにより該パワートランジスタを流れる
追加電流を制限する電流制限回路において、 該センストランジスタと該センス抵抗器との接続点と該
もう１つのトランジスタの制御電極との間に接続された
フィードバック回路を具備し、該フィードバック回路は
電圧レベルシフトを生成する半導体装置と基準電圧源と
の直列接続を具備することを特徴とする電流制限回路。 - 【請求項２】 前記フィードバック回路の半導体装置及
び基準電圧源がそれぞれダイオード接続された電界効果
トランジスタ及び基準抵抗器からなり、更に、該基準抵
抗器と負荷の１つの端子とに接続された基準電流源、並
びに、前記第１端子及び該基準抵抗器と該半導体装置の
１つの端子との間の第２の接続点に接続されたバイアス
電流源を具備することを特徴とする請求項１に記載の電
流制限回路。 - 【請求項３】 前記もう１つのトランジスタ及び前記半
導体装置がそれぞれＮＭＯＳ電界効果トランジスタから
なり、パワートランジスタについて設定された電流制限
値以下では、該もう１つのトランジスタは、そのトラン
ジスタのゲート−ソース電圧が該ＮＭＯＳ半導体装置の
ゲート−ソース電圧より低くなるようにバイアスされ、
これにより該もう１つのトランジスタがカットオフさ
れ、センス抵抗器を通る電流がその両端にＶｓ＝Ｖｒ
（Ｖｓはセンス抵抗器の両端の電圧降下、Ｖｒは基準電
圧）の電圧降下を生じたときに該もう１つのトランジス
タが導通状態とされることを特徴とする請求項１又は２
に記載の電流制限回路。 - 【請求項４】 前記もう１つのトランジスタ及び前記半
導体装置がそれぞれ一定のしきい値電圧を有する電界効
果トランジスタよりなることを特徴とする請求項１乃至
３のいずれか１項に記載の電流制限回路。 - 【請求項５】 前記基準電圧源が、前記半導体装置と前
記もう１つのトランジスタの制御電極との間に接続され
た基準抵抗器、及び該基準抵抗器と負荷の１端子との間
に接続された温度逆依存性の電流源を具え、該電流源は
温度が上昇したときにより低い電流を供給し、これによ
り、温度が上昇したときにパワートランジスタの電流制
限値が減少することを特徴とする請求項１に記載の電流
制限回路。 - 【請求項６】 絶対温度に比例する（ＰＴＡＴ）電流源
を有することを特徴とする請求項５に記載の電流制限回
路。 - 【請求項７】 前記もう１つのトランジスタ及び前記半
導体装置がそれぞれ電界効果トランジスタからなり、前
記基準電圧源が第１と第２の端子の間に基準電流源と直
列に接続されたバイポーラトランジスタを有し、該バイ
ポーラトランジスタのベースは該半導体装置に接続さ
れ、該もう１つのトランジスタのゲートは該バイポーラ
トランジスタと該基準電流源との間の接続点に接続さ
れ、これにより、温度の上昇に伴ってパワートランジス
タに対する電流制限値が減少することを特徴とする請求
項１に記載の電流制限回路。 - 【請求項８】 前記バイポーラトランジスタがＮＰＮト
ランジスタからなり、前記基準電流源が該ＮＰＮトラン
ジスタのエミッタとセンス抵抗器に接続された負荷の１
端子との間に接続されていることを特徴とする請求項７
に記載の電流制限回路。 - 【請求項９】 前記半導体装置が電界効果トランジスタ
からなり、該電界効果トランジスタのゲートが自身のド
レインに接続され、そのソースは前記センス抵抗器に接
続され、電圧しきい装置が前記第１端子と該電界効果ト
ランジスタのゲートとの間に接続され、該電圧しきい装
置は該第１端子における電圧が必要なパワー制限値に基
づいて予め設定された値以上に上昇したときに導通状態
になり、従って、該電界効果トランジスタを通る電流が
増加し、該第１端子の電圧の上昇に伴って該電界効果ト
ランジスタのゲート−ソース電圧が増加し、これによ
り、電流制限値がセンス抵抗器の両端のセンス電圧のよ
り低い値に達することによってパワー制限機能が実現さ
れることを特徴とする請求項１乃至８のいずれか１項に
記載の電流制限回路。 - 【請求項１０】 前記電圧しきい装置が直列に接続され
たツェナーダイオードと電流制限抵抗器とを含むことを
特徴とする請求項９に記載の電流制限回路。 - 【請求項１１】 全ての回路素子が、互いに接近して配
置された前記もう１つのトランジスタ及び前記半導体装
置と共に、単一の集積回路チップ上に集積化されたこと
を特徴とする請求項１乃至１０のいずれか１項に記載の
電流制限回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/987892 | 1992-12-04 | ||
| US07/987,892 US5272392A (en) | 1992-12-04 | 1992-12-04 | Current limited power semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06217453A true JPH06217453A (ja) | 1994-08-05 |
Family
ID=25533668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5301681A Pending JPH06217453A (ja) | 1992-12-04 | 1993-12-01 | 電流制限回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5272392A (ja) |
| EP (1) | EP0602699B1 (ja) |
| JP (1) | JPH06217453A (ja) |
| DE (1) | DE69308112T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001517334A (ja) * | 1995-11-30 | 2001-10-02 | コネクサント・システムズ・インコーポレイテッド | 定電流およびｐｔａｔ電流のためのデュアル源 |
| JP2009277930A (ja) * | 2008-05-15 | 2009-11-26 | Nec Electronics Corp | 半導体装置 |
| JP2011182246A (ja) * | 2010-03-02 | 2011-09-15 | Renesas Electronics Corp | 半導体装置 |
| JP2013200665A (ja) * | 2012-03-23 | 2013-10-03 | Seiko Instruments Inc | 半導体装置 |
| US8809986B2 (en) | 2009-05-28 | 2014-08-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP2015213404A (ja) * | 2014-05-07 | 2015-11-26 | ローム株式会社 | 過電流保護回路及びこれを用いた電源装置 |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500619A (en) * | 1992-03-18 | 1996-03-19 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2837054B2 (ja) * | 1992-09-04 | 1998-12-14 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| FR2697115B1 (fr) * | 1992-10-21 | 1995-01-06 | Sgs Thomson Microelectronics | Circuit de détection de charge ouverte. |
| DE4237122C2 (de) * | 1992-11-03 | 1996-12-12 | Texas Instruments Deutschland | Schaltungsanordnung zur Überwachung des Drainstromes eines Metall-Oxid-Halbleiter-Feldeffekttransistors |
| JP3363980B2 (ja) * | 1993-01-27 | 2003-01-08 | 三星電子株式会社 | 出力トランジスタのベース電流制御回路および電子装置の出力駆動段回路 |
| DE4305038C2 (de) * | 1993-02-18 | 1998-02-05 | Siemens Ag | MOSFET mit Temperaturschutz |
| US5406130A (en) * | 1993-08-09 | 1995-04-11 | Micrel, Inc. | Current driver with shutdown circuit |
| JP3243902B2 (ja) * | 1993-09-17 | 2002-01-07 | 株式会社日立製作所 | 半導体装置 |
| GB9423076D0 (en) * | 1994-10-12 | 1995-01-04 | Philips Electronics Uk Ltd | A protected switch |
| GB9420572D0 (en) * | 1994-10-12 | 1994-11-30 | Philips Electronics Uk Ltd | A protected switch |
| JPH08154022A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 過電流保護回路付き増幅回路 |
| DE69533308T2 (de) * | 1995-05-16 | 2004-11-25 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren und zugehöriger Schaltkreis zur Feststellung einer Schaltungsunterbrechung |
| US5684663A (en) * | 1995-09-29 | 1997-11-04 | Motorola, Inc. | Protection element and method for protecting a circuit |
| US5631548A (en) * | 1995-10-30 | 1997-05-20 | Motorola, Inc. | Power off-loading circuit and method for dissipating power |
| JP3149773B2 (ja) * | 1996-03-18 | 2001-03-26 | 富士電機株式会社 | 電流制限回路を備えた絶縁ゲートバイポーラトランジスタ |
| JPH09331625A (ja) * | 1996-06-11 | 1997-12-22 | Yazaki Corp | インテリジェントパワースイッチ及びスイッチング装置 |
| JPH1014099A (ja) * | 1996-06-21 | 1998-01-16 | Nec Corp | 過電流検出回路 |
| US6169439B1 (en) * | 1997-01-02 | 2001-01-02 | Texas Instruments Incorporated | Current limited power MOSFET device with improved safe operating area |
| JP3219019B2 (ja) * | 1997-05-30 | 2001-10-15 | 関西日本電気株式会社 | 異常電流検出回路およびそれを用いた負荷駆動回路 |
| DE19805491C1 (de) * | 1998-02-11 | 1999-08-12 | Siemens Ag | Diodenschaltung mit idealer Diodenkennlinie |
| EP0955724B1 (en) * | 1998-05-08 | 2010-10-13 | STMicroelectronics Srl | Short-circuit protection circuit, particularly for power transistors |
| US5920452A (en) * | 1998-06-01 | 1999-07-06 | Harris Corporation | Circuit and method for protecting from overcurrent conditions and detecting an open electrical load |
| US6008585A (en) * | 1998-09-30 | 1999-12-28 | Honda Giken Kogyo Kabushiki Kaisha | Apparatus and method for preventing from a short load excessive current flow through a field effect transistor that delivers current to a daytime running light on a vehicle |
| US6060834A (en) * | 1998-09-30 | 2000-05-09 | Honda Giken Kogyo Kabushiki Kaisha | Protection from overheating of a switching transistor that delivers current to a daytime running light on a vehicle |
| US6055149A (en) * | 1998-12-02 | 2000-04-25 | Intersil Corporation | Current limited, thermally protected, power device |
| US6547353B2 (en) | 1999-07-27 | 2003-04-15 | Stmicroelectronics, Inc. | Thermal ink jet printhead system with multiple output driver circuit for powering heating element and associated method |
| US6603358B2 (en) * | 2000-08-23 | 2003-08-05 | Intersil Americas Inc. | Integrated circuit with current-limited power output and associated method |
| ITVA20000031A1 (it) * | 2000-09-07 | 2002-03-07 | St Microelectronics Srl | Rilevazione della corrente erogata ad un carico. |
| JP2002308006A (ja) * | 2001-04-18 | 2002-10-23 | Koito Mfg Co Ltd | 車両用電源装置及びこれを用いた車両用灯具の照射方向制御装置 |
| DE10147882B4 (de) * | 2001-09-28 | 2005-06-23 | Infineon Technologies Ag | Halbbrückenschaltung und Verfahren zu deren Ansteuerung |
| US6600362B1 (en) | 2002-02-08 | 2003-07-29 | Toko, Inc. | Method and circuits for parallel sensing of current in a field effect transistor (FET) |
| JP3681374B2 (ja) * | 2002-12-19 | 2005-08-10 | 株式会社日立製作所 | 電流検出装置及びそれを用いたｐｗｍインバータ |
| US6970337B2 (en) * | 2003-06-24 | 2005-11-29 | Linear X Systems Inc. | High-voltage low-distortion input protection current limiter |
| JP4068022B2 (ja) * | 2003-07-16 | 2008-03-26 | Ｎｅｃエレクトロニクス株式会社 | 過電流検出回路及び負荷駆動回路 |
| JP4401178B2 (ja) * | 2004-01-27 | 2010-01-20 | Ｎｅｃエレクトロニクス株式会社 | 出力トランジスタの電流制限回路 |
| JP2006148886A (ja) * | 2004-10-27 | 2006-06-08 | Stmicroelectronics Sa | パワートランジスタの保護 |
| WO2006090452A1 (ja) * | 2005-02-24 | 2006-08-31 | Fujitsu Limited | 基準電圧発生回路 |
| US7554152B1 (en) | 2006-01-11 | 2009-06-30 | National Semiconductor Corporation | Versatile system for integrated sense transistor |
| US7336085B2 (en) * | 2006-02-17 | 2008-02-26 | Infineon Technologies Ag | Current sensing circuit |
| US7869177B2 (en) * | 2006-07-19 | 2011-01-11 | Hewlett-Packard Development Company, L.P. | Detection circuitry |
| US7672102B2 (en) * | 2006-12-31 | 2010-03-02 | Texas Instruments Incorporated | Electrical overstress protection |
| US7710701B1 (en) * | 2007-04-09 | 2010-05-04 | National Semiconductor Corporation | System and method for providing a process, temperature and over-drive invariant over-current protection circuit |
| US20090295369A1 (en) * | 2008-06-02 | 2009-12-03 | Yang Doris | Current sensing circuit |
| US8203276B2 (en) * | 2008-11-28 | 2012-06-19 | Lightech Electronic Industries Ltd. | Phase controlled dimming LED driver system and method thereof |
| US9167641B2 (en) * | 2008-11-28 | 2015-10-20 | Lightech Electronic Industries Ltd. | Phase controlled dimming LED driver system and method thereof |
| JP5266084B2 (ja) * | 2009-02-17 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 過電流保護回路 |
| US7852148B2 (en) * | 2009-03-27 | 2010-12-14 | Semiconductor Components Industries, Llc | Method of forming a sensing circuit and structure therefor |
| US8004350B2 (en) * | 2009-06-03 | 2011-08-23 | Infineon Technologies Ag | Impedance transformation with transistor circuits |
| US9564796B1 (en) | 2014-01-15 | 2017-02-07 | Western Digital Technologies, Inc. | Power circuit with overvoltage protection |
| US9791881B2 (en) * | 2014-07-22 | 2017-10-17 | Infineon Technologies Austria Ag | Self-driven synchronous rectification for a power converter |
| US9602032B2 (en) * | 2014-09-26 | 2017-03-21 | Electronics And Telecommunications Research Institute | BLDC motor system including parameter detecting circuit and operating method thereof |
| US9653912B2 (en) * | 2014-12-16 | 2017-05-16 | Nxp B.V. | Inrush current limiter |
| JP6520102B2 (ja) * | 2014-12-17 | 2019-05-29 | 富士電機株式会社 | 半導体装置および電流制限方法 |
| US10394259B2 (en) | 2015-08-28 | 2019-08-27 | Stmicroelectronics S.R.L. | Current limiting electronic fuse circuit |
| CN110176853B (zh) * | 2018-02-20 | 2022-03-08 | 马克西姆综合产品公司 | 电流感测设备以及相关联的方法 |
| EP3812873A1 (en) * | 2019-10-24 | 2021-04-28 | NXP USA, Inc. | Voltage reference generation with compensation for temperature variation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1212808B (it) * | 1983-01-31 | 1989-11-30 | Ates Componenti Elettron | Dispositivo di protezione per un elemento di potenza di un circuito integrato. |
| JPH0795657B2 (ja) * | 1987-09-09 | 1995-10-11 | 日産自動車株式会社 | 保護機能内蔵型ｍｏｓｆｅｔ |
| US5184272A (en) * | 1989-03-31 | 1993-02-02 | Hitachi, Ltd. | High-side switch with overcurrent protecting circuit |
| US5061863A (en) * | 1989-05-16 | 1991-10-29 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Transistor provided with a current detecting function |
| GB2237462A (en) * | 1989-10-23 | 1991-05-01 | Philips Nv | Overload protection drive circuit for a power transistor |
| IT1244209B (it) * | 1990-12-20 | 1994-07-08 | Sgs Thomson Microelectronics | Circuito di controllo di caratteristiche tensione/corrente particolarmente per la protezione di transistori di potenza |
| FR2691306B1 (fr) * | 1992-05-18 | 1994-08-12 | Sgs Thomson Microelectronics | Amplificateur avec limitation de courant de sortie. |
-
1992
- 1992-12-04 US US07/987,892 patent/US5272392A/en not_active Expired - Fee Related
-
1993
- 1993-11-26 DE DE69308112T patent/DE69308112T2/de not_active Expired - Fee Related
- 1993-11-26 EP EP93203318A patent/EP0602699B1/en not_active Expired - Lifetime
- 1993-12-01 JP JP5301681A patent/JPH06217453A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001517334A (ja) * | 1995-11-30 | 2001-10-02 | コネクサント・システムズ・インコーポレイテッド | 定電流およびｐｔａｔ電流のためのデュアル源 |
| JP2009277930A (ja) * | 2008-05-15 | 2009-11-26 | Nec Electronics Corp | 半導体装置 |
| US8809986B2 (en) | 2009-05-28 | 2014-08-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US8933483B2 (en) | 2009-05-28 | 2015-01-13 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP2011182246A (ja) * | 2010-03-02 | 2011-09-15 | Renesas Electronics Corp | 半導体装置 |
| US8531170B2 (en) | 2010-03-02 | 2013-09-10 | Renesas Electronics Corporation | Semiconductor device |
| JP2013200665A (ja) * | 2012-03-23 | 2013-10-03 | Seiko Instruments Inc | 半導体装置 |
| JP2015213404A (ja) * | 2014-05-07 | 2015-11-26 | ローム株式会社 | 過電流保護回路及びこれを用いた電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69308112D1 (de) | 1997-03-27 |
| EP0602699A2 (en) | 1994-06-22 |
| US5272392A (en) | 1993-12-21 |
| EP0602699B1 (en) | 1997-02-12 |
| EP0602699A3 (en) | 1995-01-04 |
| DE69308112T2 (de) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06217453A (ja) | 電流制限回路 | |
| US8035943B2 (en) | Protection circuit apparatus | |
| JPH0654866B2 (ja) | 入出力端子を有する電子制御回路 | |
| US5561391A (en) | Clamp circuit and method for detecting an activation of same | |
| US20030081365A1 (en) | Power supply reverse bias protection circuit for protecting both analog and digital devices coupled thereto | |
| US5539603A (en) | Current protection method and apparatus and current protected low dropout voltage circuits | |
| US5886543A (en) | Power semiconductor switch having a load open-circuit detection circuit | |
| US4884161A (en) | Integrated circuit voltage regulator with transient protection | |
| JP2735394B2 (ja) | 温度補償された過負荷トリップレベル半導体リレー | |
| US4849654A (en) | Semiconductor integrated circuit with input protection circuit | |
| US5804955A (en) | Low voltage current limit circuit with temperature insensitive foldback network | |
| US5886510A (en) | Circuit for diagnosing the state of an electrical load | |
| KR100204375B1 (ko) | 공급 전압원에서 공급되는 집적 회로의 입력을 과 전압으로부터 보호하기 위한 회로 장치 | |
| US5796567A (en) | Electronic circuit with protection against supply voltage overload | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| US7248092B2 (en) | Clamp circuit device | |
| JPH0919049A (ja) | 半導体保護回路 | |
| US20060291123A1 (en) | Providing accurate detection of chip overheat and local overheat conditions in integrated circuits | |
| JPH05241671A (ja) | 基準電圧発生装置および過電流防止機能付半導体装置 | |
| JP4110701B2 (ja) | 過電圧保護回路 | |
| JPH05204480A (ja) | 定電圧回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| US20230411947A1 (en) | Intelligent semiconductor switch | |
| JPS6281048A (ja) | 入力保護回路 | |
| JP2679582B2 (ja) | 半導体装置 |