JP2013200665A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013200665A
JP2013200665A JP2012068024A JP2012068024A JP2013200665A JP 2013200665 A JP2013200665 A JP 2013200665A JP 2012068024 A JP2012068024 A JP 2012068024A JP 2012068024 A JP2012068024 A JP 2012068024A JP 2013200665 A JP2013200665 A JP 2013200665A
Authority
JP
Japan
Prior art keywords
current
transistor
semiconductor device
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012068024A
Other languages
English (en)
Other versions
JP5969237B2 (ja
Inventor
Kaoru Sakaguchi
薫 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2012068024A priority Critical patent/JP5969237B2/ja
Priority to US13/785,443 priority patent/US8723594B2/en
Priority to TW102108052A priority patent/TWI553439B/zh
Priority to CN201310091258.2A priority patent/CN103324240B/zh
Priority to KR1020130030744A priority patent/KR101972604B1/ko
Publication of JP2013200665A publication Critical patent/JP2013200665A/ja
Application granted granted Critical
Publication of JP5969237B2 publication Critical patent/JP5969237B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

【課題】半導体装置の許容損失特性に合わせて任意の過電流保護特性を設定でき、効率を下げることなく安全な半導体装置を提供する。
【解決手段】制御信号で制御される第一のトランジスタを備えた半導体装置であって、基準電流回路と、第一のトランジスタの電流をセンスし、基準電流回路の電流をミラーし、加算して電圧を発生させるセンス電圧発生回路と、基準電流回路の電流をミラーして電圧を発生させる基準電圧回路と、センス電圧発生回路で発生する電圧と基準電圧回路で発生する電圧を比較するアンプと、アンプの出力にゲートが接続され第一のトランジスタをオフすることができる第二のトランジスタで構成する。
【選択図】図１

Description

本発明は、過熱過電流保護機能付きの半導体装置に関する。
従来の半導体装置について説明する。図４は、従来の半導体装置を示す回路図である。
従来の半導体装置は、過電流検出部３０４と、サーマル・シャット・ダウン検出部（以下、ＴＳＤ検出部）３０９と、ＮＭＯＳトランジスタ３０１、３０２、３０６、３０７と、抵抗３０３、３０５、３０８と、グラウンド端子１００と、外部端子３２１、３２２で構成されている。過電流検出部３０４と、抵抗３０３と、ＮＭＯＳトランジスタ３０６で過電流保護回路３３１が構成されている。ＮＭＯＳトランジスタ３０７と、ＴＳＤ検出部３０９で過熱保護回路３３２が構成されている。
ＮＭＯＳトランジスタ３０１は、外部端子３２２からの信号に応答してオン／オフ制御される。過電流保護回路３３１はＮＭＯＳトランジスタ３０１を過電流から保護するものであり、同じく過熱保護回路３３２はＮＭＯＳトランジスタ３０１を過熱から保護するものである。過電流保護回路３０４は、過電流検出部３０４を有する。過電流検出部３０４は、ＮＭＯＳトランジスタ３０１のドレイン電流ＩDを、例えばＮＭＯＳトランジスタ３０２に流れた電流を参照することで検出する。そして、過電流検出部３０４は、電流ＩDが過電流制限値に達したとき、ＮＭＯＳトランジスタ３０６をオンさせ、外部端子３２２を強制的に接地することでＮＭＯＳトランジスタ３０１をオフさせる。こうして、ＮＭＯＳトランジスタ３０１を過電流による破壊から保護する。過熱保護回路３３２は、ＴＳＤ検出部３０９を有し、このＴＳＤ検出部３０９は、半導体装置の温度が初期設定温度に達したとき、ＮＭＯＳトランジスタ３０７をオンさせることで外部端子３２２を強制的に接地する。こうして、ＮＭＯＳトランジスタ３０１を過熱による破壊から保護する。
過電流保護回路３３１は過電流検出部３０４によって、ＮＭＯＳトランジスタ３０１のドレイン電流ＩDを検出し、この電流IDが、過電流検出値に達したとき、過熱保護回路３３２の応答時間が短くなるように制御し、ＮＭＯＳトランジスタ３０１に加わるエネルギーを抑制する。こうして、見かけ上許容電力の大きい領域において安全動作領域の範囲が広がり、広い安全動作領域内で過電流及び過熱から保護することが可能となる（例えば、特許文献１参照）。
特開２００２−２８０８８６号公報
しかしながら、従来の技術では、半導体装置の安全領域は実際の半導体装置の許容損失の特性に沿ったものではなく、安全領域でも保護回路が働くため使用できない条件があった。
本発明は、上記課題に鑑みてなされ、半導体装置の許容損失特性に合わせて任意の過電流保護特性を設定できるようにする。
従来の課題を解決するため、本発明の半導体装置は以下のような構成とした。
制御信号で制御される第一のトランジスタを備えた半導体装置であって、基準電流回路と、第一のトランジスタの電流をセンスし、基準電流回路の電流をミラーし、加算して電圧を発生させるセンス電圧発生回路と、基準電流回路の電流をミラーして電圧を発生させる基準電圧回路と、センス電圧発生回路で発生する電圧と基準電圧回路で発生する電圧を比較するアンプと、アンプの出力にゲートが接続され第一のトランジスタをオフすることができる第二のトランジスタで構成する。
本発明の過熱過電流保護機能を備えた半導体装置は、半導体装置の許容損失の特性に合わせて任意の過電流保護特性を設定できるので、効率を下げることなく安全な半導体装置を提供することが出来る。
第一の実施形態の半導体装置を示す回路図である。 第二の実施形態の半導体装置を示す回路図である。 第一および第二の実施形態の動作を説明する図である。 従来の半導体装置を示す回路図である。
以下、本発明の実施形態について図面を参照して説明する。
＜第一の実施形態＞
図１は、第一の実施形態の半導体装置の回路図である。
第一の実施形態の半導体装置は、アンプ１１３、１３０と、ＰＭＯＳトランジスタ１１５、１１６、１２１、１２２、１２３、１２４、１２５と、負荷電流源１２６と、ＰＮ接合素子１１１、１１２、１２８と、抵抗１１４、１２７、１２９と、電源端子１０１と、制御端子１０２と、グラウンド端子１００で構成されている。基準電流回路１１０は、ＰＭＯＳトランジスタ１１５、１１６と、アンプ１１３と、ＰＮ接合素子１１１、１１２と抵抗１１４で構成されている。センス電圧発生回路１４１は、ＰＭＯＳトランジスタ１２２、１２３と、抵抗１２７で構成されている。基準電圧回路１４２は、ＰＭＯＳトランジスタ１２４と、ＰＮ接合素子１２８と抵抗１２９で構成されている。
次に、第一の実施形態の半導体装置の接続について説明する。アンプ１１３は、反転入力端子はＰＭＯＳトランジスタ１１５のドレインとＰＮ接合素子１１１のアノードの接続点に接続され、非反転入力端子はＰＭＯＳトランジスタ１１６のドレインと抵抗１１４の一方の端子の接続点に接続され、出力はＰＭＯＳトランジスタ１１５のゲートとＰＭＯＳトランジスタ１１６のゲートとＰＭＯＳトランジスタ１２３のゲートとＰＭＯＳトランジスタ１２４のゲートに接続される。ＰＮ接合素子１１２は、アノードは抵抗１１４のもう一方の端子に接続され、カソードはグラウンド端子１００に接続される。ＰＮ接合素子１１１のカソードはグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１１５のソースは電源端子１０１に接続され、ＰＭＯＳトランジスタ１１６のソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ１２１は、ゲートは制御端子１０２とＰＭＯＳトランジスタ１２２のゲートとＰＭＯＳトランジスタ１２５のドレインに接続され、ドレインは負荷電流源１２６の一方の端子に接続され、ソースは電源端子１０１に接続される。負荷電流源１２６のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１２２は、ドレインは抵抗１２７の一方の端子とＰＭＯＳトランジスタ１２３のドレインとアンプ１３０の反転入力端子に接続され、ソースは電源端子１０１に接続される。抵抗１２７のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１２３のソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ１２４は、ドレインはアンプ１３０の非反転入力端子と抵抗１２９の一方の端子とＰＮ接合素子１２８のアノードに接続され、ソースは電源端子１０１に接続される。抵抗１２９のもう一方の端子はグラウンド端子１００に接続される。ＰＮ接合素子１２８のカソードはグラウンド端子１００に接続される。アンプ１３０の出力はＰＭＯＳトランジスタ１２５のゲートに接続される。ＰＭＯＳトランジスタ１２５のソースは電源端子１０１に接続される。
次に、第一の実施形態の半導体装置の動作について説明する。
制御端子１０２からＬｏの信号が入力されると、ＰＭＯＳトランジスタ１２１は電流を流して負荷電流源１２６を駆動する。例えば、半導体装置がボルテージレギュレータであれば、制御端子１０２には差動増幅器の出力端子が接続され、負荷電流源１２６はその電圧で駆動される負荷回路である。
ＰＭＯＳトランジスタ１２２は、ＰＭＯＳトランジスタ１２１よりサイズが小さく、ゲートが制御端子１０２に接続されている。従って、ＭＯＳトランジスタ１２２は、ＰＭＯＳトランジスタ１２１に流れる電流に応じたセンス電流を流す。ＰＭＯＳトランジスタ１２３は、基準電流回路１１０の電流をミラーしオフセット電流を流す。抵抗１２７は、センス電流とオフセット電流が流れて、その電流に応じた電圧を発生する。ＰＭＯＳトランジスタ１２４は、基準電流回路１１０の電流をミラーし定電流を流す。その定電流は、並列に接続された抵抗１２９とＰＮ接合素子１２８に流れ基準電圧を発生させる。
負荷電流源１２６の両端がグラウンド端子１００に短絡される等でＰＭＯＳトランジスタ１２１に大電流が流れると、ＰＭＯＳトランジスタ１２２のセンス電流も増加し、抵抗１２７に発生する電圧が上昇する。この電圧が基準電圧を上回ると、アンプ１３０はＬｏの信号を出力してＰＭＯＳトランジスタ１２５をオンさせ、ＰＭＯＳトランジスタ１２１のゲートを強制的に電源端子１０１に短絡させることでＰＭＯＳトランジスタ１２１をオフさせる。こうして過電流保護を掛けることができる。
基準電圧は、ＰＮ接合素子１２８がないとすると温度に対してフラットな特性を持つ。基準電圧回路１４２は、ＰＮ接合素子１２８と抵抗１２９を並列に接続し、抵抗１２９の抵抗値を調整することで任意の温度以上では温度に対して負の傾きを持たせることができる。基準電圧が温度に対して負の傾きを持つと、温度の上昇に伴い基準電圧が下がるため過電流保護をかける電流値を下げることができる。従って、図3に示すように、半導体装置の許容損失の特性に合わせて、温度が上昇し温度Ｔ１を超えたとき過電流保護の電流値を下げるように調整することができる。
また、過電流保護がかかる電流値が温度に対してフラットな温度領域の電流値は、ＰＭＯＳトランジスタ１２３のサイズの調整によりオフセット電流の大きさを調整することで、抵抗１２７の両端に発生する電圧に任意のオフセット電圧を持たせることが出来るため、任意に制御することが可能である。
なお、抵抗１２７と抵抗１２９の抵抗値、ＰＭＯＳトランジスタ１２２、１２３、１２４のサイズをさらに調節することによっても温度上昇に伴った過電流保護の電流値を調節することができる。また、ＰＮ接合素子はダイオードやバイポーラトランジスタの飽和結線、弱反転動作するＭＯＳトランジスタを用いることができ特定の形態に限定されない。
以上説明したように、第一の実施形態の半導体装置は、半導体装置の許容損失の特性に合わせた、過電流保護特性を設定できる。従って、効率を下げることなく安全な半導体装置を提供することが出来る。
＜第二の実施形態＞
図２は、第二の実施形態の半導体装置の回路図である。図1の回路との違いは、基準電流回路１１０の構成を変更した点である。第二の実施形態の半導体装置は、ＰＭＯＳトランジスタ２１５、２１６と、ＮＭＯＳトランジスタ２１３、２１４と、ＰＮ接合素子２１１、２１２と、抵抗２１７で基準電流回路２１０を構成している。他は第一の実施形態と同じである。
第二の実施形態の半導体装置の接続について説明する。ＰＭＯＳトランジスタ２１５は、ゲートはＰＭＯＳトランジスタ２１６のゲート及びドレインに接続され、ドレインはＮＭＯＳトランジスタ２１３のゲート及びドレインとＮＭＯＳトランジスタ２１４のゲートに接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ２１６のソースは電源端子１０１に接続される。ＰＮ接合素子２１１は、アノードはＮＭＯＳトランジスタ２１３のソースに接続され、カソードはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ２１４は、ドレインはＰＭＯＳトランジスタ２１６のドレインとＰＭＯＳトランジスタ１２３のゲートとＰＭＯＳトランジスタ１２４のゲートに接続され、ソースは抵抗２１７の一方の端子に接続される。ＰＮ接合素子２１２は、アノードは抵抗２１７のもう一方の端子に接続され、カソードはグラウンド端子１００に接続される。他の接続は第一の実施形態と同じである。
次に、第二の実施形態の半導体装置の動作について説明する。ＰＭＯＳトランジスタ１２１は制御端子１０２からの信号により動作を制御され、ＰＭＯＳトランジスタ１２１からの電流によって負荷電流源１２６を駆動させる。ＰＭＯＳトランジスタ１２２はＰＭＯＳトランジスタ１２１よりサイズが小さく、ゲートが制御端子１０２に接続されているため、ＰＭＯＳトランジスタ１２１に流れる電流と同じ動作の電流をセンスし、センス電流を流すことができる。ＰＭＯＳトランジスタ１２３は基準電流回路２１０から電流をミラーしオフセット電流を流す。センス電流とオフセット電流は抵抗１２７に流れ電圧が発生する。ＰＭＯＳトランジスタ１２４は基準電流回路１１０から電流をミラーし定電流を流す。定電流は抵抗１２９とＰＮ接合素子１２８に流れ基準電圧を発生させる。
負荷電流源１２６の両端がグラウンド端子１００に短絡される等でＰＭＯＳトランジスタ１２１に大電流が流れるとＰＭＯＳトランジスタ１２２のセンス電流も増加し、抵抗１２７に発生する電圧が上昇する。この電圧が基準電圧を上回るとアンプ１３０はＬｏの信号を出力してＰＭＯＳトランジスタ１２５をオンさせ、ＰＭＯＳトランジスタ１２１のゲートを強制的に電源端子１０１に短絡させることでＰＭＯＳトランジスタ１２１をオフさせる。こうして過電流保護を掛けることができる。基準電圧はＰＮ接合素子１２８がないとすると温度に対してフラットな特性を持つ。そして、ＰＮ接合素子１２８を並列に接続し、抵抗１２９の抵抗値を調整することで任意の温度以上では温度に対して負の傾きを持たせることができる。基準電圧が温度に対して負の傾きを持つと、温度の上昇に伴い基準電圧が下がるため過電流保護をかける電流値を下げることができる。こうして、図3に示すように半導体装置の許容損失の特性にあうように、温度が上昇し温度Ｔ１を超えたときに電流値を下げることができる。
また、過電流保護がかかる電流値が温度に対してフラットな温度領域の電流値は、ＰＭＯＳトランジスタ１２３のサイズの調整によりオフセット電流の大きさを調整することで、抵抗１２７の両端に発生する電圧に任意のオフセット電圧を持たせることが出来るため、任意に制御することが可能である。
なお、抵抗１２７と抵抗１２９の抵抗値、ＰＭＯＳトランジスタ１２２、１２３、１２４のサイズをさらに調節することによっても温度上昇に伴った過電流保護の電流値を調節することができる。また、ＰＮ接合素子はダイオードやバイポーラトランジスタの飽和結線、弱反転動作するＭＯＳトランジスタを用いることができ特定の形態に限定されない。
以上により、第二の実施形態の半導体装置は、半導体装置の許容損失の特性にあうように温度が上昇したとき過電流保護の電流値を下げることができ、任意の安全領域を設定することができる半導体装置を動作させることができる。
１００ グラウンド端子
１０１ 電源端子
１０２ 制御端子
１１０、２１０ 基準電流回路
１１１、１１２、１２８、２１１、２１２ ＰＮ接合素子
１１３、１３０ アンプ
１２６ 負荷電流源
１４１ センス電圧発生回路
１４２ 基準電圧回路
３０４ 過電流検出部
３０９ ＴＳＤ検出部

Claims (4)

  1. 制御信号で制御される第一のトランジスタを備えた半導体装置であって、
    基準電流を発生する基準電流回路と、
    前記第一のトランジスタの電流に応じた電流と前記基準電流を加算した電流に基づくセンス電圧を発生するセンス電圧発生回路と、
    前記基準電流に基づいて基準電圧を発生する基準電圧回路と、
    前記センス電圧と前記基準電圧を比較するアンプと、
    前記アンプの出力端子にゲートが接続され、前記センス電圧が前記基準電圧を上回ると前記第一のトランジスタをオフする第二のトランジスタと、
    を備えたことを特徴とする半導体装置。
  2. 前記センス電圧発生回路は、
    前記第一のトランジスタに流れる電流をセンスする第三のトランジスタと、
    前記基準電流をミラーする第四のトランジスタと、
    前記第三のトランジスタに流れる電流と前記第四のトランジスタに流れる電流が流れる第一の抵抗と、
    を備えたことを特徴とする請求項１に記載の半導体装置。
  3. 前記基準電圧回路は、
    前記基準電流をミラーする第五のトランジスタと、
    前記第五のトランジスタに流れる電流が流れる、並列に接続された第一のＰＮ接合素子と第二の抵抗と、
    を備えたことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記基準電流回路は、
    複数のＰＮ接合素子を有し、前記複数のＰＮ接合素子の順方向電圧の差に基づく電流を発生することを特徴とする請求項１から３のいずれかに記載の半導体装置。
JP2012068024A 2012-03-23 2012-03-23 半導体装置 Expired - Fee Related JP5969237B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012068024A JP5969237B2 (ja) 2012-03-23 2012-03-23 半導体装置
US13/785,443 US8723594B2 (en) 2012-03-23 2013-03-05 Overcurrent protection circuit
TW102108052A TWI553439B (zh) 2012-03-23 2013-03-07 Semiconductor device
CN201310091258.2A CN103324240B (zh) 2012-03-23 2013-03-21 半导体装置
KR1020130030744A KR101972604B1 (ko) 2012-03-23 2013-03-22 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012068024A JP5969237B2 (ja) 2012-03-23 2012-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2013200665A true JP2013200665A (ja) 2013-10-03
JP5969237B2 JP5969237B2 (ja) 2016-08-17

Family

ID=49193043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012068024A Expired - Fee Related JP5969237B2 (ja) 2012-03-23 2012-03-23 半導体装置

Country Status (5)

Country Link
US (1) US8723594B2 (ja)
JP (1) JP5969237B2 (ja)
KR (1) KR101972604B1 (ja)
CN (1) CN103324240B (ja)
TW (1) TWI553439B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015213404A (ja) * 2014-05-07 2015-11-26 ローム株式会社 過電流保護回路及びこれを用いた電源装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9004754B2 (en) * 2009-04-22 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal sensors and methods of operating thereof
US9347836B2 (en) * 2011-11-15 2016-05-24 Ati Technologies Ulc Dynamic voltage reference for sampling delta based temperature sensor
JP6049488B2 (ja) * 2013-02-14 2016-12-21 エスアイアイ・セミコンダクタ株式会社 センサ回路
US9507369B2 (en) * 2013-09-27 2016-11-29 Cavium, Inc. Dynamically adjusting supply voltage based on monitored chip temperature
JP6237783B2 (ja) * 2013-11-14 2017-11-29 三菱電機株式会社 半導体スイッチング素子の駆動回路
JP6353689B2 (ja) * 2014-04-24 2018-07-04 エイブリック株式会社 過熱検出回路及び半導体装置
US9519298B2 (en) * 2015-03-20 2016-12-13 Nxp B.V. Multi-junction semiconductor circuit and method
CN104950971B (zh) * 2015-06-11 2016-08-24 中国人民解放军国防科学技术大学 一种低功耗亚阈值型cmos带隙基准电压电路
JP6785705B2 (ja) * 2017-03-31 2020-11-18 エイブリック株式会社 過電流保護回路及びボルテージレギュレータ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06217453A (ja) * 1992-12-04 1994-08-05 Philips Electron Nv 電流制限回路
JP2002280886A (ja) * 2001-03-19 2002-09-27 Toshiba Microelectronics Corp 半導体装置
JP2003173213A (ja) * 2001-12-06 2003-06-20 Seiko Epson Corp バイアス電圧発生回路、半導体装置、ｃｍｏｓ基準電圧発生回路及び電源監視回路
JP2003283314A (ja) * 2002-03-25 2003-10-03 Denso Corp 過電流検出機能付き負荷駆動回路
JP2006244228A (ja) * 2005-03-04 2006-09-14 Elpida Memory Inc 電源回路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973331A (ja) * 1995-06-30 1997-03-18 Seiko Instr Inc 半導体集積回路装置
JP3586073B2 (ja) * 1997-07-29 2004-11-10 株式会社東芝 基準電圧発生回路
US7015826B1 (en) * 2002-04-02 2006-03-21 Digital Angel Corporation Method and apparatus for sensing and transmitting a body characteristic of a host
US7524108B2 (en) * 2003-05-20 2009-04-28 Toshiba American Electronic Components, Inc. Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry
JP4549743B2 (ja) * 2004-06-07 2010-09-22 富士通セミコンダクター株式会社 温度センサ回路及びそれの校正方法
TWI256725B (en) * 2005-06-10 2006-06-11 Uli Electronics Inc Bandgap reference circuit
US7420792B2 (en) * 2005-08-16 2008-09-02 Monolithic Power Systems, Inc. Linear charger where the material temperature directly affects the circuit thermal control
JP2007192718A (ja) * 2006-01-20 2007-08-02 Oki Electric Ind Co Ltd 温度センサ
KR100780771B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 밴드-갭 기준 전압 발생 장치
US7495505B2 (en) * 2006-07-18 2009-02-24 Faraday Technology Corp. Low supply voltage band-gap reference circuit and negative temperature coefficient current generation unit thereof and method for supplying band-gap reference current
KR100766379B1 (ko) * 2006-08-11 2007-10-12 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 감지 회로
US7301321B1 (en) * 2006-09-06 2007-11-27 Faraday Technology Corp. Voltage reference circuit
JP2008123480A (ja) * 2006-10-16 2008-05-29 Nec Electronics Corp 基準電圧発生回路
KR100806609B1 (ko) * 2006-11-02 2008-02-25 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력장치
US20090121699A1 (en) * 2007-11-08 2009-05-14 Jae-Boum Park Bandgap reference voltage generation circuit in semiconductor memory device
US7705662B2 (en) * 2008-09-25 2010-04-27 Hong Kong Applied Science And Technology Research Institute Co., Ltd Low voltage high-output-driving CMOS voltage reference with temperature compensation
CN101562323B (zh) * 2008-12-30 2012-04-18 天津南大强芯半导体芯片设计有限公司 短路保护电路
JP5491223B2 (ja) * 2009-06-17 2014-05-14 セイコーインスツル株式会社 過熱保護回路及び電源用集積回路
US8354875B2 (en) * 2010-03-25 2013-01-15 Qualcomm Incorporated Low voltage temperature sensor and use thereof for autonomous multiprobe measurement device
JP6217453B2 (ja) * 2014-02-28 2017-10-25 株式会社Ｇｓユアサ 蓄電装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06217453A (ja) * 1992-12-04 1994-08-05 Philips Electron Nv 電流制限回路
JP2002280886A (ja) * 2001-03-19 2002-09-27 Toshiba Microelectronics Corp 半導体装置
JP2003173213A (ja) * 2001-12-06 2003-06-20 Seiko Epson Corp バイアス電圧発生回路、半導体装置、ｃｍｏｓ基準電圧発生回路及び電源監視回路
JP2003283314A (ja) * 2002-03-25 2003-10-03 Denso Corp 過電流検出機能付き負荷駆動回路
JP2006244228A (ja) * 2005-03-04 2006-09-14 Elpida Memory Inc 電源回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015213404A (ja) * 2014-05-07 2015-11-26 ローム株式会社 過電流保護回路及びこれを用いた電源装置

Also Published As

Publication number Publication date
KR101972604B1 (ko) 2019-04-25
TWI553439B (zh) 2016-10-11
TW201346483A (zh) 2013-11-16
US20130249599A1 (en) 2013-09-26
JP5969237B2 (ja) 2016-08-17
CN103324240B (zh) 2016-01-27
KR20130108170A (ko) 2013-10-02
US8723594B2 (en) 2014-05-13
CN103324240A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
JP5969237B2 (ja) 半導体装置
TWI506907B (zh) 整合的過電流及過電壓保護裝置及用於過電流及過電壓保護之方法
TWI683201B (zh) 過熱保護電路及電壓調節器
JP5099505B2 (ja) ボルテージレギュレータ
JP6110133B2 (ja) 半導体装置および電子制御装置
JP2011061966A (ja) ボルテージレギュレータ
JP2008204018A (ja) ボルテージレギュレータ
US9740222B2 (en) Overcurrent protection circuit for controlling a gate of an output transistor based on an output current
US9071047B2 (en) Voltage regulator
JP2017107296A (ja) ボルテージレギュレータ
JP6353268B2 (ja) 過電流保護回路及びこれを用いた電源装置
JP2008198821A (ja) 過熱保護回路を備える定電圧回路を内蔵した半導体装置
JP6023990B2 (ja) モータ駆動装置
TWI575351B (zh) 穩壓器
JP5293083B2 (ja) 半導体装置
TWI446667B (zh) 限流保護電路
JP2017175713A (ja) 突入電流防止回路
KR20150123170A (ko) 과열 검출 회로 및 반도체 장치
JP2007088653A (ja) 過電流保護回路
JP2003344461A (ja) 電流測定装置
JP2008172411A (ja) 半導体集積回路
JP2005258856A (ja) 電源ｉｃの短絡保護回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160707

R150 Certificate of patent or registration of utility model

Ref document number: 5969237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees