JPH0973331A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0973331A
JPH0973331A JP8123344A JP12334496A JPH0973331A JP H0973331 A JPH0973331 A JP H0973331A JP 8123344 A JP8123344 A JP 8123344A JP 12334496 A JP12334496 A JP 12334496A JP H0973331 A JPH0973331 A JP H0973331A
Authority
JP
Japan
Prior art keywords
constant current
circuit
current source
constant
flowing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8123344A
Other languages
English (en)
Inventor
Haruo Konishi
春男 小西
Masaki Miyagi
雅記 宮城
Masanao Hamaguchi
正直 浜口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP8123344A priority Critical patent/JPH0973331A/ja
Priority to US08/671,941 priority patent/US5780904A/en
Priority to CNB961117346A priority patent/CN1145212C/zh
Priority to TW85108738A priority patent/TW316336B/zh
Publication of JPH0973331A publication Critical patent/JPH0973331A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 極小さな一定電流を精度良く安定に得る。ま
た前記定電流回路を利用したタイマー回路を構成するこ
とで、非常に長い一定の時間信号を安定して得る。また
更に、非常に長い一定の時間信号を得るタイマー回路を
搭載し、低コスト化する。 【解決手段】 第１の一定電流を流すことのできる第１
の定電流源１０１と前記第１の一定電流と異なる値の第
２の一定電流を流すことのできる第２の定電流源１０２
を有し、前記第１の一定電流と前記第２の一定電流の差
で決まる第３の一定電流を定電流源とする定電流回路を
構成する。また、前記定電流回路に電荷蓄積用の容量と
基準電圧発生回路と電圧比較回路を接続し、前記定電流
回路で得られる極小さな一定電流で容量に電荷を蓄積
し、容量の端子電圧と基準電圧発生回路の出力電圧を電
圧比較回路で比較する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体素子によ
り構成される定電流回路に係わり、特にごく小さな一定
電流を精度よく安定に得ることができる定電流回路を搭
載した半導体集積回路装置に係わる。また、この発明
は、半導体素子により構成されるタイマー回路に係わ
り、特に非常に長い一定の時間信号を精度よく安定にか
つ低コストで得ることができるタイマー回路を搭載した
半導体集積回路装置に係わる。
【０００２】
【従来の技術】従来、例えばＭＩＳ（ＭＯＳ）ＦＥＴを
用いて定電流回路を構成し、その定電流回路で決められ
る一定の電流値でコンデンサに電荷を蓄積していく場
合、図１１（ａ）に示すような回路を用いていた。
【０００３】なお本明細書では、ＭＩＳＦＥＴの代表的
な例として金属ゲート電極と半導体基板にはさまれた絶
縁層がシリコン酸化膜であるＭＯＳＦＥＴを例にとり説
明する。Ｐ型ＭＯＳＦＥＴ８０７と８０８はカレントミ
ラー回路８０３を構成しており、さらにＰ型ＭＯＳＦＥ
Ｔ８０７には、Ｎ型ＭＯＳＦＥＴ８０１が接続されてお
り、またＰ型ＭＯＳＦＥＴ８０８には電荷蓄積用のコン
デンサ８０２が接続されているいる。
【０００４】Ｎ型ＭＯＳＦＥＴ８０１のゲートには、一
定のバイアス電圧が加えられているためＮ型ＭＯＳＦＥ
Ｔ８０１は定電流素子として働く。したがってコンデン
サ８０２には、Ｎ型ＭＯＳＦＥＴ８０１によって決まる
一定電流で電荷が蓄積される。
【０００５】また、図１１（ｂ）は図１１（ａ）に示し
た定電流回路とコンデンサに電圧比較回路と基準電圧発
生回路を接続した例で、リセット信号が「Ｌ」となると
同時にコンデンサ８０２に電荷が蓄積されはじめ、基準
電圧発生回路８０４で発生された基準電圧とコンデンサ
８０２の端子電圧を電圧比較回路８０５で比較すること
で、一定の時間信号を得ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、図１１
（ａ）においてごく小さな一定電流（例えば１ｎＡ以
下）でコンデンサに電荷を蓄積する場合、すなわち図１
１（ｂ）において非常に長い時間信号（例えば１秒程
度）を得ようとした場合、図１１（ａ）における定電流
源となる半導体素子のコンダクタンスを極端に小さくす
る必要があり、その電流値自体がリーク電流の影響を受
ける等して非常に不安定であるといった課題があった。
【０００７】また、図１１（ｂ）のようにこの定電流源
がＭＯＳＦＥＴで構成され、一定電流をＭＯＳＦＥＴの
チャネル電流で得ようとした場合、そのＭＯＳＦＥＴの
チャネル幅を最小加工寸法とし、さらにチャネル長を膨
大な長さとするか、または電荷蓄積用のコンデンサを膨
大な大きさとしなくてはならない。
【０００８】例えば、図１１（ｂ）において時間信号Ｔ
は以下の（１）式で表される。 Ｔ＝（Ｃ・Ｖref ）／Ｉconst （１） ここで、Ｃは電荷蓄積用のコンデンサ８０２の静電容量
値で、Ｖref は基準電圧発生回路８０４の出力電圧で、
Ｉconst は定電流素子として働くＮ型ＭＯＳＦＥＴ８０
１のチャネル電流の値である。
【０００９】したがってコンデンサ８０２の容量値が１
００ｐＦで、基準電圧発生回路８０４の出力電圧が１Ｖ
であった場合、時間信号として１秒を得ようとした場
合、式（１）を変形して求めると、Ｉconst は１００ｐ
Ａとなる。これをＭＯＳＦＥＴのチャネル電流を利用し
て得ようとするとサイズが非常に大きくなり、またリー
ク電流の影響を受ける等で電流の安定度から考えると非
常に困難である。
【００１０】また図１１（ｂ）の回路で得られる時間信
号を短いままにしておき、これを分周して長い時間信号
を得ることもできるが、繰り返し信号を発生させる回路
と分周回路が必要となり、回路規模が大きくなってしま
う。したがって図１１（ａ）や図１１（ｂ）に示すよう
な従来の技術で半導体集積回路装置の中で、ごく小さな
一定電流でコンデンサに電荷を蓄積したり、非常に長い
時間信号を得ることは非現実的であり大きなコストアッ
プの原因となったいた。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、以下のような手段をとった。第１の手
段として、第１の一定電流を流す事が出来る第１の定電
流源と、第１の一定電流と異なる値の第２の一定電流を
流すことが出来る第２の定電流源を直列に接続し、第１
の一定電流と前記第２の一定電流の差で決まる第３の一
定電流を出力する定電流回路を半導体素子で構成すると
いった手段をとった。
【００１２】第２の手段として、第１の手段記載の定電
流回路において第１の定電流源と第２の定電流源はカレ
ントミラー回路を介して並列に接続され、カレントミラ
ー回路は少なくとも１つの制御端子と制御端子により流
れる電流値が制御される２つの主電極端子よりなる２つ
の半導体素子で構成され、２つの半導体素子の制御端子
どうしと各々の２つの主電極端子のうち一方の主電極端
子どうしはそれぞれ共通に接続され、他方の主電極端子
はそれぞれ第１の定電流源と第２の定電流源に接続さて
おり、第２の定電流源とカレントミラー回路の接続点か
ら流れ出す電流もしくはその接続点へ流れ込む電流を第
３の一定電流とする定電流回路を半導体素子で構成する
といった手段をとった。
【００１３】第３の手段として、第１及び第２の手段記
載の定電流回路において、定電流回路をＭＯＳＦＥＴで
構成し、さらに第１の定電流源と第２の定電流源がデプ
レッション型ＭＯＳＦＥＴで構成され，そのゲート電極
を各々のソース電極と同電位にバイアスするといった手
段をとった。
【００１４】第４の手段として、第２の手段記載の定電
流回路において、定電流回路をＭＯＳＦＥＴで構成し、
さらに第１の定電流源と第２の定電流源がエンハンスメ
ント型ＭＯＳＦＥＴで構成され，そのゲート電極に一定
電圧を加えて電流値を制御するといった手段をとった。
【００１５】第５の手段として、第１〜第４の手段記載
の定電流回路において、第１の定電流源と第２の定電流
源を平面的に複数の不純物濃度の異なるチャネル領域を
もつＭＩＳＦＥＴで構成するといった手段をとった。
【００１６】第６の手段として、第５の手段記載の定電
流回路において、第１の定電流源と第２の定電流源を物
理的チャネル長およびチャネル幅は同一で、チャネル領
域の不純物濃度の分布が異なるＭＩＳＦＥＴで構成する
といった手段をとった。
【００１７】第７の手段として、定電流回路に電荷蓄積
用のコンデンサと基準電圧発生回路と電圧比較回路とを
接続し、定電流回路によって決まる一定電流でコンデン
サに電荷を蓄積し、コンデンサの端子電圧と基準電圧発
生回路で発生した基準電圧とを電圧比較回路で比較する
ことで一定の時間信号を発生するタイマー回路構成する
といった手段をとった。
【００１８】第８の手段として、一定の電流を流すこと
ができる第１の定電流源と前記第１の定電流源に流れる
電流と異なる値の一定電流を流すことができる第２の定
電流源をカレントミラー回路を介して接続し、第２の定
電流源とカレントミラー回路の接続点を出力端子とする
定電流回路を設け、定電流回路の出力端子に電荷蓄積用
のコンデンサと、基準電圧とコンデンサの端子電圧を比
較して出力信号を発生する電圧比較回路を接続した構成
としたタイマー回路において、定電流回路の出力端子に
タイマーリセット用のＭＩＳＦＥＴを設け、かつ前記タ
イマーリセット用ＭＩＳＦＥＴのドレイン部ジャンクシ
ョン面積と同一の面積のジャンクションダイオードを第
１の面積のジャンクションダイオードを第１の定電流源
とカレントミラー回路の接続点に接続するといった手段
をとった。
【００１９】第９の手段として、第８の手段記載のタイ
マー回路において、定電流回路の出力端子にタイマーリ
セット用ＭＩＳＦＥＴを設け、かつタイマーリセット用
ＭＩＳＦＥＴと物理的チャネル長およびチャネル幅が同
一であり、タイマー作動時ＯＦＦ状態にあるＭＩＳＦＥ
Ｔを第１の定電流源とカレントミラー回路の接続点に接
続するといった手段をとった。
【００２０】
【発明の実施の形態】以下に、この発明の実施例を図に
基づいて説明する。図１は本発明に係わる第１の実施例
である定電流回路を表すブロック図である。
【００２１】第１の定電流源１０１と第２の定電流源１
０２は電源電圧と接地電位の間で直列に接続されてい
る。第１の定電流源１０１に流れる電流Ｉ1 と第２の定
電流源１０２に流れる電流Ｉ2 は僅かに異なる値となっ
ていて、ここでＩ1 ＞Ｉ2 の関係になっているとする
と、Ｉ1 とＩ2 の差のＩ3 という一定電流でコンデンサ
１０３に電荷が蓄積されることになる。
【００２２】また、Ｉ1 ＜Ｉ2 の関係になっているとす
ると、Ｉ1 とＩ2 の差のＩ3 という一定電流でコンデン
サ１０３にあらかじめ蓄積されていた電荷を引き抜くこ
とになる。したがって、コンデンサ１０３に電荷を蓄積
したり引き抜いたりするための一定電流が非常に小さく
ても定電流源１０１と１０２の電流はそれほど小さくな
くても良いため、比較的安定した一定電流を得ることが
できる。
【００２３】図２は本発明に係わる第２の実施例を表す
回路図で、第１の実施例における定電流源としてＭＯＳ
ＦＥＴを使用した場合の具体的な回路図である。本実施
例では、定電流源としてデプレッションタイプのＮ型Ｍ
ＯＳＦＥＴ２０１と２０２を使用しており、それぞれゲ
ート電極とソース電極が同電位となるように接続されて
いる。また基板効果による閾値電圧の変動を無視できる
ように、それぞれの基板は電気的に分離されそれぞれの
ソース電極と同電位となっている。ただし基板効果によ
るチャネル電流の変動を正確に予測しＭＯＳＦＥＴのサ
イズを選ぶことができれば、Ｎ型ＭＯＳＦＥＴ２０１と
２０２の基板を分離する必要はないので面積を小さくす
ることができる。
【００２４】例えば従来の技術では、１００ｐＡの定電
流でＭＯＳＦＥＴを利用した定電流源でコンデンサに電
荷を蓄積する場合、定電流源となるＭＯＳＦＥＴのチャ
ネル電流を実際に１００ｐＡに絞らなくてはならず、Ｍ
ＯＳＦＥＴのチャネル長を非常に大きくし、さらにリー
ク電流の影響を受けやすくなる領域を使わなければなら
なかったが、本実際例では、第１の定電流源となるＮ型
ＭＯＳＦＥＴ２０１のチャネル電流Ｉ1 を例えば１０．
１ｎＡとし第２の定電流源となるＮ型ＭＯＳＦＥＴ２０
２のチャネル電流Ｉ2 を１０．０ｎＡとするとコンデン
サ２０３に蓄積される電荷は、チャネル電流Ｉ1 とチャ
ネル電流Ｉ2 の差分の１００ｐＡの一定電流Ｉ3 で蓄積
される。
【００２５】すなわち、ＭＯＳＦＥＴのチャネル電流と
しては比較的大きな電流値をとることができるため安定
度に優れている。実際に２つの定電流源となるＭＯＳＦ
ＥＴのチャネル電流に差をつける方法はいくつか考えら
れるが、例えばＭＯＳＦＥＴのチャネル長を１％変えれ
ば上記のように定電流値に差を付けることができる。
【００２６】また、図２の第２の実施例では、デプレッ
ション型のＭＯＳＦＥＴを定電流源としているが、エン
ハンスメント型のＭＯＳＦＥＴのゲートに一定の電圧を
与えて定電流源とした場合、従来の技術ではチャネル電
流をサブスレッショルド領域やそれに近い領域のごく小
さな電流を利用することになるためリーク電流の影響が
無視できなくなるため、本実施例のように２つの定電流
源の差を利用する構成は、ＭＯＳＦＥＴのサイズや電流
安定度の点から見ても非常に有効である。
【００２７】図２では、定電流源としてＮ型ＭＯＳＦＥ
Ｔを利用したがＰ型ＭＯＳＦＥＴを使用しても同様の効
果がある。図３は本発明に係わる第３の実施例である定
電流回路を表すブロック図である。
【００２８】第１の定電流源３０１と第２の定電流源３
０２は電源電圧と接地電位の間でカレントミラー回路３
０４を介して並列に接続されている。
【００２９】第１の定電流源３０１に流れる電流Ｉ1 と
第２の定電流源３０２に流れる電流Ｉ2 は僅かに異なる
値となっていて、ここでＩ1 ＞Ｉ2 の関係になっている
とすると、Ｉ1 とＩ2 の差のＩ3 という一定電流でコン
デンサ３０３に電荷が蓄積されることになる。
【００３０】また、Ｉ1 ＜Ｉ2 の関係になっているとす
ると、Ｉ1 とＩ2 の差のＩ3 という一定電流でコンデン
サ３０３にあらかじめ蓄積されていた電荷を引き抜くこ
とになる。したがって、コンデンサ３０３に電荷を蓄積
したり引き抜いたりするための一定電流が非常に小さく
ても定電流源３０１と３０２の電流はそれほど小さくな
くても良いため、比較的安定した一定電流を得ることが
できる。
【００３１】図４は本発明に係わる第４の実施例を表す
回路図で、第３の実施例における定電流源としてＭＯＳ
ＦＥＴを使用した場合の具体的な回路図である。本実施
例では、定電流源としてデプレッションタイプのＮ型Ｍ
ＯＳＦＥＴ４０１と４０２を使用しており、それぞれゲ
ート電極とソース電極が同電位となるように接続されて
いる。
【００３２】またカレントミラー回路４０４は、Ｐ型Ｍ
ＯＳＦＥＴ４０５と４０６で構成されており、それぞれ
のゲート電極は共通に接続されていてさらにＰ型ＭＯＳ
ＦＥＴ４０５のドレイン電極と接続されている。Ｎ型Ｍ
ＯＳＦＥＴ４０１のドレイン電極はカレントミラー回路
４０４を構成しているＰ型ＭＯＳＦＥＴ４０５のドレイ
ン電極に接続され、Ｎ型ＭＯＳＦＥＴ４０２のドレイン
電極はやはりカレントミラー回路４０４を構成している
Ｐ型ＭＯＳＦＥＴ４０６のドレイン電極と接続されてい
る本実際例でも第２の実施例と同様に、第１の定電流源
となるＮ型ＭＯＳＦＥＴ４０１のチャネル電流Ｉ1 を例
えば１０．１ｎＡとし第２の定電流源となるＮ型ＭＯＳ
ＦＥＴ４０２のチャネル電流Ｉ2 を１０．０ｎＡとする
とコンデンサ４０３に蓄積される電荷は、チャネル電流
Ｉ1 とチャネル電流Ｉ2 の差分の１００ｐＡの一定電流
Ｉ3 で蓄積される。
【００３３】すなわち、ＭＯＳＦＥＴのチャネル電流と
しては比較的大きな電流値をとることができるため安定
度に優れている。実際に２つの定電流源となるＭＯＳＦ
ＥＴのチャネル電流に差をつける方法はいくつか考えら
れるが、例えばＭＯＳＦＥＴのチャネル長を１％変えれ
ば上記のように定電流値に差を付けることができる。
【００３４】図５は本発明に係わる第５の実施例を表す
回路図で、第３の実施例における定電流源としてＭＯＳ
ＦＥＴを使用した場合のもう一つの具体的な回路図であ
る。第４の実施例では定電流源としてデプレッションタ
イプのＮ型ＭＯＳＦＥＴを使用したが、本実施例では、
エンハンスメントタイプのＮ型ＭＯＳＦＥＴ５０１と５
０２を使用し、そのゲート電極をバイアス電圧発生回路
５０５で発生された一定電圧でバイアスすることで定電
流特性を得ている。
【００３５】このような構成とすることで、Ｎ型ＭＯＳ
ＦＥＴ５０１と５０２のチャネル電流を所望の値に設定
する場合、ＭＯＳＦＥＴのチャネル幅とチャネル長の他
にゲート電圧も調整のための手段として利用できるため
自由度が大きい。図５の第５の実施例では、定電流源と
してＮ型ＭＯＳＦＥＴをカレントミラー回路としてＰ型
ＭＯＳＦＥＴを利用したがそれぞれ逆にＰ型ＭＯＳＦＥ
ＴとＮ型ＭＯＳＦＥＴを使用しても同様の効果がある。
【００３６】図６は、本発明に係わる第６の実施例を表
すＭＩＳＦＥＴの模式的平面図を示し、ドレイン領域１
０とソース領域１１の間にチャネル領域が形成され、チ
ャネル領域の上にゲート絶縁膜（図６では省略）を介し
てゲート電極１２が形成されている。このチャネル領域
は、不純物濃度が異なる複数のチャネル領域を有し、図
６では第１の不純物濃度のチャネル領域１３と第２の不
純物濃度のチャネル領域１４とからなる場合を示してい
る。図６（ａ）は、第１の不純物濃度のチャネル領域１
３の幅が１μｍの場合、（ｂ）は第１の不純物濃度のチ
ャネル領域１３の幅が１．２μｍの場合を示している。
ここで、ＭＩＳＦＥＴの物理的チャネル長Ｌとチャネル
幅Ｗが同じ場合、第１の不純物濃度のチャネル領域１３
と第２の不純物濃度のチャネル領域１４の面積比でチャ
ネル電流量を制御することができる。
【００３７】第２、第３、第５の実施例における２つの
定電流源として、図６に示した構造のＭＩＳＦＥＴを用
いることで、容易にチャネル電流に差を付けることがで
きる。一般に、ＭＩＳＦＥＴにより微少電流で動作する
回路を構成する場合、チャネル電流以外に、ドレインな
どのジャンクション領域におけるリーク電流や、チャネ
ル領域におけるリーク電流なども考慮する必要が出てく
る。図４の回路を例に、リーク電流の影響を説明する。
【００３８】図４において、Ｉ1 ，Ｉ2 ，Ｉ4 ，Ｉ5 は
それぞれＭＯＳＦＥＴ４０１，４０２，４０５，４０６
のチャネル電流を示し、Ｉ1L，Ｌ2LはそれぞれＭＯＳＦ
ＥＴ４０１，４０２におけるジャンクション領域やチャ
ネル領域におけるリーク電流を示し、Ｉ3 は出力電流を
示す。出力電流はＩ3 は以下の式で求められる。
【００３９】 Ｉ4 ＝Ｉ5 ＝Ｉ1 ＋Ｉ1L Ｉ3 ＝Ｉ5 −（Ｉ2 ＋Ｉ2L） ＝（Ｉ1 ＋Ｉ1L）−（Ｉ2 ＋Ｉ2L） ＝Ｉ1 −Ｉ2 ＋Ｉ1L−Ｉ2L ＝Ｉ1 −Ｉ2 ＋ΔＩL ここで、ΔＩL ＝Ｉ1L−Ｉ2L 、つまりＭＯＳＦＥＴ４
０１と４０２におけるリーク電流の差が出力電流Ｉ3 に
影響を及ぼす。また、ここではＭＯＳＦＥＴ４０５と４
０６は通常、物理的チャネル長とチャネル幅は同じに作
られるので、リーク電流も同じと仮定している。ＭＯＳ
ＦＥＴ４０１と４０２を図６に示した構造のＭＩＳＦＥ
Ｔで構成すれば、物理的チャネル長とチャネル幅を同じ
にすることができるので、リーク電流が相殺され、出力
電流Ｉ3 は、２つの定電流源の電流の差だけで決定する
ことができるようになる。
【００４０】よって、第２，第３，第５の実施例におけ
る２つの定電流源として、図６に示した構造のＭＩＳＦ
ＥＴを用いることで、チャネル電流に差をつけることが
容易になるばかりでなく、リーク電流を相殺することが
できるので、非常に安定した精度の良い微少定電流回路
を得ることができる。
【００４１】図７は本発明に係わる第７の実施例を表す
回路図で、第２の実施例における定電流回路に基準電圧
発生回路６０４と電圧比較回路６０５を接続し、時間信
号を作り出すことができるタイマー回路のブロック図で
ある。リセット信号が「Ｈ］から「Ｌ］になると同時
に、定電流源となるＮ型ＭＯＳＦＥＴ６０１と６０２の
チャネル電流の差分の一定電流でコンデンサ６０３に電
荷を蓄積していく。ただしＮ型ＭＯＳＦＥＴ６０２のチ
ャネル電流よりＮ型ＭＯＳＦＥＴ６０１のチャネル電流
の方が僅かに大きいとする。
【００４２】電圧比較回路６０５はコンデンサ６０３の
端子電圧と基準電圧発生回路６０４で発生された基準電
圧とを比較し、同じ電圧になったところで出力信号を出
す。もう一度、時間信号を出したいときは、リセット信
号を「Ｈ］にすることで、コンデンサ６０３に蓄積され
た電荷をＮ型ＭＯＳＦＥＴ６０７で放電し、再びリセッ
ト信号を「Ｌ］にすることによりタイマー回路が再度動
作する。
【００４３】図８は本発明に係わる第８の実施例を表す
回路図で、第５の実施例における定電流回路に基準電圧
発生回路７０６と電圧比較回路７０７を接続し、時間信
号を作り出すことができるもう一つのタイマー回路のブ
ロック図である。第７の実施例と同様に、リセット信号
が「Ｈ］から「Ｌ］になると同時に、定電流源となるＮ
型ＭＯＳＦＥＴ７０１と７０２のチャネル電流の差分の
一定電流でコンデンサ７０３に電荷を蓄積していく。た
だしＮ型ＭＯＳＦＥＴ７０２のチャネル電流よりＮ型Ｍ
ＯＳＦＥＴ７０１のチャネル電流の方が僅かに大きいと
する。
【００４４】電圧比較回路７０７はコンデンサ７０３の
端子電圧と基準電圧発生回路７０６で発生された基準電
圧とを比較し、同じ電圧になったところで出力信号を出
す。もう一度、時間信号を出したいときは、リセット信
号を「Ｈ］にすることで、コンデンサ７０３に蓄積され
た電荷をＮ型ＭＯＳＦＥＴ７０８で放電し、再びリセッ
ト信号を「Ｌ］にすることによりタイマー回路が再度動
作する。このときバイアス電圧発生回路はリセット信号
に応じてリセット状態のときは、「Ｌ］レベルを出し、
Ｎ型ＭＯＳＦＥＴ７０１と７０２のチャネル電流をカッ
トする。
【００４５】また、バイアス電圧発生回路７０５で発生
する電圧と基準電圧発生回路７０６で発生する電圧が同
じにできれば、この２つの一定電圧発生回路を共通にし
て１つにまとめることもできる。本発明では、ＭＯＳＦ
ＥＴを代表とする絶縁ゲート型電界効果トランジスタを
例にとり説明してきたが、前述した定電流源やカレント
ミラー回路をジャンクションＦＥＴやバイポーラトラン
ジスタで構成しても同様な効果が得られる。
【００４６】図９は、本発明に係わる第９の実施例を表
す回路図で、第８の実施例におけるタイマー回路の第１
の定電流源となるＮ型ＭＯＳＦＥＴ７０１とカレントミ
ラー回路７０４の接続点にジャンクションダイオード７
１１のカソード側を接続し、ジャンクションダイオード
７１１のアノード側は設置した場合のタイマー回路のも
う１つの具体的なブロック図である。
【００４７】第８の実施例と同様にリセット信号が
「Ｈ」から「Ｌ」になると同時に、定電流源となるＮ型
ＭＯＳＦＥＴ７０１と７０２のチャネル電流の差分の一
定電流でコンデンサ７０３に電荷を蓄積していく。ここ
で、リセット用Ｎ型ＭＯＳＦＥＴ７０８のドレインジャ
ンクション領域において微少ではあるが必ずリーク電流
が発生している。例えばこのリーク電流が１ｐＡで、Ｎ
型ＭＯＳＦＥＴ７０１と７０２のチャネル電流の差分の
一定電流値が１００ｐＡとすると、リーク電流が一定電
流に１％の影響を与えることになる。当然、一定電流値
を微少にすればするほどリーク電流の影響は大きくな
り、精度が要求される回路においては、リーク電流を無
視することは出来なくなる。そこで、第９の実施例で
は、リセット用Ｎ型ＭＯＳＦＥＴ７０８のドレインジャ
ンクション領域と同じ面積を持つジャンクションダイオ
ード７１１を第１の定電流源となるＮ型ＭＯＳＦＥＴ７
０１と並列に接続することで、カレントミラー回路７０
４に、第１の定電流にリセット用Ｎ型ＭＯＳＦＥＴ７０
８のドレインジャンクション領域でリークするのと同じ
電流を加えた電流を入力し、定電流回路からの出力電流
にリーク電流をあらかじめ上乗せしておくことで、リー
ク電流を相殺し、コンデンサ７０３には、Ｎ型ＭＯＳＦ
ＥＴ７０１と７０２のチャネル電流の差分の一定電流で
電荷を蓄積できるようにした。 このような構成をとる
ことで、より精度よく安定な長い一定の時間信号を持つ
タイマー回路を実現できる。
【００４８】図１０は、本発明に係わる第１０の実施例
を表す回路図で、第９の実施例におけるタイマー回路の
ジャンクションダイオード７１１の代わりにＭ型ＭＯＳ
ＦＥＴ７１２を接続し、Ｎ型ＭＯＳＦＥＴ７１２のゲー
トとソースを接地した場合のタイマー回路のもう１つの
具体的なブロック図である。第９の実施例と同様に、Ｎ
型ＭＯＳＦＥＴ７１２を第１の定電流源となるＮ型ＭＯ
ＳＦＥＴ７０１と並列に接続することで、リーク電流を
相殺した定電流回路を得ることが出来るが、第９の実施
例との違いは、第９の実施例で相殺できるリーク電流
は、Ｎ型ＭＯＳＦＥＴ７０８のドレインジャンクション
流域におけるリーク電流だけであるが、第１０の実施例
で相殺できるリーク電流は、Ｎ型ＭＯＳＦＥＴ７０８の
ドレインジャンクション領域におけるリーク電流ＯＦＦ
のみならず、同じＮ型ＭＯＳＦＥＴ７０８と７１２の物
理的チャネル長およびチャネル幅は同一であることが望
ましい。また、同時にドレインジャンクション領域の面
積も同じであることが望ましい。
【００４９】このような構成とすることで、第９の実施
例よりさらに精度よく安定な長い一定の時間信号を持つ
タイマー回路を実現することができる。
【００５０】
【発明の効果】この発明は、以上説明したように第１の
一定電流を流すことのできる第１の定電流源と第２の一
定電流を流すことのできる第２の定電流源を有する定電
流回路において、第１の一定電流と第２の一定電流の差
を第３の一定電流とすることでごく小さな一定電流を精
度よく安定に得ることができる。
【００５１】また前記定電流回路を一定の時間信号を発
生するためのタイマー回路に利用することで、特に非常
に長い一定の時間信号を精度よく安定にかつ低コストで
得ることができるタイマー回路を搭載した半導体集積回
路装置が実現できる。
【図面の簡単な説明】
【図１】本発明における第１の実施例の定電流回路のブ
ロック図である。
【図２】本発明における第２の実施例の定電流回路の具
体的な回路図である。
【図３】本発明における第３の実施例の定電流回路のブ
ロック図である。
【図４】本発明における第４の実施例の定電流回路の具
体的な回路図である。
【図５】本発明における第５の実施例の定電流回路の具
体的な回路図である。
【図６】本発明における第６の実施例のＭＩＳＦＥＴの
模式的平面図である。
【図７】本発明における第７の実施例のタイマー回路の
ブロック図である。
【図８】本発明における第８の実施例のタイマー回路の
ブロック図である。
【図９】本発明における第９の実施例のタイマー回路の
ブロック図である。
【図１０】本発明における第１０の実施例のタイマー回
路のブロック図である。
【図１１】従来の技術による定電流回路の回路図とタイ
マー回路のブロック図である。
【符号の説明】
１０１、３０１ 第１の定電流源 １０２、３０２ 第２の定電流源 １０３、３０３、６０３、７０３、８０２ 電荷蓄積用
のコンデンサ １０４、３０５ 出力端子 ２０１、４０１、６０１ デプレッションタイプのＮ型
ＭＯＳＦＥＴ ２０２、４０２、６０２ デプレッションタイプのＮ型
ＭＯＳＦＥＴ ５０１、７０１ エンハンスメントタイプのＮ型ＭＯＳ
ＦＥＴ ５０２、７０２ エンハンスメントタイプのＮ型ＭＯＳ
ＦＥＴ ８０１ 定電流源となるエンハンスメントタイプのＮ型
ＭＯＳＦＥＴ ３０４、４０４、８０３ カレントミラー回路 ４０５、４０６、８０７、８０８ カレントミラー回路
のＰ型ＭＯＳＦＥＴ ５０５、７０５ バイアス電圧発生回路 ６０４、７０６、８０４ 基準電圧発生回路 ６０５、７０７、８０５ 電圧比較回路 ６０７、７０８、８０６ ディスチャージ用Ｎ型ＭＯＳ
ＦＥＴ １３ 第１の不純物濃度のチャネル領域 １４ 第２の不純物濃度のチャネル領域 ７１１ ジャンクションダイオード ７１２ Ｎ型ＭＯＳＦＥＴ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 一定電流を流すことができる第１の定電
    流源と、該第１の定電流源に直列に接続され、前記第１
    の定電流源に流れる電流と異なる値の一定電流を流すこ
    とができる第２の定電流源と、前記二つの一定電流の差
    の一定電流を出力する出力端子からなる定電流回路を搭
    載したことを特徴とする半導体集積回路装置。
  2. 【請求項２】 一定電流を流すことができる第１の定電
    流源と、該第１の定電流源に流れる電流と異なる値の一
    定電流を流すことができる第２の定電流源がカレントミ
    ラー回路を介して並列に接続され、前記カレントミラー
    回路は少なくとも１つの制御端子と各々の２つの主電極
    端子よりなる２つの半導体素子で構成され、前記２つの
    半導体素子の制御端子どうしと各々の２つの主電極端子
    のうち第１の主電極端子どうしはそれぞれ共通に接続さ
    れ、第２の主電極端子はそれぞれ前記第１の定電流源と
    前記第２の定電流源に接続され、前記第２の定電流源と
    前記カレントミラー回路の接続点に出力端子を設けたこ
    とを特徴とする請求項１記載の半導体集積回路装置。
  3. 【請求項３】 前記第１の定電流源と前記第２の定電流
    源がデプレッション型ＭＩＳＦＥＴで構成され、さらに
    前記デプレッション型ＭＩＳＦＥＴのゲート電極は各々
    のソース電極と同電位となっていることを特徴とする請
    求項１または２記載の半導体集積回路装置。
  4. 【請求項４】 前記第１の定電流源と前記第２の定電流
    源はエンハンスメント型ＭＩＳＦＥＴで構成され、さら
    に前記エンハンスメント型ＭＩＳＦＥＴの各々のゲート
    電極には一定電圧が加えられて電流値が制御されている
    ことを特徴とする請求項２記載の半導体集積回路装置。
  5. 【請求項５】 前記第１の定電流源と前記第２の定電流
    源を平面的に複数の不純物濃度の異なるチャネル領域を
    もつＭＩＳＦＥＴで構成したことを特徴とする請求項１
    〜４いずれか記載の半導体集積回路装置。
  6. 【請求項６】 前記第１の定電流源と前記第２の定電流
    源を構成するＭＩＳＦＥＴにおいて、物理的チャネル長
    およびチャネル幅は同一でチャネル領域の不純物濃度の
    分布が異なることを特徴とする請求項５記載の半導体集
    積回路装置。
  7. 【請求項７】 一定電流を流すことができる第１の定電
    流源と、前記一定電流と異なる値の一定電流を流すこと
    ができる第２の定電流源からなる定電流回路と、前記定
    電流回路に接続された電荷蓄積用のコンデンサと、前記
    コンデンサに接続され、基準電圧と前記コンデンサの端
    子電圧を比較して出力信号を発生する電圧比較回路から
    構成されたタイマー回路を搭載したことを特徴とする半
    導体集積回路装置。
  8. 【請求項８】 一定電流を流すことができる第１の定電
    流源と前記第１の定電流源に流れる電流と異なる値の一
    定電流を流すことができる第２の定電流源が、カレント
    ミラー回路を介して接続され、前記第２の定電流源と前
    記カレントミラー回路の接続点を出力端子とする定電流
    回路と、前記定電流回路の前記出力端子に接続された電
    荷蓄積用のコンデンサと、前記定電流回路の前記出力端
    子に接続され、記述電圧と前記コンデンサの端子電圧を
    比較して出力信号を発生する電圧比較回路とから構成さ
    れたタイマー回路において、前記定電流回路の前記出力
    端子にタイマーリセット用のＭＩＳＦＥＴを設け、かつ
    前記タイマーリセット用ＭＩＳＦＥＴのドレイン部ジャ
    ンクション面積と同一の面積を持つジャンクションダイ
    オードを前記第１の定電流源とカレントミラー回路の接
    続点に接続したことを特徴とする請求項７記載の半導体
    集積回路装置。
  9. 【請求項９】 前記タイマー回路において、前記定電流
    回路の前記出力端子にタイマーリセット用のＭＩＳＦＥ
    Ｔを設け、かつ前記タイマーリセット用ＭＩＳＦＥＴと
    物理的チャネル長およびチャネル幅が同一であり、タイ
    マー作動時ＯＦＦ状態にあるＭＩＳＦＥＴを前記第１の
    定電流源とカレントミラー回路の接続点に接続したこと
    を特徴とする請求項７または８記載の半導体集積回路装
    置。
JP8123344A 1995-06-30 1996-05-17 半導体集積回路装置 Pending JPH0973331A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8123344A JPH0973331A (ja) 1995-06-30 1996-05-17 半導体集積回路装置
US08/671,941 US5780904A (en) 1995-06-30 1996-06-28 Semiconductor integrated circuit device for obtaining extremely small constant current and timer circuit using constant current circuit
CNB961117346A CN1145212C (zh) 1995-06-30 1996-06-30 半导体集成电路
TW85108738A TW316336B (ja) 1995-06-30 1996-07-18

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7-166313 1995-06-30
JP16631395 1995-06-30
JP8123344A JPH0973331A (ja) 1995-06-30 1996-05-17 半導体集積回路装置
US08/671,941 US5780904A (en) 1995-06-30 1996-06-28 Semiconductor integrated circuit device for obtaining extremely small constant current and timer circuit using constant current circuit

Publications (1)

Publication Number Publication Date
JPH0973331A true JPH0973331A (ja) 1997-03-18

Family

ID=27314698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8123344A Pending JPH0973331A (ja) 1995-06-30 1996-05-17 半導体集積回路装置

Country Status (3)

Country Link
US (1) US5780904A (ja)
JP (1) JPH0973331A (ja)
CN (1) CN1145212C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133637A (ja) * 2005-11-10 2007-05-31 Univ Nihon 基準電圧発生回路
KR100898211B1 (ko) * 2001-11-09 2009-05-18 세이코 인스트루 가부시키가이샤 반도체 집적회로
CN103441146A (zh) * 2013-08-09 2013-12-11 如皋市日鑫电子有限公司 一种恒流二极管芯片
KR20140063464A (ko) * 2012-11-15 2014-05-27 프리스케일 세미컨덕터, 인크. 온도 의존 타이머 회로

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412599B2 (ja) * 2000-04-19 2003-06-03 株式会社デンソー 半導体装置
FR2838840B1 (fr) * 2002-04-23 2005-04-01 St Microelectronics Sa Comparateur de tension d'alimentation
US6963191B1 (en) * 2003-10-10 2005-11-08 Micrel Inc. Self-starting reference circuit
US7573252B1 (en) * 2004-06-07 2009-08-11 National Semiconductor Corporation Soft-start reference ramp and filter circuit
CN1323432C (zh) * 2004-08-18 2007-06-27 华为技术有限公司 一种用于互连可靠性评估的测试装置
US7138843B2 (en) * 2004-10-18 2006-11-21 Micrel, Incorporated Timer circuit with adaptive reference
US8564272B2 (en) * 2008-01-04 2013-10-22 Integrated Memory Logic, Inc. Integrated soft start circuits
JP5969237B2 (ja) * 2012-03-23 2016-08-17 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9287770B1 (en) 2014-09-04 2016-03-15 Martin Kanner Analog timer circuit with time constant multiplication effect
US9631838B2 (en) 2015-02-04 2017-04-25 Martin Kanner Boiler control comprising analog up/down timer circuit for generating variable threshold signal
US10643125B2 (en) 2016-03-03 2020-05-05 International Business Machines Corporation Methods and systems of neuron leaky integrate and fire circuits
JP6805049B2 (ja) * 2017-03-31 2020-12-23 エイブリック株式会社 基準電圧発生装置
CN116301189A (zh) * 2023-03-01 2023-06-23 南京米乐为微电子科技有限公司 一种电流补偿电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628064A (en) * 1969-03-13 1971-12-14 Signetics Corp Voltage to frequency converter with constant current sources

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898211B1 (ko) * 2001-11-09 2009-05-18 세이코 인스트루 가부시키가이샤 반도체 집적회로
JP2007133637A (ja) * 2005-11-10 2007-05-31 Univ Nihon 基準電圧発生回路
KR20140063464A (ko) * 2012-11-15 2014-05-27 프리스케일 세미컨덕터, 인크. 온도 의존 타이머 회로
JP2014099856A (ja) * 2012-11-15 2014-05-29 Freescale Semiconductor Inc 温度依存性タイマ回路
CN103441146A (zh) * 2013-08-09 2013-12-11 如皋市日鑫电子有限公司 一种恒流二极管芯片
CN103441146B (zh) * 2013-08-09 2016-09-07 如皋市晟太电子有限公司 一种恒流二极管芯片

Also Published As

Publication number Publication date
US5780904A (en) 1998-07-14
CN1150335A (zh) 1997-05-21
CN1145212C (zh) 2004-04-07

Similar Documents

Publication Publication Date Title
JPH0973331A (ja) 半導体集積回路装置
US7342291B2 (en) Standby current reduction over a process window with a trimmable well bias
KR920004915B1 (ko) 온도 보상된 상보 금속 절연물 반도체 발진기
KR920005152B1 (ko) 기준전압발생회로
US7064601B2 (en) Reference voltage generating circuit using active resistance device
USRE34290E (en) Constant voltage generating circuit
US4499387A (en) Integrated circuit formed on a semiconductor substrate with a variable capacitor circuit
JPH0951266A (ja) 基板電圧を所望の値に維持するための回路及び方法
US20090096507A1 (en) Integrated Semiconductor Metal-Insulator-Semiconductor Capacitor
JPH0465546B2 (ja)
JP2008294437A (ja) ワイドバンドギャップ半導体デバイス用ゲート駆動部
JPH07506941A (ja) 多数キャリアパワーダイオード
US6448833B2 (en) Delay circuit
US20020113642A1 (en) Reference voltage circuit
JP3325396B2 (ja) 半導体集積回路
JPS6239446B2 (ja)
US7816212B2 (en) Method of high voltage operation of a field effect transistor
US4266151A (en) Semiconductor circuit with at least two field effect transistors united in a semiconductor crystal
JP2679450B2 (ja) 半導体装置
JPH11340765A (ja) 集積回路用の電圧制限回路
CN213126008U (zh) 一种环形振荡器
JP4007441B2 (ja) ボルテージリファレンス回路
KR830000874B1 (ko) 기준 전압 발생 장치
JPS58148457A (ja) 半導体装置
JPH02208977A (ja) 半導体装置