CN1150335A

CN1150335A - 半导体集成电路

Info

Publication number: CN1150335A
Application number: CN96111734A
Authority: CN
Inventors: 小西春男; 浜口正直; 宫城雅记
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1995-06-30
Filing date: 1996-06-30
Publication date: 1997-05-21
Anticipated expiration: 2016-06-30
Also published as: JPH0973331A; US5780904A; CN1145212C

Abstract

一种半导体集成电路器件，其上安装有恒流电路，包括允许第1恒定电流流动的第1恒流源101；允许与第1恒流有不同大小的第2恒定电流流动的第2恒流源102；用第1恒定电流与第2恒定电流之差确定的第3恒定电流作恒流源，所述恒流电路中用于储存电荷的电容器、基准电压发生器电路和电压比较器电路相互连接，用所述恒定电路获得的极小恒定电流将电荷储存于电容器中，用电压比较器电路比较电容器的端子电压和基准电压发生器电路的输出电压。

Description

半导体集成电路

本发明涉及用半导体器件制成的恒流电路，特别涉及其上安装有能获得高精度高稳定的极小恒定电流的恒流电路的半导体集成电路器件。本发明还涉及用半导体器件制成的定时电路，并特别涉及其上安装有能获得高精度高稳定的极长恒定时间信号的定时电路而且价格低廉的半导体集成电路器件。

迄今为止，例如，用MIS(MOS)PET制成恒定电路时，用图11(a)所示恒流电路确定的恒定电流量将电荷储存在电容器中。

注意，本说明书中将说明MOSFET的实例，即，以置于金属栅电极与半导体衬底之间的氧化硅膜绝缘层的MOSFET作为MISFET的典型例。

两个p-型MOSFET807和808构成电流镜式电路803，p-型MOS-FET 807与n-型MOSFET801连接，p-型MOSFET808与储存电荷的电容器802连接。

由于n-型MOSFET801的栅极加恒定偏置电压，因此，n-型MOSFET801用作恒流器件。

所以，由n-型MOSFET801确定的恒定电流使电容器802储存电荷。

而且，图11(b)所示实例中的恒流电路和图11(a)所示实例中的电容器连接电压比较器电路和基准电压发生器。例中，当重设信号变为“L”时，电荷同时开始储存在电容器802中。基准电压发生器804产生的基准电压与电容器802的引出端之间的电压用电压比较电路805进行比较，由此获得恒定时间信号。

但是，在图11(a)中，用极小的恒定电流(例如1nA以下的电流)将电荷储存在电容器中时，即，企图获得极长的时间信号(如约1秒)时，应极大地减小构成图11(a)中的恒流源的半导体器件的电导。由于漏电流等的不利影响，会导致其电流值本身变的极不稳定的缺陷。

而且，用MOSFET构成恒流源时，企图用MOSFET的沟道电流获得恒定电流，这就需要将MOSFET的沟道宽度规定为最小的机械尺寸，并显著加长沟道长度，或明显增大储存电荷的电容器的尺寸。

例如，图11(b)中，时间信号T用下式(1)表示：

T＝(C·V_ref/I_const式中，C-是储存电荷的电容器802的静电容量。

V_ref-是基准电压发生器电路804的输出电压。

I_const-是用作恒流器件的n-型MOSFET801的沟道电流值。

因此，当电容器802的电容量是100pf，标准电压发生器电路804的输出电压是1V的情况下，要想获得1秒的时间信号，则需将等式(1)确定的I_const变成100pA。

若用MOSFET的沟道电流来获得时间信号T，则尺寸会大大增大，而且，漏电流会对时间信号T带来不利影响等。因此，时间信号T难以由稳定性电流获得。

为了获得长时间信号，有可能短暂保持由图11(b)中所示电路获得的时间信号，并将其分配。但是，这就需要产生重复信号的电路和分配电路(divider circuit)，因而出现了大规模电路。

因此，在图11(a)和图11(b)所示的常规半导体集成电路器件中，为了获得很长的时间信号，想用恒定电流将电荷储存在电容器中是不切实际的。而这会使价格大大提高。

本发明的目的是为了克服上述缺陷，而提出以下方案。

第1方案是一种由半导体器件构成的恒流电路，它包括流动第1恒定电流的第1恒流源，流动第2恒定电流的第2恒流源，第1恒流源与第2恒流源串联连接，第1恒定电流与第2恒定电流不同，该恒流电路输出由第1恒定电流与第2恒定电流之差决定的第3恒定电流。

第2方案是如第1方案中所述的由半导体器件构成的恒流电路，其中，第1恒流源与第2恒流源通过电流镜式电路而彼此并联，由具有至少一个控制端和两个主要电极端的两个半导体器件构成电流镜式电路，它能控制自控制端流出的电流值两个半导体器件的控制端相互共联，各个半导体器件的两个主要电极端中的一个主要电极相互共联，而另一主要电极端分别与第1恒流源和第2恒流源连接，由第2恒流源和电流镜式电路的节点流出电流，或电流流入节点构成第3恒定电流。

第3方案是如第1和第2方案所述恒流电路，其中，MOSFET构成恒流电路，用耗尽型MISFET构成第1和第2恒流源，耗尽型MISFET的栅电极与其各源电极加有相同的偏置电位。

第4方案是如第2方案所述的恒流电路，其中，用MOSFET构成恒定电流电路，用增强型MOSFET构成所述第1和第2恒流源，为了控制电流值，给其栅电极加恒定电压。

第5方案是如第2至第4方案所述恒流电路，其中，用在同一平面有不同杂质浓度的多个沟道区的MISFET构成第1和第2恒流源。

第6方案是如第5方案所述的恒流电路，其中，用彼此有相同的实际沟道长度和沟道宽度、和沟道区中的杂质浓度分布彼此不同的两个MISFET构成第1和第2恒流源。

第7方案是一种定时电路，其中恒流电路与储存电荷的电容器、标准电压发生器电路和电压比较电路连接，用恒流电路确定的恒定电流将电荷储存在电容器中，用电压比较电路比较电容器引出端电压与基准电压发生器电路产生的基准电压，由此产生恒定时间信号。

第8方案是定时电路中包括的一种恒流电路，其中，第1恒流源与第2恒流源通过电流镜式电路而相互连接，第1恒流源能流过恒定电流，第2恒流源能流过与第1恒流源流过的恒定电流不同的恒定电流，恒流电路中第2恒流源与电流镜式电路的节点作为输出端，为了输出一输出信号，储存电荷的电容器连接到恒流电路的输出端和比较基准电压与电容器引出端电压用的电压比较电路，在所述恒流电路的输出端设置定时重设MISFET，具有与定时重设MISFET的漏结面积相同面积的结型二极管连接到第1恒流源和电流镜式电流的节点上。

第9方案是如第8方案所述时间电路，其中，在恒流电路的输出端设置定时重设MISFET，MISFET的实际沟道长度和沟道宽度相同于定时重设MISFET，当定时器运行时呈截止态的MISFET连接到第1恒流源和电流镜式电路的节点上。

下面将参照实施例，结合附图详述本发明。

图1是按照本发明第1实施例的恒流电路的方框图；

图2是按照本发明第2实施例的特殊恒流电路的方框图；

图3是按照本发明第3实施例的恒流电路的方框图；

图4是按照本发明第4实施例的特殊恒流电路的方框图；

图5是按照本发明第5实施例的特殊恒流电路的方框图；

图6是按照本发明的第6实施例的MISFET的平面示意图；

图7是按照本发明第7实施例的定时器电路的方框图；

图8是按照本发明第8实施例的定时器电路的方框图；

图9是按照本发明第9实施例的定时器电路的方框图；

图10是按照本发明第10实施例的定时器电路的方框图；

图11是现有技术的恒流电路的电路图和定时电路的方框图。

以下将结合附图说明本发明的实施例。

图1是按照本发明第1实施例的恒流电路的方框图。

第1恒流源101与第2恒流源102串联连接在供给电压与地电位之间。

规定在第1恒流源101中流动的电流I₁与在第2恒流源102中流动的电流I₂稍有不同。该例中，若满足I₁＞I₂的关系，用表示电流I₁与I₂之差的恒定电流I₃将电荷储存在电容器1103中。

还有若满足I₁＜I₂的关系，则预先储存在电容器103中的电荷随表示电流I₁与I₂之差的恒定电流I₃流出。因此，即使用于将电荷储存于电容器103中或从电容器103中释放出电荷的恒定电流都是非常小的话，在恒流源101和102中流动的电流也不会是太小的，因而能获得比较稳定的恒定电流。

图2是按照本发明第2实施例的电路图，它是用MOSFET作第1实施例中的恒流源而构成的特殊电路。

本实施例中，用耗尽型n型MOSFET201和202作恒流源，并采用使一个MOSFET的栅和源电极分别与其它MOSFET的栅和源电极有相同电位的方式相互连接。而且，各个衬底相互电隔离，因此不管阈值电压由于衬底的影响而是否出现波动，各个源电极的电位总是相同的。应注意，若精确算出衬底作用引起的沟道电流波动，以便可选择MOSFET的尺寸，则n型MOSFET201和202的衬底不需相互隔离，因而能减小衬底的面积。

例如在现有技术中，在MOSFET的恒流源采用100pA的恒定电流将电荷储存于电容器中的情况下，构成恒流源的MOSFET的沟道电流必须要限制在100pA。MOSFET的沟道长度被大大加长，而必须采用容易受到漏电流的不利影响的区域。另一方面，按照本实施例，若规定构成第1恒流源的n型MOSFET201的沟道电流I₁为例如10.1nA，规定构成第2恒流源的n-型MOSFET202的沟道电流I₂为10.0nA。然后，用表示沟道电流I₁与沟道电流I₂之差的电流值为100pA的恒定电流I₃，将电荷储存于电容器内。

换言之，由于MOSFET的沟道电流能取得较大的电流值，因此，本实施例的器件特别稳定。

实际上，提出了一些使在构成两个恒流源的MOSFET的沟道电流之间出现电流差的方法，例如，若MOSFET的沟道长度变化1％，就会出现上述的各恒定电流值之间的差。

而且，在图2所示的第2实施例中，用耗尽型MOSFET构成恒流源。但是，在构成恒流源的增强型MOSFET的栅极上加恒定电压时，在现有技术中，在亚阈值区内流动的极小电流，或在紧靠亚阈值区中流动的极小电流用作沟道电流，因此，不能忽略漏电流的影响。因此，用本实施例中的两个恒流源之间不同的结构对减小MOSFET的尺寸和提高电流稳定性是极其有效的。

图2中n-型MOSFET用作恒流源。用P型MOSFET有同样效果。

图3是按照本发明第3实施例的恒流电路的方框图。

第1恒流源301与第2恒流源302并联并通过电流镜式电路连接在电源电压与地电位之间。

规定在第1恒流源301中流动的电流I₁与在第2恒流源302中流动的电流I₂稍有不同，本例中，若满足I₁＞I₂的关系，则用表示电流I₁与I₂之差的恒定电流I₃将电荷储存在电容器303中。

而且，若满足关系I₁＜I₂，则预先储存在电容器303中的电荷用表示电流I₁与I₂之差的恒定电流I₃流出。

因此，即使将电荷储存于电容器303中或以电容器303中释放出电荷所用的恒定电流是很小的，在恒流源301和302中流动的电流也不会太小，因而能获得较稳定的恒定电流。

图4是按照本发明第4实施例的电路图，它是用MOSFET作第3实施例中的恒流源而构成的特定电路。

本例中，用耗尽型n型MOSFET401和402作恒流源，并按照一个MOSFET的栅和源电极分别与其它MOSFET的栅和源电极源有相同电位的方式相互连接。

而且，用p型MOSFET405和406构成电流镜式电路404，而且，其各栅电极相互共连，并连到p型MOSFET405的漏电极。

n型MOSFET401的漏电极连到构成电流镜式电路404的p型MOS-FET的漏电极，同样，n型MOSFET402的漏电极连到构成电流镜式电路的p型MOSFET406的漏电极。

像第2实施例一样，本例中，若规定构成第1恒流源的n-型MOSFET401的沟道电流I₁例如为10.1nA，并规定构成第2恒流源的n型MOSFET402的沟道电流I₂为10.0nA，然后，用代表沟道电流I₁与沟道电流I₂之差的电流值为100pA的恒定电流I₃将电荷储存于电容器403中。

换言之，由于MOSFET的沟道电流能取得较大的电流值，本实施例的器件极稳定。

实际上，提出了一些使构成两个恒流源的MOSFET的沟道电流不同的方法，例如，若MOSFET的沟道长度变化1％，就能获得上述的各恒流值之间的差。

图5是按照本发明的第5实施例的电路图，它是用MOSFET作第3实施例中的恒流源而构成的另一特殊电路图。

第4实施例中用耗尽型n型MOSFET作恒流源。但是，本例中，采用增强型n型MOSFET501和502，给其栅电极加由偏置电压发生器电路505中产生的恒定电压使其偏置，由此获得恒定电流特性。

用以上结构，规定n型MOSFET501和502的沟道电流为要求值时，由于除MOSFET的沟道宽度和沟道长度之外，它可用作规定栅电压的装置，因此，自由度是大的。

图5所示第5实施例中，用n型MOSFET作恒流源，用p型MOSFET作电流镜式电路。即使将p型MOSFET和n-型MOSFET换过来用也能获得同样的效果。

图6是本发明第6实施例的MISFET的平面示意图。其中沟道区形成在漏区10和源区11之间，栅电极12通过栅绝缘膜(图6中省略了)形成在沟道区上。沟道区有多个不同杂质浓度的沟道区。图6中展示了包括第1杂质浓度的沟道区13和第2杂质浓度的沟道区14的沟道区。图6(a)展示了第1杂质浓度的沟道区13的沟道区宽度为1μm的情况，图6(b)展示了第1杂质浓度的沟道区13的沟道宽度为1.2μm的情况。本例中，当MISFET的实际沟道长度L和沟道宽度W彼此相同时，可用第1杂质浓度的沟道13与第2杂质浓度的沟道区14之面积比来控制沟道电流的大小。

用具有图6所示结构的MISFET作第2、第3和第5实施例中的两个恒流源时，能容易地实现沟道电流之差。

通常，采用MISFET构成以极小电流工作的电路时，必须注意如漏区的结区中的漏电流和沟道区中的漏电流。结合图4所示电路作为一个实例来说明漏电流的影响。

图4中，I₁、I₂、I₄和I₅分别表示MOSFET401、402、405和406的沟道电流。I_1L和I_2L表示MOSFET401和402的结区和沟道区中的漏电流，I₃表示输出电流，用下式获得输出电流I₃：

I₄＝I₅＝I₁+I_1L

I₃＝I₅-(I₂+I_2L)＝(I₁+I_1L)-(I₂+I_2L)

＝I₁-I₂+I_1L-I_2L＝I₁-I₂+ΔI_L式中ΔI_L＝I_1L-I_2L，即MOSFET401和402的漏电流之差对输出的电流I3起反作用。而且，本例中，由于MOSFET405和406通常设计成使其实际沟道长度和沟道宽度彼此相同，假设漏电流也相同。用图6所示结构的MISFET构成MOSFET401和402，则能使其实际沟道长度和沟道宽度彼此相同，漏电流抵消，因而只用两个恒流源的电流之间的差就能确定输出电流I₃。

结果，用具有图6所示结构的MISFET作第2、第3和第5实施例中的两个恒流源时，不仅能容易实现沟道电流之差，还会使漏电流抵消，由此能获得高稳定和高精度的极小恒流电路。

图7是按本发明第7实施例的电路图。它是定时电路的方框图，将基准电压发生器电路604和电压比较器电路605连接到第2实施例的恒流电路上，定时电路能产生时间信号。

在重设信号从“H”变至“L”的同时，用表示构成恒流源的两个n型MOSFET601和602的沟道电流之差的恒定电流将电荷储存于电容器603中。应注意规定n型MOSFET601的沟道电流稍大于n型MOS-FET602的沟道电流。

电压比较器电路605比较电容器603的端电压和由基准电压发生器电路604产生的基准电压，当这些电压变成彼此相同时，输出一个输出信号。

当再次输出时间信号时，重设信号设定成“H”，因此，n型MOSFET607释放电容器603中储存的电荷，然后，再将重设信号设定成“L”，由此使时间电路再工作。

图8是按本发明第8实施例的电路图，它是另一定时电路的方框图，将基准电压发生器电路706和电压比较器电路707连接到第5实施例中的恒流电路时，该时间电路能产生时间信号。

如第7实施例所述，当重设信号从“H”变到“L”的同时，用表示构成恒流源的两个n型MOSFET701和702的沟道电流之间的差的恒定电流将电荷储存在电容器703中。应注意规定n型MOSFET701的沟道电流稍大于n型MOSFET702的沟道电流。

电压比较器电路707比较电容器703的端电压与由基准电压发生器电路706产生的基准电压，并在这些电压变成彼此相同时输出一个输出信号。

再次输出时间信号时，重设信号设定为“H”，因此，由n-型MOSFET708释放在电容器703中储存的电荷，然后，重设信号再设定为“L”，使定时电路再工作。该状态下，随着重设信号使n型MOSFET701和702的沟道电流截止而处于重设状态时，偏置电压发生器电路输出一个“L”电平。

而且，若能使偏置电压发生器电路705产生的电压与基准电压发生器电路706产生的电压相等。则，这两个恒压发生器电路可作为一个电路共用。

本发明中，采用结合以MOSFET为例的绝缘栅型场效应晶体管作了说明。即使用结型场效应晶体管或双极型晶体管构成上述恒流源和电流镜式电路也能获得同样的效果。

图9是按本发明的第9实施例的电路图，它是又一个特殊定时电路的方框图，将结型二极管711的阴极连接到构成第8实施例中定时器电路的第1恒定流源和电流镜式电路的n型MOSFET701的节点上，并使结型二极管711的阳极连接地，定时器电路能产生时间信号。

如第8实施例所述，在重设信号由“H”变到“L”的同时，用表示构成恒流源的两个n型MOSFET701和702的沟道电流之差的恒定电流将电荷储存于电容器703中。本例中，重设n型MOSFET708的漏结区中总是会出现漏电流，尽管它是很小。例如，若漏电流为1pA，代表n型MOSFET701和702的沟道电流之差的恒定电流值是100pA，那么漏电流对恒定电流的相反影响为1％。不用说，当恒定电流值做得很小时，漏电流的影响变得更大，而且，在要求精度的电路中不能忽略漏电流。为此，具有与重设n型MOSFET708的漏结区相同面积的结型二极管711与形成第1恒流源的n型MOSFET701并联。用这种结构，与重设n型MOSFET708的漏结区中的漏电流同样大小的加到第1恒定电流上的电流加到电流镜式电路704中，因此，漏电流预先从恒流电路加到输出电流，因而漏电流被抵消，并用代表n型MOSFET701和702的沟道电流之差的恒定电流将电荷储存于电容器703中。用这种结构，定时器电路能实现有更高精度和更高稳定性的长的恒定时间信号。

图10是按本发明第10实施例的电路图，它是又一个特殊定时器电路的方框图，用接一个n型MOSFET712代替第9实施例的定时器电路中的结型二极管711，而且，n型MOSFET712的栅和源接地。像第9实施例一样，构成第1恒流源的n型MOSFET712与n型MOSFEF701并联，由此能构成使漏电流被抵消的恒流电路。第9和第10实施例之间的差别是第9实施例中能抵消的漏电流只是n型MOSFET708的漏结区中的漏电流，而第10实施例中能抵消的漏电流不仅是截止n型MOSFET708的漏结区中的漏电流，而且相同的n型MOSFET708和712的实际沟道长度和沟道宽度最好彼此相同。而漏结区的面积也应基本相同。

用该结构，比第9实施例定时器电路有更高精度和更高稳定性的长的恒定时间信号。

按照本发明，在具有允许第1恒定电流流动的第1恒流源和允许第2恒定电流流动的第2恒流源的恒流电路中，第1恒定电流与第2恒定电流之差用第3恒定电流表示，由此能获得具有高精度和高稳定的很小恒定电流。

而且，定时器电路中用所述的恒流电路产生恒定时间信号，由此能制成其上安装有能获得高精度和高稳定的极长恒定时间信号的时间电路而且价格低廉的半导体集成电路器件。

Claims

1、一种半导体集成电路器件，其特征是，其上安装有恒流电路，它包括第1恒流源和第2恒流源，第1恒流源与第2恒流源串联，第1恒流源允许恒定电流流动，第2恒流源允许与第1恒流源中流动的恒定电流不同的恒定电流流动；一个输出代表所述两个恒定电流之差的恒定电流的输出端。

2、按照权利要求1的半导体集成电路器件，其特征是，允许恒定电流流动的第1恒流源与允许与第1恒流源中流动的恒定电流不同的恒定电流流动的第2恒流源通过电流镜式电路被彼此并联，所述电流镜式电路包括分别具有至少一个控制端和两个主要电极端的两个半导体器件，所述两个半导体器件的控制端相互共连，各自两个主要电极端中的第1主要电极端彼此共连，其第2主要电极端分别连接所说第1恒流源和所说第2恒流源，并在所述第2恒流源和所述电流镜式电路的节点处设置输出端。

3、按照权利要求1或2的半导体集成电路器件，其特征是，用耗尽型MISFET构成所述第1恒流源和所述第2恒流源，所述耗尽型MISFET的栅电极与其各个源电极的电位相同。

4、按照权利要求2的半导体集成电路器件，其特征是，用增强型MISFET构成所述第1和第2恒流源，为了控制电流的大小，给所述增强型MISFET的各自的栅电极加恒定电压。

5、按照权利要求1至4中任何一项的半导体集成电路器件，其特征是，用同一平面上具有不同杂质浓度的多个沟道区的MISFET构成所述第1恒流源和第2恒流源。

6、按照权利要求5的半导体集成电路器件，其特征是，在构成所述第1和第2恒流源的MISFET中，实际的沟道长度和宽度相同，沟道区中的杂质浓度分布不同。

7、一种半导体集成电路器件，其特征是，安装在其上的定时电路包括恒流电路，该恒流电路包括允许恒定电流流动的第1恒流源，和允许与第1恒流源中流动的恒定电流不同的恒定电流流动的第2恒流源；与所述恒流电路连接的用于储存电荷的电容器；和电压比较器电路，它比较所述电容器的端子电压和基准电压，并输出一输出信号。

8、按照权利要求7的半导体集成电路器件，其特征是，在包括恒流电路的定时电路中，允许恒定电流流动的第1恒流源和允许不同于在第1恒流源中流动的恒定电流的恒定电流流动的第2恒流源通过电流镜式电路而相互连接，恒流电路中所述第2恒流源与所述电流镜式电路的节点作为输出端，储存电荷用的电容器连接到所述恒流电路的所述输出端，电压比较器电路比较基准电压和所述电容器的端子电压，并输出输出信号，其中，在所述恒流电路的所述输出端设置定时重设MISFET，与所述定时重设MISFET的漏结区有相同面积的结型二极管连接到所述第1恒流源与所述电流镜式电路的节点。

9、按照权利要求7或8的半导体集成电路器件，其特征是，在所述定时电路中，所述恒流电路的所述输出端设置定时重设MISFET，MISFET的实际沟道长度和沟道宽度对定时重设MISFET而言是相同的，当计时器运行时，MISFET以截止态连接于所述第1恒流源和所述电流镜式电路的节点上。