JPH09331625A - インテリジェントパワースイッチ及びスイッチング装置 - Google Patents
インテリジェントパワースイッチ及びスイッチング装置Info
- Publication number
- JPH09331625A JPH09331625A JP8149623A JP14962396A JPH09331625A JP H09331625 A JPH09331625 A JP H09331625A JP 8149623 A JP8149623 A JP 8149623A JP 14962396 A JP14962396 A JP 14962396A JP H09331625 A JPH09331625 A JP H09331625A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- current
- value
- fet
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H1/00—Details of emergency protective circuit arrangements
- H02H1/04—Arrangements for preventing response to transient abnormal conditions, e.g. to lightning or to short duration over voltage or oscillations; Damping the influence of dc component by short circuits in ac networks
- H02H1/043—Arrangements for preventing response to transient abnormal conditions, e.g. to lightning or to short duration over voltage or oscillations; Damping the influence of dc component by short circuits in ac networks to inrush currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
- H02H5/041—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature additionally responsive to excess current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
- H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Abstract
(57)【要約】
【課題】 突入電流によって不必要に半導体スイッチを
オフ制御させることなく、かつ半導体スイッチを十分に
保護することができるインテリジェントパワースイッチ
及びスイッチング装置を提案する。 【解決手段】 短期間でもその電流が流れた場合には半
導体スイッチ６１が破損するおそれのある大電流に対応
した第１の閾値Ｔｈ0 をコンパレータ７２に持たせ、当
該第１の閾値Ｔｈ0 よりも低い第２の閾値Ｔｈ1 をメモ
リ５４Ｃに格納し、検出電流値が第１の閾値Ｔｈ0 以上
になったとき、またはＣＰＵ５４Ｂによって第２の閾値
Ｔｈ1 以上の電流が一定期間ｔ0 以上継続して流れたと
判断された場合に半導体スイッチをオフ制御するように
した。
オフ制御させることなく、かつ半導体スイッチを十分に
保護することができるインテリジェントパワースイッチ
及びスイッチング装置を提案する。 【解決手段】 短期間でもその電流が流れた場合には半
導体スイッチ６１が破損するおそれのある大電流に対応
した第１の閾値Ｔｈ0 をコンパレータ７２に持たせ、当
該第１の閾値Ｔｈ0 よりも低い第２の閾値Ｔｈ1 をメモ
リ５４Ｃに格納し、検出電流値が第１の閾値Ｔｈ0 以上
になったとき、またはＣＰＵ５４Ｂによって第２の閾値
Ｔｈ1 以上の電流が一定期間ｔ0 以上継続して流れたと
判断された場合に半導体スイッチをオフ制御するように
した。
Description
【０００１】
【発明の属する技術分野】本発明はインテリジェントパ
ワースイッチ及びスイッチング装置に関し、例えば自動
車においてバッテリからの電源を選択的に各負荷に供給
するインテリジェントパワースイッチ及びスイッチング
装置に適用し得る。
ワースイッチ及びスイッチング装置に関し、例えば自動
車においてバッテリからの電源を選択的に各負荷に供給
するインテリジェントパワースイッチ及びスイッチング
装置に適用し得る。
【０００２】
【従来の技術】従来自動車においては、イグニッション
キー、ライトスイッチ、オーディオスイッチ等の操作ス
イッチの操作に応じてバッテリからの電源を選択的に各
電気部品（以下、この電気部品を負荷と呼ぶ）に供給す
るために、多数のスイッチング回路が搭載されている。
キー、ライトスイッチ、オーディオスイッチ等の操作ス
イッチの操作に応じてバッテリからの電源を選択的に各
電気部品（以下、この電気部品を負荷と呼ぶ）に供給す
るために、多数のスイッチング回路が搭載されている。
【０００３】図８はその概略を示すもので、バッテリ１
がジャンクションブロック（Ｊ／Ｂ）２に接続されてい
ると共に、当該ジャンクションブロック２には操作パネ
ル３上に配設された操作スイッチＳＷ１、ＳＷ２、……
が接続されている。ジャンクションブロック２には操作
スイッチＳＷ１、ＳＷ２、……の数に応じたスイッチン
グ回路が設けられており、各スイッチング回路は操作ス
イッチＳＷ１、ＳＷ２、……の操作に応じてバッテリ１
からの電源ラインと各負荷に繋がる電線との間の接続を
オン状態又はオフ状態とする。
がジャンクションブロック（Ｊ／Ｂ）２に接続されてい
ると共に、当該ジャンクションブロック２には操作パネ
ル３上に配設された操作スイッチＳＷ１、ＳＷ２、……
が接続されている。ジャンクションブロック２には操作
スイッチＳＷ１、ＳＷ２、……の数に応じたスイッチン
グ回路が設けられており、各スイッチング回路は操作ス
イッチＳＷ１、ＳＷ２、……の操作に応じてバッテリ１
からの電源ラインと各負荷に繋がる電線との間の接続を
オン状態又はオフ状態とする。
【０００４】これによりバッテリ電源はジャンクション
ブロック２を介して操作スイッチＳＷ１、ＳＷ２、……
の操作に応じて各負荷に選択的に供給される。例えばヘ
ッドライトスイッチがオン操作された場合には、ジャン
クションブロック２でバッテリ１からの電源ラインとヘ
ッドライト４Ａ、４Ｂへの電線とがオン状態とされるこ
とによりヘッドライト４Ａ、４Ｂに電源が供給されヘッ
ドライト４Ａ、４Ｂが点灯する。
ブロック２を介して操作スイッチＳＷ１、ＳＷ２、……
の操作に応じて各負荷に選択的に供給される。例えばヘ
ッドライトスイッチがオン操作された場合には、ジャン
クションブロック２でバッテリ１からの電源ラインとヘ
ッドライト４Ａ、４Ｂへの電線とがオン状態とされるこ
とによりヘッドライト４Ａ、４Ｂに電源が供給されヘッ
ドライト４Ａ、４Ｂが点灯する。
【０００５】なおヘッドライト４Ａ、４Ｂのようにジャ
ンクションブロック２を介して直接負荷に電源が供給さ
れるものとは別に、例えばパワーウィンドを駆動するモ
ータ５Ａ、５Ｂのようにジャンクションブロック２から
出力される電源をスイッチング回路６Ａ、６Ｂを介して
供給されるものもある。このスイッチング回路５Ａ、５
Ｂは操作スイッチ７Ａ、７Ｂによってスイッチング制御
される。
ンクションブロック２を介して直接負荷に電源が供給さ
れるものとは別に、例えばパワーウィンドを駆動するモ
ータ５Ａ、５Ｂのようにジャンクションブロック２から
出力される電源をスイッチング回路６Ａ、６Ｂを介して
供給されるものもある。このスイッチング回路５Ａ、５
Ｂは操作スイッチ７Ａ、７Ｂによってスイッチング制御
される。
【０００６】実際上ジャンクションブロック２は、図９
に示すように構成されている。ジャンクションブロック
２には複数のリレーＬ１、Ｌ２、Ｌ３、……が設けられ
ており、これらのリレーＬ１、Ｌ２、Ｌ３、……は例え
ば上述したヘッドライト４Ａ、４Ｂの対応するリレーＬ
１、Ｌ２のように直接操作スイッチＳＷ１、ＳＷ２によ
ってオンオフが制御されて直接負荷に電流を与えるリレ
ーと、イグニッションスイッチ８の状態に応じてオンオ
フが制御されるリレーＬ３とがある。
に示すように構成されている。ジャンクションブロック
２には複数のリレーＬ１、Ｌ２、Ｌ３、……が設けられ
ており、これらのリレーＬ１、Ｌ２、Ｌ３、……は例え
ば上述したヘッドライト４Ａ、４Ｂの対応するリレーＬ
１、Ｌ２のように直接操作スイッチＳＷ１、ＳＷ２によ
ってオンオフが制御されて直接負荷に電流を与えるリレ
ーと、イグニッションスイッチ８の状態に応じてオンオ
フが制御されるリレーＬ３とがある。
【０００７】このうちリレーＬ１、Ｌ２にはバッテリか
らヒュージブルリンク（ＦＬ）９及びヒューズＦ１、Ｆ
２を介してバッテリ電源が供給される。これによりバッ
テリ１とジャンクションブロック２を接続する電源ライ
ンに許容値以上の大電流が流れた場合にはヒュージブル
リンク９が溶断し、ジャンクションブロック２と各負荷
を接続する電線（ハーネス）に許容値以上の過電流が流
れた場合にはヒューズＦ１、Ｆ２が溶断することによ
り、電源ライン全体の発煙や発火、及び負荷に過電流が
流れるのを防止し得るようになされている。同様にリレ
ーＬ３にはバッテリ１からヒュージブルリンク９を介し
てバッテリ電源が供給されていると共に、当該リレーＬ
３の出力端はヒューズＦ３、Ｆ４及びリレーＬ４、Ｌ５
を介して各負荷５Ａ、５Ｂに接続されている。
らヒュージブルリンク（ＦＬ）９及びヒューズＦ１、Ｆ
２を介してバッテリ電源が供給される。これによりバッ
テリ１とジャンクションブロック２を接続する電源ライ
ンに許容値以上の大電流が流れた場合にはヒュージブル
リンク９が溶断し、ジャンクションブロック２と各負荷
を接続する電線（ハーネス）に許容値以上の過電流が流
れた場合にはヒューズＦ１、Ｆ２が溶断することによ
り、電源ライン全体の発煙や発火、及び負荷に過電流が
流れるのを防止し得るようになされている。同様にリレ
ーＬ３にはバッテリ１からヒュージブルリンク９を介し
てバッテリ電源が供給されていると共に、当該リレーＬ
３の出力端はヒューズＦ３、Ｆ４及びリレーＬ４、Ｌ５
を介して各負荷５Ａ、５Ｂに接続されている。
【０００８】ところで、近年における半導体製造技術の
進歩に伴って、性能が良くかつ安価な半導体スイッチが
容易に手に入るようになったことにより、上述した機械
接点によって動作するリレーＬ１、Ｌ２、……に代えて
半導体スイッチを用いたスイッチング回路が提案されて
いる。
進歩に伴って、性能が良くかつ安価な半導体スイッチが
容易に手に入るようになったことにより、上述した機械
接点によって動作するリレーＬ１、Ｌ２、……に代えて
半導体スイッチを用いたスイッチング回路が提案されて
いる。
【０００９】この種のスイッチング回路は、一般に半導
体スイッチを過電流や過熱から保護する保護機能を持っ
ており、半導体スイッチに規定以上の電流が流れるよう
な場合または半導体スイッチが規定以上の温度まで上昇
した場合に、半導体スイッチングを強制的にオフ制御す
ることにより半導体スイッチを保護するようになされて
いる。
体スイッチを過電流や過熱から保護する保護機能を持っ
ており、半導体スイッチに規定以上の電流が流れるよう
な場合または半導体スイッチが規定以上の温度まで上昇
した場合に、半導体スイッチングを強制的にオフ制御す
ることにより半導体スイッチを保護するようになされて
いる。
【００１０】図１０に、この半導体スイッチを用いたス
イッチング回路の一例を示す。スイッチング回路１１は
上述した各リレーＬ１、Ｌ２、……に代えて当該各リレ
ーＬ１、Ｌ２、……の位置に接続される。例えばスイッ
チング回路１１がリレーＬ１に代えて接続された場合に
ついて説明すると、電源入力端子１２にはヒューズＦ１
（図９）が接続され、出力端子１３には負荷４Ａが接続
される。また制御信号入力端子１４には操作スイッチＳ
Ｗ１が接続される。なおスイッチング回路１１の場合に
は、実際上、操作スイッチＳＷ１がオン操作されると制
御信号入力端子１４には操作スイッチＳＷ１からオン制
御信号として例えば５〔Ｖ〕の制御電圧を供給し、操作
スイッチＳＷ１がオフ操作されると制御電圧が供給しな
いような制御電圧発生部（図示せず）が操作スイッチＳ
Ｗ１と制御信号入力端子１４の間に配設される。
イッチング回路の一例を示す。スイッチング回路１１は
上述した各リレーＬ１、Ｌ２、……に代えて当該各リレ
ーＬ１、Ｌ２、……の位置に接続される。例えばスイッ
チング回路１１がリレーＬ１に代えて接続された場合に
ついて説明すると、電源入力端子１２にはヒューズＦ１
（図９）が接続され、出力端子１３には負荷４Ａが接続
される。また制御信号入力端子１４には操作スイッチＳ
Ｗ１が接続される。なおスイッチング回路１１の場合に
は、実際上、操作スイッチＳＷ１がオン操作されると制
御信号入力端子１４には操作スイッチＳＷ１からオン制
御信号として例えば５〔Ｖ〕の制御電圧を供給し、操作
スイッチＳＷ１がオフ操作されると制御電圧が供給しな
いような制御電圧発生部（図示せず）が操作スイッチＳ
Ｗ１と制御信号入力端子１４の間に配設される。
【００１１】スイッチング回路１１はメインの半導体ス
イッチとしてｎチャンネルパワーＭＯＳ−ＦＥＴ１５
（以下、これを単にＭＯＳ−ＦＥＴ１５と呼ぶ）と当該
ＭＯＳ−ＦＥＴ１５を過電流や過熱から保護するための
保護回路１６とから構成されており、保護回路６はＭＯ
Ｓ−ＦＥＴ１５に流れる電流値又はＭＯＳ−ＦＥＴ１５
から発生する熱が所定値以上になった場合にＭＯＳ−Ｆ
ＥＴ１５を強制的にオフ動作させることによりＭＯＳ−
ＦＥＴ１５を保護する。なおスイッチング回路１１は１
チップ構成となっている。
イッチとしてｎチャンネルパワーＭＯＳ−ＦＥＴ１５
（以下、これを単にＭＯＳ−ＦＥＴ１５と呼ぶ）と当該
ＭＯＳ−ＦＥＴ１５を過電流や過熱から保護するための
保護回路１６とから構成されており、保護回路６はＭＯ
Ｓ−ＦＥＴ１５に流れる電流値又はＭＯＳ−ＦＥＴ１５
から発生する熱が所定値以上になった場合にＭＯＳ−Ｆ
ＥＴ１５を強制的にオフ動作させることによりＭＯＳ−
ＦＥＴ１５を保護する。なおスイッチング回路１１は１
チップ構成となっている。
【００１２】実際上、スイッチング回路１１は制御信号
入力端子１４からスイッチオンを指令する制御信号が入
れられると（制御信号入力端子１４に制御電圧ＶINとし
て例えば５〔Ｖ〕の電圧が印加されると）、ＲＳフリッ
プフロップ１７のＳ入力が「High」になりＱ出力が「Hi
gh」になることによりＦＥＴ１８がオン状態となる。こ
の結果ＭＯＳ−ＦＥＴ１５のゲートにはＭＯＳ−ＦＥＴ
１５がオン動作するのに十分な電圧が印加されることに
なるのでＭＯＳ−ＦＥＴ１５はオン状態となる。
入力端子１４からスイッチオンを指令する制御信号が入
れられると（制御信号入力端子１４に制御電圧ＶINとし
て例えば５〔Ｖ〕の電圧が印加されると）、ＲＳフリッ
プフロップ１７のＳ入力が「High」になりＱ出力が「Hi
gh」になることによりＦＥＴ１８がオン状態となる。こ
の結果ＭＯＳ−ＦＥＴ１５のゲートにはＭＯＳ−ＦＥＴ
１５がオン動作するのに十分な電圧が印加されることに
なるのでＭＯＳ−ＦＥＴ１５はオン状態となる。
【００１３】ところで、このオン状態で例えば出力端子
１３に電線を介して接続された負荷（図示せず）が故障
等により短絡した場合または電源電圧ＶB が過電圧とな
った場合等には、ＭＯＳ−ＦＥＴ１５に過電流が流れる
ためＭＯＳ−ＦＥＴ１５が損傷するおそれが生じる。ま
たＭＯＳ−ＦＥＴ１５自体が過熱した場合にもＭＯＳ−
ＦＥＴ１５が熱破壊するおそれがある。
１３に電線を介して接続された負荷（図示せず）が故障
等により短絡した場合または電源電圧ＶB が過電圧とな
った場合等には、ＭＯＳ−ＦＥＴ１５に過電流が流れる
ためＭＯＳ−ＦＥＴ１５が損傷するおそれが生じる。ま
たＭＯＳ−ＦＥＴ１５自体が過熱した場合にもＭＯＳ−
ＦＥＴ１５が熱破壊するおそれがある。
【００１４】このためスイッチング回路１１において
は、コンパレータ２０及び２１においてＭＯＳ−ＦＥＴ
１５に流れる電流値及びＭＯＳ−ＦＥＴ１５の温度が所
定値以上になったか否か監視し、所定値以上になった場
合には強制的にＭＯＳ−ＦＥＴ１５をオフ動作させるこ
とでＭＯＳ−ＦＥＴ１５の損傷を未然に回避するように
なされている。
は、コンパレータ２０及び２１においてＭＯＳ−ＦＥＴ
１５に流れる電流値及びＭＯＳ−ＦＥＴ１５の温度が所
定値以上になったか否か監視し、所定値以上になった場
合には強制的にＭＯＳ−ＦＥＴ１５をオフ動作させるこ
とでＭＯＳ−ＦＥＴ１５の損傷を未然に回避するように
なされている。
【００１５】具体的に説明すると、コンパレータ２０の
非反転入力端にはＭＯＳ−ＦＥＴ１５のソース電圧（抵
抗Ｒ１によりソース電流に比例した電圧値に電圧変換さ
れたもの）が入力されていると共に反転入力端にはバイ
アス発生回路２２により発生された基準電圧Ｖref が入
力され、基準電圧Ｖref よりもソース電圧が高い場合に
は正論理を出力する。
非反転入力端にはＭＯＳ−ＦＥＴ１５のソース電圧（抵
抗Ｒ１によりソース電流に比例した電圧値に電圧変換さ
れたもの）が入力されていると共に反転入力端にはバイ
アス発生回路２２により発生された基準電圧Ｖref が入
力され、基準電圧Ｖref よりもソース電圧が高い場合に
は正論理を出力する。
【００１６】またコンパレータ２１の非反転入力端には
ＭＯＳ−ＦＥＴ１５の近傍に設けられた温度センサ（図
示せず）から温度に比例した電圧値ＶT が入力されてい
ると共に反転入力端には基準電圧Ｖref が入力され、基
準電圧Ｖref よりも温度電圧値ＶT が高い場合には正論
理を出力する。これにより論理和回路２３からはＭＯＳ
−ＦＥＴ１５に過電流が流れた場合又はＭＯＳ−ＦＥＴ
１５が過熱した場合に正論理の論理値が出力される。
ＭＯＳ−ＦＥＴ１５の近傍に設けられた温度センサ（図
示せず）から温度に比例した電圧値ＶT が入力されてい
ると共に反転入力端には基準電圧Ｖref が入力され、基
準電圧Ｖref よりも温度電圧値ＶT が高い場合には正論
理を出力する。これにより論理和回路２３からはＭＯＳ
−ＦＥＴ１５に過電流が流れた場合又はＭＯＳ−ＦＥＴ
１５が過熱した場合に正論理の論理値が出力される。
【００１７】このときフリップフロップ１７はＲ入力に
論理和回路２３から正論理の信号が入力されるので、Ｑ
出力として負論理を、反転Ｑ出力として正論理を出力す
る。この結果ＦＥＴ１８がオフ動作されると共にＦＥＴ
１９がオン動作されることにより、ＭＯＳ−ＦＥＴ１５
のゲートには制御電圧ＶINが印加されずＭＯＳ−ＦＥＴ
１５はオフ状態とされる。また過電圧の場合、電源電圧
ＶB はツェナダイオード２４Ａ及びダイオード２４Ｂを
介して電圧降下されてＭＯＳ−ＦＥＴ１５のゲートに印
加され、電流はＭＯＳ−ＦＥＴ１５のゲートを経てソー
スに流れるようになる。
論理和回路２３から正論理の信号が入力されるので、Ｑ
出力として負論理を、反転Ｑ出力として正論理を出力す
る。この結果ＦＥＴ１８がオフ動作されると共にＦＥＴ
１９がオン動作されることにより、ＭＯＳ−ＦＥＴ１５
のゲートには制御電圧ＶINが印加されずＭＯＳ−ＦＥＴ
１５はオフ状態とされる。また過電圧の場合、電源電圧
ＶB はツェナダイオード２４Ａ及びダイオード２４Ｂを
介して電圧降下されてＭＯＳ−ＦＥＴ１５のゲートに印
加され、電流はＭＯＳ−ＦＥＴ１５のゲートを経てソー
スに流れるようになる。
【００１８】なおＭＯＳ−ＦＥＴ１５に設けられたツェ
ナダイオード１５ＡはＭＯＳ−ＦＥＴ１５の寄生のダイ
オードを表し、制御信号入力端子１４と出力端子１３と
の間に設けられたツェナダイオード２５は制御信号電圧
ＶINが所定値以上になった場合にはこれをバイパスさせ
るためのものである。
ナダイオード１５ＡはＭＯＳ−ＦＥＴ１５の寄生のダイ
オードを表し、制御信号入力端子１４と出力端子１３と
の間に設けられたツェナダイオード２５は制御信号電圧
ＶINが所定値以上になった場合にはこれをバイパスさせ
るためのものである。
【００１９】また半導体スイッチを用いたスイッチング
回路として、図１１に示すＩＰＳ（インテリジェントパ
ワースイッチ）と呼ばれるスイッチング回路３０が提案
されている。このスイッチング回路３０は、半導体スイ
ッチからの出力電圧値ＶOUTに基づいてスイッチング回
路３０の異常を外部に知らせるための異常信号出力部４
１を有する。
回路として、図１１に示すＩＰＳ（インテリジェントパ
ワースイッチ）と呼ばれるスイッチング回路３０が提案
されている。このスイッチング回路３０は、半導体スイ
ッチからの出力電圧値ＶOUTに基づいてスイッチング回
路３０の異常を外部に知らせるための異常信号出力部４
１を有する。
【００２０】異常信号出力部４１は、図８に示すよう
に、ＣＰＵ（中央処理ユニット）４２を介して異常表示
部４３に接続されており、スイッチング回路３０の半導
体スイッチ３２に過電圧が印加されたり、過電流が流れ
たり、または過熱した場合に、スイッチング回路３０の
保護機能が働いて半導体スイッチ３２が強制的にオフ制
御されると、これを検出して異常信号をＣＰＵ４２に送
出する。そしてＣＰＵ４２はこの異常信号に基づいてど
のスイッチング回路３０が異常かを判断し、その結果を
異常表示部４３に表示させる。
に、ＣＰＵ（中央処理ユニット）４２を介して異常表示
部４３に接続されており、スイッチング回路３０の半導
体スイッチ３２に過電圧が印加されたり、過電流が流れ
たり、または過熱した場合に、スイッチング回路３０の
保護機能が働いて半導体スイッチ３２が強制的にオフ制
御されると、これを検出して異常信号をＣＰＵ４２に送
出する。そしてＣＰＵ４２はこの異常信号に基づいてど
のスイッチング回路３０が異常かを判断し、その結果を
異常表示部４３に表示させる。
【００２１】以下、このインテリジェントパワースイッ
チ構成でなるスイッチング回路３０の構成を説明する。
スイッチング回路３０は異常信号出力部４１を有するこ
とを除いて、図１０のスイッチング回路１１とほぼ同様
の構成でなる。スイッチング回路３０は、ヒュージブル
リンク９（図９）に接続された入力端子１２を介して電
源電圧ＶB をπＭＯＳ−ＦＥＴ３２に与えると共に、こ
のπＭＯＳ−ＦＥＴ３２のオンオフ制御をドライバ３３
によって行う。
チ構成でなるスイッチング回路３０の構成を説明する。
スイッチング回路３０は異常信号出力部４１を有するこ
とを除いて、図１０のスイッチング回路１１とほぼ同様
の構成でなる。スイッチング回路３０は、ヒュージブル
リンク９（図９）に接続された入力端子１２を介して電
源電圧ＶB をπＭＯＳ−ＦＥＴ３２に与えると共に、こ
のπＭＯＳ−ＦＥＴ３２のオンオフ制御をドライバ３３
によって行う。
【００２２】またスイッチング回路３０には、電源電圧
ＶB が過電圧である場合にこれを検出する過電圧検出回
路３４と、πＭＯＳ−ＦＥＴ３２のドレイン−ソース間
に流れる電流値に基づく電圧値を基準電圧発生回路３３
Ａからの基準電圧Ｖref と比較することにより過電流を
検出する電流検出回路３５と、πＭＯＳ−ＦＥＴ３２の
近傍に設けられた温度センサ（図示せず）により得れる
温度電圧値ＶT を基準電圧Ｖref と比較することにより
πＭＯＳ−ＦＥＴ３２の過熱を検出する温度検出回路３
６とが設けられ、これら各検出回路３４、３５、３６の
検出結果が論理和否定回路３７に入力される。また論理
和否定回路３７には制御電圧ＶINがインバータ３８を介
して入力される。
ＶB が過電圧である場合にこれを検出する過電圧検出回
路３４と、πＭＯＳ−ＦＥＴ３２のドレイン−ソース間
に流れる電流値に基づく電圧値を基準電圧発生回路３３
Ａからの基準電圧Ｖref と比較することにより過電流を
検出する電流検出回路３５と、πＭＯＳ−ＦＥＴ３２の
近傍に設けられた温度センサ（図示せず）により得れる
温度電圧値ＶT を基準電圧Ｖref と比較することにより
πＭＯＳ−ＦＥＴ３２の過熱を検出する温度検出回路３
６とが設けられ、これら各検出回路３４、３５、３６の
検出結果が論理和否定回路３７に入力される。また論理
和否定回路３７には制御電圧ＶINがインバータ３８を介
して入力される。
【００２３】論理和否定回路３７の出力はドライバ３３
及びチャージポンプ３９に与えられる。チャージポンプ
３９は論理和否定回路３７の出力が正論理のときだけ動
作し、レギュレータ４０によって安定化された電源電圧
ＶDDの電圧を上昇させてドライバ３３に供給する。ドラ
イバ３３は論理和否定回路３７の出力が正論理である場
合にはπＭＯＳ−ＦＥＴ３２をオン動作させるような制
御電圧をπＭＯＳ−ＦＥＴ３２のゲートに与えると共
に、論理和否定回路３７の出力が負論理である場合には
πＭＯＳ−ＦＥＴ３２をオフ動作させるような制御電圧
をπＭＯＳ−ＦＥＴ３２のゲートに与える。
及びチャージポンプ３９に与えられる。チャージポンプ
３９は論理和否定回路３７の出力が正論理のときだけ動
作し、レギュレータ４０によって安定化された電源電圧
ＶDDの電圧を上昇させてドライバ３３に供給する。ドラ
イバ３３は論理和否定回路３７の出力が正論理である場
合にはπＭＯＳ−ＦＥＴ３２をオン動作させるような制
御電圧をπＭＯＳ−ＦＥＴ３２のゲートに与えると共
に、論理和否定回路３７の出力が負論理である場合には
πＭＯＳ−ＦＥＴ３２をオフ動作させるような制御電圧
をπＭＯＳ−ＦＥＴ３２のゲートに与える。
【００２４】かくしてスイッチング回路３０において
は、上述したスイッチング回路１１と同様に、制御電圧
ＶINが正論理の状態において、πＭＯＳ−ＦＥＴ３２に
過電圧が印加された場合、πＭＯＳ−ＦＥＴ３２に過電
流が流れた場合、またはπＭＯＳ−ＦＥＴ２２が過熱し
た場合に、πＭＯＳ−ＦＥＴ３２のスイッチング動作を
オフ制御し得ることにより、πＭＯＳ−ＦＥＴ３２の損
傷を回避できる。
は、上述したスイッチング回路１１と同様に、制御電圧
ＶINが正論理の状態において、πＭＯＳ−ＦＥＴ３２に
過電圧が印加された場合、πＭＯＳ−ＦＥＴ３２に過電
流が流れた場合、またはπＭＯＳ−ＦＥＴ２２が過熱し
た場合に、πＭＯＳ−ＦＥＴ３２のスイッチング動作を
オフ制御し得ることにより、πＭＯＳ−ＦＥＴ３２の損
傷を回避できる。
【００２５】またスイッチング回路３０では、出力電圧
ＶOUT をインバータ４４を介して異常信号出力部４１に
供給する。異常信号出力部４１はｎチャンネルＭＯＳ−
ＦＥＴ４１Ａを有し、πＭＯＳ−ＦＥＴ３２がオン制御
され出力電圧ＶOUT が高電圧となっている場合にはＭＯ
Ｓ−ＦＥＴ４１Ａはオフ動作する。これに対してπＭＯ
Ｓ−ＦＥＴ３２がオフ制御され出力電圧ＶOUT が低電圧
となっている場合にはＭＯＳ−ＦＥＴ４１Ａはオン動作
する。またＭＯＳ−ＦＥＴ４１Ａのドレイン端子４１Ｂ
はプルアップされている。
ＶOUT をインバータ４４を介して異常信号出力部４１に
供給する。異常信号出力部４１はｎチャンネルＭＯＳ−
ＦＥＴ４１Ａを有し、πＭＯＳ−ＦＥＴ３２がオン制御
され出力電圧ＶOUT が高電圧となっている場合にはＭＯ
Ｓ−ＦＥＴ４１Ａはオフ動作する。これに対してπＭＯ
Ｓ−ＦＥＴ３２がオフ制御され出力電圧ＶOUT が低電圧
となっている場合にはＭＯＳ−ＦＥＴ４１Ａはオン動作
する。またＭＯＳ−ＦＥＴ４１Ａのドレイン端子４１Ｂ
はプルアップされている。
【００２６】従ってＣＰＵ４２（図８）では、ＭＯＳ−
ＦＥＴ４１Ａのドレイン端子４１Ｂ及びソース端子４１
Ｃ間に電位差がない場合にはスイッチング回路３０には
保護機能が働いていない（すなわち異常無し）と判断で
き、これに対してドレイン端子４１Ｂ及びソース端子４
１Ｃ間に電位差がある場合にはスイッチング回路３０に
は保護機能が働いている（すなわち異常有り）と判断で
きる。
ＦＥＴ４１Ａのドレイン端子４１Ｂ及びソース端子４１
Ｃ間に電位差がない場合にはスイッチング回路３０には
保護機能が働いていない（すなわち異常無し）と判断で
き、これに対してドレイン端子４１Ｂ及びソース端子４
１Ｃ間に電位差がある場合にはスイッチング回路３０に
は保護機能が働いている（すなわち異常有り）と判断で
きる。
【００２７】
【発明が解決しようとする課題】ところで、上述したよ
うな従来の保護機能付きのスイッチング回路１１、３０
においては、負荷への電源投入時に突入電流が流れたと
きにも、半導体スイッチ１５、３２を過電流から保護す
るための過電流保護機能が働くため、電源投入時に負荷
に電源が投入されない不都合があった。
うな従来の保護機能付きのスイッチング回路１１、３０
においては、負荷への電源投入時に突入電流が流れたと
きにも、半導体スイッチ１５、３２を過電流から保護す
るための過電流保護機能が働くため、電源投入時に負荷
に電源が投入されない不都合があった。
【００２８】これを、図１２を用いて説明する。図１２
は定格電流値が１０〔Ａ〕程度の半導体スイッチにおけ
る電流値の変動を表す。このような半導体スイッチを用
いた場合には当該半導体スイッチを過電流から保護する
ために、一般には、ほぼ２０〔Ａ〕程度に過電流検出閾
値Ｔｈを設定し（すなわちコンパレータ２０、電流検出
回路３５の基準電圧値Ｖref を２０〔Ａ〕の電流値に対
応した値に設定する）、この過電流検出閾値Ｔｈ以上の
電流が流れたときに半導体スイッチをオフ制御する。
は定格電流値が１０〔Ａ〕程度の半導体スイッチにおけ
る電流値の変動を表す。このような半導体スイッチを用
いた場合には当該半導体スイッチを過電流から保護する
ために、一般には、ほぼ２０〔Ａ〕程度に過電流検出閾
値Ｔｈを設定し（すなわちコンパレータ２０、電流検出
回路３５の基準電圧値Ｖref を２０〔Ａ〕の電流値に対
応した値に設定する）、この過電流検出閾値Ｔｈ以上の
電流が流れたときに半導体スイッチをオフ制御する。
【００２９】これにより負荷の陥落やレアショート等に
よって生じる過電流から半導体スイッチを保護すること
ができる。しかしながら、図からも明らかなように、突
入電流の電流値も過電流閾値Ｔｈ以上となるため、突入
電流が流れたときにも半導体スイッチをオフ制御してし
まう。
よって生じる過電流から半導体スイッチを保護すること
ができる。しかしながら、図からも明らかなように、突
入電流の電流値も過電流閾値Ｔｈ以上となるため、突入
電流が流れたときにも半導体スイッチをオフ制御してし
まう。
【００３０】ところで、定格電流が１０〔Ａ〕程度の半
導体スイッチでは、負荷の陥落やレアショート等により
２０〔Ａ〕以上の電流が継続して流れた場合には半導体
スイッチが損傷するおそれがあるが、非常に短い時間で
あれば８０〔Ａ〕以上の電流が流れなければ損傷するお
それがないのが一般的である。従って、突入電流は通常
１秒程度と非常に短い時間しか流れず、かつほとんどの
場合８０〔Ａ〕以下なので、突入電流によって半導体ス
イッチが損傷するおそれはほとんど無いと考えられる。
かくして突入電流によって半導体スイッチをオフ制御し
てしまうのは、半導体スイッチの保護という点から見て
も、不必要であると考えることができる。
導体スイッチでは、負荷の陥落やレアショート等により
２０〔Ａ〕以上の電流が継続して流れた場合には半導体
スイッチが損傷するおそれがあるが、非常に短い時間で
あれば８０〔Ａ〕以上の電流が流れなければ損傷するお
それがないのが一般的である。従って、突入電流は通常
１秒程度と非常に短い時間しか流れず、かつほとんどの
場合８０〔Ａ〕以下なので、突入電流によって半導体ス
イッチが損傷するおそれはほとんど無いと考えられる。
かくして突入電流によって半導体スイッチをオフ制御し
てしまうのは、半導体スイッチの保護という点から見て
も、不必要であると考えることができる。
【００３１】本発明は以上の点を考慮してなされたもの
で、突入電流によって不必要に半導体スイッチをオフ制
御させることなく、かつ半導体スイッチを十分に保護す
ることができるインテリジェントパワースイッチ及びス
イッチング装置を提案しようとするものである。
で、突入電流によって不必要に半導体スイッチをオフ制
御させることなく、かつ半導体スイッチを十分に保護す
ることができるインテリジェントパワースイッチ及びス
イッチング装置を提案しようとするものである。
【００３２】
【課題を解決するための手段】上記課題を解決するため
本発明により成された請求項１に記載のインテリジェン
トパワースイッチは、図１の基本構成図に示すように、
制御信号入力端子への制御信号の入力に応じてオンされ
て電源５６を出力端子に接続された負荷６５に供給する
半導体スイッチ６１と、半導体スイッチ６１に過電流が
流れた場合に半導体スイッチ６１の制御信号入力端子に
信号を出力して半導体スイッチ６１をオフ制御すること
により、半導体スイッチ６１を過電流から保護する過電
流保護手段７２と、半導体スイッチ６１を流れる電流を
検出する電流検出手段６７と、電流検出手段６７により
検出された電流値を外部に出力するための外部出力手段
１０７とを設けるようにする。
本発明により成された請求項１に記載のインテリジェン
トパワースイッチは、図１の基本構成図に示すように、
制御信号入力端子への制御信号の入力に応じてオンされ
て電源５６を出力端子に接続された負荷６５に供給する
半導体スイッチ６１と、半導体スイッチ６１に過電流が
流れた場合に半導体スイッチ６１の制御信号入力端子に
信号を出力して半導体スイッチ６１をオフ制御すること
により、半導体スイッチ６１を過電流から保護する過電
流保護手段７２と、半導体スイッチ６１を流れる電流を
検出する電流検出手段６７と、電流検出手段６７により
検出された電流値を外部に出力するための外部出力手段
１０７とを設けるようにする。
【００３３】以上の構成において、外部出力手段１０７
から出力される検出電流値を見れば、半導体スイッチ６
１に、例えば突入電流が流れているのか、短絡による過
電流が流れているのか等を容易に判断することができ
る。
から出力される検出電流値を見れば、半導体スイッチ６
１に、例えば突入電流が流れているのか、短絡による過
電流が流れているのか等を容易に判断することができ
る。
【００３４】また請求項２に記載のスイッチング装置
は、図１の基本構成図に示すように、請求項１に記載の
インテリジェントパワースイッチ５５と、外部出力手段
１０７に接続され、電流検出手段６７により検出された
電流を監視し、半導体スイッチ６１に異常電流が流れた
ことを表す監視結果を得たとき、半導体スイッチ６１の
制御信号入力端子に信号を出力して半導体スイッチ６１
をオフ制御する制御手段５４Ｂと、制御手段５４Ｂが異
常電流が流れたか否かを判断するための閾値データＦが
格納されたデータ格納手段５４Ｃとを設けるようにす
る。
は、図１の基本構成図に示すように、請求項１に記載の
インテリジェントパワースイッチ５５と、外部出力手段
１０７に接続され、電流検出手段６７により検出された
電流を監視し、半導体スイッチ６１に異常電流が流れた
ことを表す監視結果を得たとき、半導体スイッチ６１の
制御信号入力端子に信号を出力して半導体スイッチ６１
をオフ制御する制御手段５４Ｂと、制御手段５４Ｂが異
常電流が流れたか否かを判断するための閾値データＦが
格納されたデータ格納手段５４Ｃとを設けるようにす
る。
【００３５】以上の構成において、制御手段５４Ｂは半
導体スイッチ６１を流れる電流Ｉ0を監視し、その監視
結果とデータ格納手段５４Ｃの閾値データを比較するこ
とにより、半導体スイッチ６１に異常電流が流れたか否
かを判断して半導体スイッチ６１をオンオフ制御する。
この結果、半導体スイッチ６１に流れている電流が異常
電流なのかそうでないのかを容易に判断できるため、半
導体スイッチ６１を本当にオフ制御しなければならない
ときだけ的確にオフ制御できる。
導体スイッチ６１を流れる電流Ｉ0を監視し、その監視
結果とデータ格納手段５４Ｃの閾値データを比較するこ
とにより、半導体スイッチ６１に異常電流が流れたか否
かを判断して半導体スイッチ６１をオンオフ制御する。
この結果、半導体スイッチ６１に流れている電流が異常
電流なのかそうでないのかを容易に判断できるため、半
導体スイッチ６１を本当にオフ制御しなければならない
ときだけ的確にオフ制御できる。
【００３６】また請求項３に記載のスイッチング装置
は、過電流保護手段７２は、一方の入力端子に半導体ス
イッチ６１に流れる電流値に応じた電圧値を入力すると
共に、他方の入力端子に半導体スイッチ６１に短期間で
もその電流が流れた場合には半導体スイッチ６１が破損
するおそれのある電流値に対応した基準電圧値Ｖref と
を入力し、半導体スイッチ６１に流れる電流値に応じた
電圧値が基準電圧値Ｖre f 以上になったとき、出力端子
から半導体スイッチ６１の制御信号入力端子に信号を出
力して半導体スイッチ６１をオフ制御し、データ格納手
段５４Ｃには、短期間でもその電流が流れた場合には半
導体スイッチ６１が破損するおそれのある電流値に比し
て低い電流値Ｔｈ1 が閾値データとして格納され、制御
手段５４Ｂは、半導体スイッチ６１に閾値データＴｈ1
以上の電流が継続してある一定期間以上流れた場合に、
半導体スイッチ６１の制御信号入力端子に信号を出力し
て半導体スイッチ６１をオフ制御するようにする。
は、過電流保護手段７２は、一方の入力端子に半導体ス
イッチ６１に流れる電流値に応じた電圧値を入力すると
共に、他方の入力端子に半導体スイッチ６１に短期間で
もその電流が流れた場合には半導体スイッチ６１が破損
するおそれのある電流値に対応した基準電圧値Ｖref と
を入力し、半導体スイッチ６１に流れる電流値に応じた
電圧値が基準電圧値Ｖre f 以上になったとき、出力端子
から半導体スイッチ６１の制御信号入力端子に信号を出
力して半導体スイッチ６１をオフ制御し、データ格納手
段５４Ｃには、短期間でもその電流が流れた場合には半
導体スイッチ６１が破損するおそれのある電流値に比し
て低い電流値Ｔｈ1 が閾値データとして格納され、制御
手段５４Ｂは、半導体スイッチ６１に閾値データＴｈ1
以上の電流が継続してある一定期間以上流れた場合に、
半導体スイッチ６１の制御信号入力端子に信号を出力し
て半導体スイッチ６１をオフ制御するようにする。
【００３７】以上の構成において、過電流保護手段７２
は、大抵の突入電流程度の電流値では半導体スイッチ６
１をオフさせることなく、半導体スイッチ６１に短期間
でもその電流値が流れたら半導体スイッチ６１を損傷す
るおそれのあるような突発的な大電流が流れときのみオ
フ制御する。これに対して制御手段５４Ｂは、例えば負
荷６５の短絡やレアショートのように閾値データＴｈ1
以上の電流が継続してある一定期間以上流れた場合には
半導体スイッチ６１が損傷するおそれがあるので、この
ような場合に半導体スイッチ６１をオフ制御する。この
結果、スイッチング装置は、突入電流に対しては半導体
スイッチ６１をオフ制御することなく、それ以外の半導
体スイッチ６１を損傷するおそれのある異常電流に対し
ては半導体スイッチ６１をオフ制御させることができ
る。
は、大抵の突入電流程度の電流値では半導体スイッチ６
１をオフさせることなく、半導体スイッチ６１に短期間
でもその電流値が流れたら半導体スイッチ６１を損傷す
るおそれのあるような突発的な大電流が流れときのみオ
フ制御する。これに対して制御手段５４Ｂは、例えば負
荷６５の短絡やレアショートのように閾値データＴｈ1
以上の電流が継続してある一定期間以上流れた場合には
半導体スイッチ６１が損傷するおそれがあるので、この
ような場合に半導体スイッチ６１をオフ制御する。この
結果、スイッチング装置は、突入電流に対しては半導体
スイッチ６１をオフ制御することなく、それ以外の半導
体スイッチ６１を損傷するおそれのある異常電流に対し
ては半導体スイッチ６１をオフ制御させることができ
る。
【００３８】また請求項４に記載のスイッチング装置
は、データ格納手段５４Ｃには、半導体スイッチ６１と
負荷６５とを接続する電線６４の発煙特性を考慮した閾
値データＡＲ１が格納され、制御手段５４Ｂは、検出電
流の電流時間積を監視すると共に該電流時間積と閾値デ
ータＡＲ１を比較し、電流時間積が閾値データＡＲ１以
上になったとき半導体スイッチ６１をオフ制御するよう
にする。
は、データ格納手段５４Ｃには、半導体スイッチ６１と
負荷６５とを接続する電線６４の発煙特性を考慮した閾
値データＡＲ１が格納され、制御手段５４Ｂは、検出電
流の電流時間積を監視すると共に該電流時間積と閾値デ
ータＡＲ１を比較し、電流時間積が閾値データＡＲ１以
上になったとき半導体スイッチ６１をオフ制御するよう
にする。
【００３９】以上の構成において、制御手段５４Ｂは電
線６４に発煙のおそれのあるような異常電流が流れるこ
とを、検出電流の電流時間積とデータ格納手段５４Ｃに
格納された閾値データＡＲ１を比較することにより検知
し、このような異常電流が流れた場合には半導体スイッ
チ６１をオフ制御する。
線６４に発煙のおそれのあるような異常電流が流れるこ
とを、検出電流の電流時間積とデータ格納手段５４Ｃに
格納された閾値データＡＲ１を比較することにより検知
し、このような異常電流が流れた場合には半導体スイッ
チ６１をオフ制御する。
【００４０】また請求項５に記載のスイッチング装置
は、過電流保護手段７２は、一方の入力端子に半導体ス
イッチ６１に流れる電流値に応じた電圧値を入力すると
共に、他方の入力端子に半導体スイッチ６１に短期間で
もその電流が流れた場合には半導体スイッチ６１が破損
するおそれのある電流値に対応した基準電圧値Ｖref と
を入力し、半導体スイッチ６１に流れる電流値に応じた
電圧値が基準電圧値Ｖre f 以上になったとき、出力端子
から半導体スイッチ６１の制御信号入力端子に信号を出
力して半導体スイッチ６１をオフ制御し、データ格納手
段５４Ｃには、短期間でもその電流が流れた場合には半
導体スイッチ６１が破損するおそれのある電流値に比し
て低い電流値が第１の閾値データＴｈ1 として格納され
ていると共に、半導体スイッチ６１と負荷６５とを接続
する電線の発煙特性を考慮した第２の閾値データＡＲ１
が格納され、制御手段５４Ｂは、半導体スイッチ６１に
第１の閾値データＴｈ1 以上の電流が継続してある一定
期間以上流れた場合、又は検出電流の所定期間内の電流
時間積が第２の閾値データＡＲ１以上になったとき、半
導体スイッチ６１をオフ制御するようにする。
は、過電流保護手段７２は、一方の入力端子に半導体ス
イッチ６１に流れる電流値に応じた電圧値を入力すると
共に、他方の入力端子に半導体スイッチ６１に短期間で
もその電流が流れた場合には半導体スイッチ６１が破損
するおそれのある電流値に対応した基準電圧値Ｖref と
を入力し、半導体スイッチ６１に流れる電流値に応じた
電圧値が基準電圧値Ｖre f 以上になったとき、出力端子
から半導体スイッチ６１の制御信号入力端子に信号を出
力して半導体スイッチ６１をオフ制御し、データ格納手
段５４Ｃには、短期間でもその電流が流れた場合には半
導体スイッチ６１が破損するおそれのある電流値に比し
て低い電流値が第１の閾値データＴｈ1 として格納され
ていると共に、半導体スイッチ６１と負荷６５とを接続
する電線の発煙特性を考慮した第２の閾値データＡＲ１
が格納され、制御手段５４Ｂは、半導体スイッチ６１に
第１の閾値データＴｈ1 以上の電流が継続してある一定
期間以上流れた場合、又は検出電流の所定期間内の電流
時間積が第２の閾値データＡＲ１以上になったとき、半
導体スイッチ６１をオフ制御するようにする。
【００４１】以上の構成において、過電流保護手段７２
は半導体スイッチ６１に突発的な大電流が流れときのみ
半導体スイッチ６１をオフ制御する。また制御手段５４
Ｂは、閾値データＴｈ1 以上の電流が継続してある一定
期間以上流れた場合には半導体スイッチ６１が損傷する
おそれがあるので半導体スイッチ６１をオフ制御すると
共に、所定期間内の電流時間積が閾値ＡＲ１以上のとき
には電線６４が発煙するおそれがあるので半導体スイッ
チ６１をオフ制御する。
は半導体スイッチ６１に突発的な大電流が流れときのみ
半導体スイッチ６１をオフ制御する。また制御手段５４
Ｂは、閾値データＴｈ1 以上の電流が継続してある一定
期間以上流れた場合には半導体スイッチ６１が損傷する
おそれがあるので半導体スイッチ６１をオフ制御すると
共に、所定期間内の電流時間積が閾値ＡＲ１以上のとき
には電線６４が発煙するおそれがあるので半導体スイッ
チ６１をオフ制御する。
【００４２】また請求項６に記載のスイッチング装置
は、データ格納手段５４Ｃには、半導体スイッチ６１と
負荷６５とを接続する電線６４の発煙特性未満であり、
かつ負荷の動作可能特性以上の閾値データＡＲ１が格納
され、制御手段５４Ｂは、検出電流の所定時間内の電流
時間積が閾値データＡＲ１以上になったとき半導体スイ
ッチ６１をオフ制御するようにする。
は、データ格納手段５４Ｃには、半導体スイッチ６１と
負荷６５とを接続する電線６４の発煙特性未満であり、
かつ負荷の動作可能特性以上の閾値データＡＲ１が格納
され、制御手段５４Ｂは、検出電流の所定時間内の電流
時間積が閾値データＡＲ１以上になったとき半導体スイ
ッチ６１をオフ制御するようにする。
【００４３】以上の構成において、制御手段５４Ｂは負
荷６５の動作は十分に確保されかつ電線６４の発煙は確
実に回避できるような電流の範囲内で半導体スイッチ６
１をオン制御できるようになる。
荷６５の動作は十分に確保されかつ電線６４の発煙は確
実に回避できるような電流の範囲内で半導体スイッチ６
１をオン制御できるようになる。
【００４４】また請求項７に記載のインテリジェントパ
ワースイッチ５５は、図１の基本構成図に示すように、
半導体スイッチ６１の温度が所定値以上になったとき、
半導体スイッチ６１の制御信号入力端子に信号を出力し
て半導体スイッチ６１をオフ制御することにより半導体
スイッチ６１を過熱から保護する過熱保護手段７０、７
１を設けるようにした。
ワースイッチ５５は、図１の基本構成図に示すように、
半導体スイッチ６１の温度が所定値以上になったとき、
半導体スイッチ６１の制御信号入力端子に信号を出力し
て半導体スイッチ６１をオフ制御することにより半導体
スイッチ６１を過熱から保護する過熱保護手段７０、７
１を設けるようにした。
【００４５】さらに請求項８に記載のスイッチング装置
においては、図１の基本構成図に示すように、半導体ス
イッチ６１の温度が所定値以上になったとき、半導体ス
イッチ６１の制御信号入力端子に信号を出力して半導体
スイッチ６１をオフ制御することにより半導体スイッチ
６１を過熱から保護する過熱保護手段７０、７１を設け
るようにした。
においては、図１の基本構成図に示すように、半導体ス
イッチ６１の温度が所定値以上になったとき、半導体ス
イッチ６１の制御信号入力端子に信号を出力して半導体
スイッチ６１をオフ制御することにより半導体スイッチ
６１を過熱から保護する過熱保護手段７０、７１を設け
るようにした。
【００４６】
【発明の実施の形態】以下、本発明の実施の形態の具体
例を図面を参照して説明する。 （１）スイッチング装置の概略構成 図２は、本発明によるスイッチング装置５０の概略構成
をジャンクションブロック（Ｊ／Ｂ）５１に適用した場
合について示す。スイッチング装置５０のインターフェ
ース（Ｉ／Ｆ）５２には、各負荷５３Ａ、５３Ｂ、５３
Ｃ、……、５３Ｘに対応した操作スイッチ（図示せず）
からのスイッチング制御信号Ｓ１が入力され、これがマ
イコン５４に供給される。ここでスイッチング装置５０
には各負荷５３Ａ、５３Ｂ、５３Ｃ、……、５３Ｘそれ
ぞれに対応したＩＰＳ（インテリジェントパワースイッ
チ）５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘが設けられ
ており、マイコン５４は各負荷５３Ａ、５３Ｂ、５３
Ｃ、……、５３Ｘに対応した操作スイッチからのスイッ
チング制御信号Ｓ１（以下、これを単に制御信号Ｓ１と
呼ぶ）を、対応するＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、…
…、５５Ｘに送出する。かくして各ＩＰＳ５５Ａ、５５
Ｂ、５５Ｃ、……、５５Ｘは操作スイッチのスイッチン
グ操作に応じてオンオフが制御されることにより、バッ
テリ５６からの電源が各負荷５３Ａ、５３Ｂ、５３Ｃ、
……、５３Ｘに選択的に供給される。
例を図面を参照して説明する。 （１）スイッチング装置の概略構成 図２は、本発明によるスイッチング装置５０の概略構成
をジャンクションブロック（Ｊ／Ｂ）５１に適用した場
合について示す。スイッチング装置５０のインターフェ
ース（Ｉ／Ｆ）５２には、各負荷５３Ａ、５３Ｂ、５３
Ｃ、……、５３Ｘに対応した操作スイッチ（図示せず）
からのスイッチング制御信号Ｓ１が入力され、これがマ
イコン５４に供給される。ここでスイッチング装置５０
には各負荷５３Ａ、５３Ｂ、５３Ｃ、……、５３Ｘそれ
ぞれに対応したＩＰＳ（インテリジェントパワースイッ
チ）５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘが設けられ
ており、マイコン５４は各負荷５３Ａ、５３Ｂ、５３
Ｃ、……、５３Ｘに対応した操作スイッチからのスイッ
チング制御信号Ｓ１（以下、これを単に制御信号Ｓ１と
呼ぶ）を、対応するＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、…
…、５５Ｘに送出する。かくして各ＩＰＳ５５Ａ、５５
Ｂ、５５Ｃ、……、５５Ｘは操作スイッチのスイッチン
グ操作に応じてオンオフが制御されることにより、バッ
テリ５６からの電源が各負荷５３Ａ、５３Ｂ、５３Ｃ、
……、５３Ｘに選択的に供給される。
【００４７】かかる構成に加えて、ＩＰＳ５５Ａ、５５
Ｂ、５５Ｃ、……、５５Ｘは、後述するように、半導体
スイッチを流れる電流量を検出し、当該検出結果をマイ
コン５４に送出する。そしてマイコン５４はこの検出結
果に基づいて半導体スイッチに流れる電流特性を時間要
素も含めて監視し、半導体スイッチに異常電流が流れた
ことを検知したとき、半導体スイッチをオフ制御するた
めの制御信号をＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、
５５Ｘに送出する。
Ｂ、５５Ｃ、……、５５Ｘは、後述するように、半導体
スイッチを流れる電流量を検出し、当該検出結果をマイ
コン５４に送出する。そしてマイコン５４はこの検出結
果に基づいて半導体スイッチに流れる電流特性を時間要
素も含めて監視し、半導体スイッチに異常電流が流れた
ことを検知したとき、半導体スイッチをオフ制御するた
めの制御信号をＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、
５５Ｘに送出する。
【００４８】この実施態様の場合、マイコン５４は、Ｉ
ＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘの半導体ス
イッチに一定値以上の電流が継続してある一定期間以上
流れており半導体スイッチが損傷するおそれがあると判
断した場合、又はＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、…
…、５５Ｘと負荷５３Ａ、５３Ｂ、５３Ｃ、……、５３
Ｘとを接続する電線の発煙特性に近い電流が流れている
ことを検知した場合に、ＩＰＳ５５Ａ、５５Ｂ、５５
Ｃ、……、５５Ｘの半導体スイッチをオフ制御するよう
になされている。
ＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘの半導体ス
イッチに一定値以上の電流が継続してある一定期間以上
流れており半導体スイッチが損傷するおそれがあると判
断した場合、又はＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、…
…、５５Ｘと負荷５３Ａ、５３Ｂ、５３Ｃ、……、５３
Ｘとを接続する電線の発煙特性に近い電流が流れている
ことを検知した場合に、ＩＰＳ５５Ａ、５５Ｂ、５５
Ｃ、……、５５Ｘの半導体スイッチをオフ制御するよう
になされている。
【００４９】これによりスイッチング装置５０において
は、突入電流によって半導体スイッチをオフ制御させる
ことなく（突入電流は継続期間が短いため）、半導体ス
イッチを損傷するような過電流が流れたときのみ有効に
半導体スイッチをオフ制御できると共に、従来電線を保
護するために各ＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、
５５Ｘの前段に設ける必要があったヒューズを省略する
ことができる。またマイコン５４は半導体スイッチに流
れる電流が異常電流であることを検知すると、インター
フェース５２を介して異常信号Ｓ２を送出することによ
りそのことを例えばインジケータランプ等でなる異常表
示部（図示せず）に通知する。
は、突入電流によって半導体スイッチをオフ制御させる
ことなく（突入電流は継続期間が短いため）、半導体ス
イッチを損傷するような過電流が流れたときのみ有効に
半導体スイッチをオフ制御できると共に、従来電線を保
護するために各ＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、
５５Ｘの前段に設ける必要があったヒューズを省略する
ことができる。またマイコン５４は半導体スイッチに流
れる電流が異常電流であることを検知すると、インター
フェース５２を介して異常信号Ｓ２を送出することによ
りそのことを例えばインジケータランプ等でなる異常表
示部（図示せず）に通知する。
【００５０】またスイッチング装置５０においては、各
ＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘの半導体
スイッチを動作させるための駆動電圧を発生するチャー
ジポンプ５７を複数のＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、
……、５５Ｘで共有化するようになされている。すなわ
ち１つのチャージポンプ５７で発生させた駆動電圧によ
って複数の半導体スイッチを駆動させるようにしてい
る。またチャージポンプ５７とＩＰＳ５５Ａ、５５Ｂ、
５５Ｃ、……、５５Ｘの間の電源ライン上には例えばＬ
Ｃフィルタでなるノイズ除去回路５８が設けられ、当該
ノイズ除去回路５８によってチャージポンプ５７の発振
動作により電源ライン上に乗ったノイズを除去する。
ＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘの半導体
スイッチを動作させるための駆動電圧を発生するチャー
ジポンプ５７を複数のＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、
……、５５Ｘで共有化するようになされている。すなわ
ち１つのチャージポンプ５７で発生させた駆動電圧によ
って複数の半導体スイッチを駆動させるようにしてい
る。またチャージポンプ５７とＩＰＳ５５Ａ、５５Ｂ、
５５Ｃ、……、５５Ｘの間の電源ライン上には例えばＬ
Ｃフィルタでなるノイズ除去回路５８が設けられ、当該
ノイズ除去回路５８によってチャージポンプ５７の発振
動作により電源ライン上に乗ったノイズを除去する。
【００５１】これによりスイッチング装置５０において
は、チャージポンプ５７から発生するノイズを最小限に
抑えることができると共に電源ライン上に乗ったノイズ
を１つのノイズ除去回路５８で除去できるため構成を簡
易化することができる。因に従来のこの種のスイッチン
グ装置では、各半導体スイッチごとにチャージポンプを
設けているため、チャージポンプから発生するノイズが
非常に大きくなりこのノイズが電源ラインや信号ライン
に乗って装置全体に悪影響を及ぼすと共に各半導体スイ
ッチごとにノイズ除去回路を設ける必要があるため構成
が複雑化する問題があった。
は、チャージポンプ５７から発生するノイズを最小限に
抑えることができると共に電源ライン上に乗ったノイズ
を１つのノイズ除去回路５８で除去できるため構成を簡
易化することができる。因に従来のこの種のスイッチン
グ装置では、各半導体スイッチごとにチャージポンプを
設けているため、チャージポンプから発生するノイズが
非常に大きくなりこのノイズが電源ラインや信号ライン
に乗って装置全体に悪影響を及ぼすと共に各半導体スイ
ッチごとにノイズ除去回路を設ける必要があるため構成
が複雑化する問題があった。
【００５２】実際上、チャージポンプ５７から発生する
ノイズとしては伝導ノイズと輻射ノイズがあり、このう
ち伝導ノイズは上述したノイズ除去回路５８によって除
去し、輻射ノイズはチャージポンプ５７に金属ケースを
被覆することにより抑制する。
ノイズとしては伝導ノイズと輻射ノイズがあり、このう
ち伝導ノイズは上述したノイズ除去回路５８によって除
去し、輻射ノイズはチャージポンプ５７に金属ケースを
被覆することにより抑制する。
【００５３】（２）スイッチング装置の詳細構成 （２−１）ＩＰＳの構成 次にスイッチング装置５０の詳細構成を、図３を用いて
説明する。図３では、図２中の複数のＩＰＳ５５Ａ、５
５Ｂ、５５Ｃ、……、５５Ｘのうちの１つを取り出しそ
のＩＰＳ５５Ａの構成、及びそのＩＰＳ５５Ａとマイコ
ン５４との関係について説明する。また一つのＩＰＳ５
５Ａと別のＩＰＳ５５Ｂ、５５Ｃ、……、５５Ｘの構成
は以下の説明と同様であり、別のＩＰＳ５５Ｂ、５５
Ｃ、……、５５Ｘとマイコン５４との関係も以下の説明
と同様であるため、一つのＩＰＳ５５Ａの説明によって
別のＩＰＳ５５Ｂ、５５Ｃ、……、５５Ｘの説明を省略
する。
説明する。図３では、図２中の複数のＩＰＳ５５Ａ、５
５Ｂ、５５Ｃ、……、５５Ｘのうちの１つを取り出しそ
のＩＰＳ５５Ａの構成、及びそのＩＰＳ５５Ａとマイコ
ン５４との関係について説明する。また一つのＩＰＳ５
５Ａと別のＩＰＳ５５Ｂ、５５Ｃ、……、５５Ｘの構成
は以下の説明と同様であり、別のＩＰＳ５５Ｂ、５５
Ｃ、……、５５Ｘとマイコン５４との関係も以下の説明
と同様であるため、一つのＩＰＳ５５Ａの説明によって
別のＩＰＳ５５Ｂ、５５Ｃ、……、５５Ｘの説明を省略
する。
【００５４】ＩＰＳ５５Ａは、パワーＭＯＳ−ＦＥＴ６
１のオンオフがゲートに供給される制御電圧によって制
御されることにより、バッテリ５６からノイズ除去回路
５８を介して電源入力端子６２に印加された電源電圧Ｖ
B を必要なときだけ出力端子６３及び電線６４を介して
負荷６５に供給するようになされている。またＩＰＳ５
５Ａは、ＭＯＳ−ＦＥＴ６１を過電流及び過熱から保護
するための過電流保護機能及び過熱保護機能を有する。
１のオンオフがゲートに供給される制御電圧によって制
御されることにより、バッテリ５６からノイズ除去回路
５８を介して電源入力端子６２に印加された電源電圧Ｖ
B を必要なときだけ出力端子６３及び電線６４を介して
負荷６５に供給するようになされている。またＩＰＳ５
５Ａは、ＭＯＳ−ＦＥＴ６１を過電流及び過熱から保護
するための過電流保護機能及び過熱保護機能を有する。
【００５５】ＩＰＳ５５Ａは、大きく分けて、メインの
半導体スイッチとしてのパワーＭＯＳ−ＦＥＴ６１（以
下、これを単にＭＯＳ−ＦＥＴ６１と呼ぶ）と、シャン
ト抵抗Ｒ0 を有しＭＯＳ−ＦＥＴ６１を流れる電流値Ｉ
0 を検出する電流検出回路６７と、電流検出回路６７か
ら得られた電流に応じた電圧値とＭＯＳ−ＦＥＴ６１に
短期間でもその電流が流れた場合にはＭＯＳ−ＦＥＴ６
１が破損するおそれのある電流値に対応した基準電圧値
とを比較することによりＭＯＳ−ＦＥＴ６１に突発的な
大電流が流れか否かを検出する過電流検出回路６８と、
過電流検出回路６８の検出結果と制御信号Ｓ0 との論理
積をＭＯＳ−ＦＥＴ６１をオンオフ制御するための制御
電圧としてＭＯＳ−ＦＥＴ６１のゲートに供給する論理
積回路６９と、ＭＯＳ−ＦＥＴ６９の温度に応じた論理
値を出力する温度検出回路７０と、温度検出回路７０の
検出論理結果に基づいてＭＯＳ−ＦＥＴ６１のゲート電
圧を強制的に降下させてＭＯＳ−ＦＥＴ６１をオフ動作
させる過熱防止回路７１と、それ以外の回路とにより構
成されている。
半導体スイッチとしてのパワーＭＯＳ−ＦＥＴ６１（以
下、これを単にＭＯＳ−ＦＥＴ６１と呼ぶ）と、シャン
ト抵抗Ｒ0 を有しＭＯＳ−ＦＥＴ６１を流れる電流値Ｉ
0 を検出する電流検出回路６７と、電流検出回路６７か
ら得られた電流に応じた電圧値とＭＯＳ−ＦＥＴ６１に
短期間でもその電流が流れた場合にはＭＯＳ−ＦＥＴ６
１が破損するおそれのある電流値に対応した基準電圧値
とを比較することによりＭＯＳ−ＦＥＴ６１に突発的な
大電流が流れか否かを検出する過電流検出回路６８と、
過電流検出回路６８の検出結果と制御信号Ｓ0 との論理
積をＭＯＳ−ＦＥＴ６１をオンオフ制御するための制御
電圧としてＭＯＳ−ＦＥＴ６１のゲートに供給する論理
積回路６９と、ＭＯＳ−ＦＥＴ６９の温度に応じた論理
値を出力する温度検出回路７０と、温度検出回路７０の
検出論理結果に基づいてＭＯＳ−ＦＥＴ６１のゲート電
圧を強制的に降下させてＭＯＳ−ＦＥＴ６１をオフ動作
させる過熱防止回路７１と、それ以外の回路とにより構
成されている。
【００５６】電流検出回路６７はシャント抵抗Ｒ0 を流
れる電流値Ｉ0 をシャント抵抗Ｒ0の両端電圧を基に求
める。ここでシャント抵抗Ｒ0 としては抵抗値が10〔ｍ
Ω〕、抵抗許容値が±５〔％〕程度のものが用いられて
おり、ワンチップ化された拡散抵抗やポリシリコン抵抗
を用いることにより精度の良い電流検出ができるように
なされている。
れる電流値Ｉ0 をシャント抵抗Ｒ0の両端電圧を基に求
める。ここでシャント抵抗Ｒ0 としては抵抗値が10〔ｍ
Ω〕、抵抗許容値が±５〔％〕程度のものが用いられて
おり、ワンチップ化された拡散抵抗やポリシリコン抵抗
を用いることにより精度の良い電流検出ができるように
なされている。
【００５７】電流検出回路６７はシャント抵抗Ｒ0 の一
端の電圧を分圧抵抗Ｒ1 及びＲ2 を介して差動増幅回路
７２の非反転入力端に入力すると共にシャント抵抗Ｒ0
の他端の電圧を入力抵抗Ｒ3 を介して差動増幅回路７２
の反転入力端に入力し、かつ差動増幅回路７２の反転入
力端と出力端とを抵抗Ｒ4 を介して接続することによ
り、ＭＯＳ−ＦＥＴ６１からの出力電流値Ｉ0 に応じた
電圧値を出力し得るようになされている。
端の電圧を分圧抵抗Ｒ1 及びＲ2 を介して差動増幅回路
７２の非反転入力端に入力すると共にシャント抵抗Ｒ0
の他端の電圧を入力抵抗Ｒ3 を介して差動増幅回路７２
の反転入力端に入力し、かつ差動増幅回路７２の反転入
力端と出力端とを抵抗Ｒ4 を介して接続することによ
り、ＭＯＳ−ＦＥＴ６１からの出力電流値Ｉ0 に応じた
電圧値を出力し得るようになされている。
【００５８】過電流検出回路６８は、コンパレータ７３
の非反転入力端に電流検出回路６７からの検出電圧値を
入力すると共に反転入力端に基準電圧発生器７４によっ
て生成されたＭＯＳ−ＦＥＴ６１に短期間でもその電流
が流れた場合にはＭＯＳ−ＦＥＴ６１が破損するおそれ
のある電流値（例えばＭＯＳ−ＦＥＴ６１の定格電流が
１０〔Ａ〕程度であった場合には７０〔Ａ〕適度）に対
応した基準電圧値を入力し、検出電圧値が基準電圧値以
上になったとき出力を正電位（以下、これを正論理と呼
び、零電位を負論理と呼ぶ）を出力する。そしてコンパ
レータ７３の出力をインバータ７５を介して論理積回路
６９に出力する。かくして過電流検出回路６８はＭＯＳ
−ＦＥＴ６１に大電流が流れた場合には正論理を出力
し、これに対して大電流が流れない場合には負論理を出
力する。
の非反転入力端に電流検出回路６７からの検出電圧値を
入力すると共に反転入力端に基準電圧発生器７４によっ
て生成されたＭＯＳ−ＦＥＴ６１に短期間でもその電流
が流れた場合にはＭＯＳ−ＦＥＴ６１が破損するおそれ
のある電流値（例えばＭＯＳ−ＦＥＴ６１の定格電流が
１０〔Ａ〕程度であった場合には７０〔Ａ〕適度）に対
応した基準電圧値を入力し、検出電圧値が基準電圧値以
上になったとき出力を正電位（以下、これを正論理と呼
び、零電位を負論理と呼ぶ）を出力する。そしてコンパ
レータ７３の出力をインバータ７５を介して論理積回路
６９に出力する。かくして過電流検出回路６８はＭＯＳ
−ＦＥＴ６１に大電流が流れた場合には正論理を出力
し、これに対して大電流が流れない場合には負論理を出
力する。
【００５９】論理積回路６９は、論理積否定回路７６に
制御信号入力端子７７を介して制御信号Ｓ0 を入力する
と共に過電流検出回路６８からの論理値を入力し、それ
らの論理積否定結果を求める。論理積否定回路７６の出
力はインバータ７８を介してバッファ７９に供給され
る。そしてバッファ７９の出力が抵抗Ｒ5 を介してＭＯ
Ｓ−ＦＥＴ６１のゲートに供給される。
制御信号入力端子７７を介して制御信号Ｓ0 を入力する
と共に過電流検出回路６８からの論理値を入力し、それ
らの論理積否定結果を求める。論理積否定回路７６の出
力はインバータ７８を介してバッファ７９に供給され
る。そしてバッファ７９の出力が抵抗Ｒ5 を介してＭＯ
Ｓ−ＦＥＴ６１のゲートに供給される。
【００６０】ここで論理積回路６９は、例えば制御信号
Ｓ0 が正論理（この実施形態では正論理が５〔Ｖ〕程度
に、負論理が０〔Ｖ〕に設定されている）であり、かつ
過電流検出回路６８からの出力が正論理（大電流でない
ことを表す）であった場合には、インバータ７８から正
論理（この実施形態では５〔Ｖ〕の電圧値）の信号を出
力する。これに対して制御信号Ｓ0 が正論理であり、か
つ過電流検出回路６８からの出力が負論理であった場合
には、インバータ７８から負論理（０〔Ｖ〕）の信号を
出力する。
Ｓ0 が正論理（この実施形態では正論理が５〔Ｖ〕程度
に、負論理が０〔Ｖ〕に設定されている）であり、かつ
過電流検出回路６８からの出力が正論理（大電流でない
ことを表す）であった場合には、インバータ７８から正
論理（この実施形態では５〔Ｖ〕の電圧値）の信号を出
力する。これに対して制御信号Ｓ0 が正論理であり、か
つ過電流検出回路６８からの出力が負論理であった場合
には、インバータ７８から負論理（０〔Ｖ〕）の信号を
出力する。
【００６１】このように論理積回路６９は、過電流検出
回路６８によってＭＯＳ−ＦＥＴ６１に大電流が流れた
ことを表す論理値が得られたとき、または制御信号Ｓ0
がＭＯＳ−ＦＥＴ６１をオフ動作させるための信号であ
ったときに負論理の信号を出力する。
回路６８によってＭＯＳ−ＦＥＴ６１に大電流が流れた
ことを表す論理値が得られたとき、または制御信号Ｓ0
がＭＯＳ−ＦＥＴ６１をオフ動作させるための信号であ
ったときに負論理の信号を出力する。
【００６２】またバッファ７９にはチャージポンプ５７
の出力が供給され、これによりＭＯＳ−ＦＥＴ６１のゲ
ートには当該ＭＯＳ−ＦＥＴ６１をオン制御させようと
する場合に必要な電圧値が確保される。すなわちこの例
の場合、インバータ７８からの正論理出力は５〔Ｖ〕に
設定され、これがバッファ７９によって１２〔Ｖ〕だけ
レベルシフトされる結果バッファ出力は１７〔Ｖ〕とな
る。
の出力が供給され、これによりＭＯＳ−ＦＥＴ６１のゲ
ートには当該ＭＯＳ−ＦＥＴ６１をオン制御させようと
する場合に必要な電圧値が確保される。すなわちこの例
の場合、インバータ７８からの正論理出力は５〔Ｖ〕に
設定され、これがバッファ７９によって１２〔Ｖ〕だけ
レベルシフトされる結果バッファ出力は１７〔Ｖ〕とな
る。
【００６３】従って、インバータ出力が正論理の場合に
はＭＯＳ−ＦＥＴ６１のゲートには１７〔Ｖ〕の電圧が
印加されるためＭＯＳ−ＦＥＴ６１は正常にオン動作す
る。これに対してインバータ出力が負論理の場合にはバ
ッファ７９は接地電位となり、この結果ゲート−ソース
間に電位差が得られないのでＭＯＳ−ＦＥＴ６１はオフ
動作する。なおＭＯＳ−ＦＥＴ６１のゲート及びソース
間にはダイオード８１及びツェナダイオード８２が接続
されており、これによりゲートに必要以上の過電圧が印
加されようとした場合にこれをバイパスさせることがで
きＭＯＳ−ＦＥＴ６１の損傷を防止することができる。
はＭＯＳ−ＦＥＴ６１のゲートには１７〔Ｖ〕の電圧が
印加されるためＭＯＳ−ＦＥＴ６１は正常にオン動作す
る。これに対してインバータ出力が負論理の場合にはバ
ッファ７９は接地電位となり、この結果ゲート−ソース
間に電位差が得られないのでＭＯＳ−ＦＥＴ６１はオフ
動作する。なおＭＯＳ−ＦＥＴ６１のゲート及びソース
間にはダイオード８１及びツェナダイオード８２が接続
されており、これによりゲートに必要以上の過電圧が印
加されようとした場合にこれをバイパスさせることがで
きＭＯＳ−ＦＥＴ６１の損傷を防止することができる。
【００６４】温度検出回路７０は複数のダイオードが縦
続接続されてなる温度検出素子８３を有する。実際上、
温度検出素子８３はＭＯＳ−ＦＥＴ６１の近傍に設けら
れている。温度検出回路７０は、この温度検出素子８３
がコンパレータ８４の反転入力端に接続されていると共
にコンパレータ８４の非反転入力端に基準電圧発生器８
５によって生成された基準電圧を入力するようになって
いる。
続接続されてなる温度検出素子８３を有する。実際上、
温度検出素子８３はＭＯＳ−ＦＥＴ６１の近傍に設けら
れている。温度検出回路７０は、この温度検出素子８３
がコンパレータ８４の反転入力端に接続されていると共
にコンパレータ８４の非反転入力端に基準電圧発生器８
５によって生成された基準電圧を入力するようになって
いる。
【００６５】従って温度検出回路７０では、ＭＯＳ−Ｆ
ＥＴ６１の温度が高くなるに伴って温度検出素子８３を
構成する各ダイオードの抵抗値が低くなることによりコ
ンパレータ８４の反転入力端の電位が下がっていき、や
がて反転入力端の電位が基準電位よりも低くなったとき
に、コンパレータ８３から正論理を出力する。例えばＭ
ＯＳ−ＦＥＴ６１の温度が１５０〔°〕以上のときに正
論理を出力するように設定されている。そしてこのコン
パレータ８４の論理出力がインバータ８６を介して過熱
防止回路７１に送出される。
ＥＴ６１の温度が高くなるに伴って温度検出素子８３を
構成する各ダイオードの抵抗値が低くなることによりコ
ンパレータ８４の反転入力端の電位が下がっていき、や
がて反転入力端の電位が基準電位よりも低くなったとき
に、コンパレータ８３から正論理を出力する。例えばＭ
ＯＳ−ＦＥＴ６１の温度が１５０〔°〕以上のときに正
論理を出力するように設定されている。そしてこのコン
パレータ８４の論理出力がインバータ８６を介して過熱
防止回路７１に送出される。
【００６６】過熱防止回路７１は、大きく分けて、温度
検出回路７０から与えられる論理値及び制御信号Ｓ0 に
基づいて動作するＪＫフリップフロップ８７と、当該Ｊ
Ｋフリップフロップ８７の出力に基づいてオンオフ動作
することによりメインのＭＯＳ−ＦＥＴ６１のゲート電
圧を変化させてＭＯＳ−ＦＥＴ６１をオンオフ制御する
ＦＥＴ８８とにより構成されている。
検出回路７０から与えられる論理値及び制御信号Ｓ0 に
基づいて動作するＪＫフリップフロップ８７と、当該Ｊ
Ｋフリップフロップ８７の出力に基づいてオンオフ動作
することによりメインのＭＯＳ−ＦＥＴ６１のゲート電
圧を変化させてＭＯＳ−ＦＥＴ６１をオンオフ制御する
ＦＥＴ８８とにより構成されている。
【００６７】具体的に説明すると、ＪＫフリップフロッ
プ８７のクロック入力ＣＬには温度検出回路７０の論理
出力が入力されていると共に、リセット入力Ｒにはトラ
ンジスタＴｒ1 のコレクタが接続されている。ここでト
ランジスタＴｒ1 のベースには制御信号Ｓ0 がワンショ
ットマルチバイブレータ８９を介して入力されるように
なされており、制御信号Ｓ0 が負論理から正論理に変化
すると、ワンショットマルチバイブレータ８９の出力パ
ルスが立ち上がることによりトランジスタＴｒ 1 のコレ
クタからエミッタに電流が流れ、この結果リセット入力
Ｒの電位が立ち下がることによりＪＫフリップフロップ
８７がリセットされる。またＪＫフリップフロップ８７
のＪ入力にはレギュレータ９０によって安定化された電
源電圧Ｖ DDが入力されていると共に、Ｋ入力及びセット
入力Ｓは接地されている。
プ８７のクロック入力ＣＬには温度検出回路７０の論理
出力が入力されていると共に、リセット入力Ｒにはトラ
ンジスタＴｒ1 のコレクタが接続されている。ここでト
ランジスタＴｒ1 のベースには制御信号Ｓ0 がワンショ
ットマルチバイブレータ８９を介して入力されるように
なされており、制御信号Ｓ0 が負論理から正論理に変化
すると、ワンショットマルチバイブレータ８９の出力パ
ルスが立ち上がることによりトランジスタＴｒ 1 のコレ
クタからエミッタに電流が流れ、この結果リセット入力
Ｒの電位が立ち下がることによりＪＫフリップフロップ
８７がリセットされる。またＪＫフリップフロップ８７
のＪ入力にはレギュレータ９０によって安定化された電
源電圧Ｖ DDが入力されていると共に、Ｋ入力及びセット
入力Ｓは接地されている。
【００６８】ここでＪＫフリップフロップ８７の動作
を、図４を用いて説明する。すなわち時点ｔ1 において
制御信号Ｓ0 が正論理になると（図４（Ａ））、ワンシ
ョットマルチバイブレータ８９の出力パルスが立ち上が
ってトランジスタＴｒ1 のベース電位が上がることによ
り出力パネルに応じたパルス幅のリセットパルス（図４
（Ｃ））がリセット入力Ｒに入力され、ＪＫフリップフ
ロップ８７がリセット状態とされる。
を、図４を用いて説明する。すなわち時点ｔ1 において
制御信号Ｓ0 が正論理になると（図４（Ａ））、ワンシ
ョットマルチバイブレータ８９の出力パルスが立ち上が
ってトランジスタＴｒ1 のベース電位が上がることによ
り出力パネルに応じたパルス幅のリセットパルス（図４
（Ｃ））がリセット入力Ｒに入力され、ＪＫフリップフ
ロップ８７がリセット状態とされる。
【００６９】この状態において、時点ｔ2 でＭＯＳ−Ｆ
ＥＴ６１の温度が所定値以上となると、温度検出回路７
０からクロック入力ＣＬに入力される論理出力が正論理
（図４（Ｂ））になり、この結果Ｑ出力が正論理とな
る。次に時点ｔ3 において入力制御信号Ｓ0 が負論理に
なったり、時点ｔ4 で温度検出回路７０からクロック入
力ＣＬに入力される論理出力が負論理になってもＪＫフ
リップフロップ８７はこの状態を保持しＱ出力として正
論理を出力し続ける。やがて時点ｔ5 において、再び制
御信号Ｓ0 が負論理から正論理になり、リセット入力Ｒ
にリセットパルスが入力されると、Ｑ出力は正論理から
負論理に反転する（図４（Ｄ））。
ＥＴ６１の温度が所定値以上となると、温度検出回路７
０からクロック入力ＣＬに入力される論理出力が正論理
（図４（Ｂ））になり、この結果Ｑ出力が正論理とな
る。次に時点ｔ3 において入力制御信号Ｓ0 が負論理に
なったり、時点ｔ4 で温度検出回路７０からクロック入
力ＣＬに入力される論理出力が負論理になってもＪＫフ
リップフロップ８７はこの状態を保持しＱ出力として正
論理を出力し続ける。やがて時点ｔ5 において、再び制
御信号Ｓ0 が負論理から正論理になり、リセット入力Ｒ
にリセットパルスが入力されると、Ｑ出力は正論理から
負論理に反転する（図４（Ｄ））。
【００７０】このようにＪＫフリップフロップ８７は、
制御信号Ｓ0 が正論理の状態で温度検出回路７０の出力
が正論理となったとき初めて正論理のＱ出力を出力し、
この後温度検出回路７０の出力が負論理になってもこの
状態を維持する。ここで過熱防止回路７１をラッチ構成
とし、一旦ＭＯＳ−ＦＥＴ６１が所定温度以上になると
次にＭＯＳ−ＦＥＴ６１をオン制御させるための制御信
号Ｓ0 が到来するまでＭＯＳ−ＦＥＴ６１をオフさせ続
けるのは次の理由による。
制御信号Ｓ0 が正論理の状態で温度検出回路７０の出力
が正論理となったとき初めて正論理のＱ出力を出力し、
この後温度検出回路７０の出力が負論理になってもこの
状態を維持する。ここで過熱防止回路７１をラッチ構成
とし、一旦ＭＯＳ−ＦＥＴ６１が所定温度以上になると
次にＭＯＳ−ＦＥＴ６１をオン制御させるための制御信
号Ｓ0 が到来するまでＭＯＳ−ＦＥＴ６１をオフさせ続
けるのは次の理由による。
【００７１】すなわち過熱防止回路をラッチ構成とせず
に温度検出に基づき実時間でＭＯＳ−ＦＥＴ６１のオン
オフを制御しようとすると、ＭＯＳ−ＦＥＴ６１が所定
温度以上になりＭＯＳ−ＦＥＴ６１をオフ制御すると間
もなくＭＯＳ−ＦＥＴ６１の温度が下がるのでＭＯＳ−
ＦＥＴ６１がオン制御される。そして再びＭＯＳ−ＦＥ
Ｔ６１の温度が上昇するＭＯＳ−ＦＥＴ６１がオフ制御
される。そしてこのようなオンオフが短時間の何度も繰
り返されるようになると負荷に対して不安定な電源が供
給されることになるため、制御信号Ｓ0 が一旦負論理と
され再び正論理とされたときに初めてＭＯＳ−ＦＥＴ６
１をオン状態に復帰させるようになっている。
に温度検出に基づき実時間でＭＯＳ−ＦＥＴ６１のオン
オフを制御しようとすると、ＭＯＳ−ＦＥＴ６１が所定
温度以上になりＭＯＳ−ＦＥＴ６１をオフ制御すると間
もなくＭＯＳ−ＦＥＴ６１の温度が下がるのでＭＯＳ−
ＦＥＴ６１がオン制御される。そして再びＭＯＳ−ＦＥ
Ｔ６１の温度が上昇するＭＯＳ−ＦＥＴ６１がオフ制御
される。そしてこのようなオンオフが短時間の何度も繰
り返されるようになると負荷に対して不安定な電源が供
給されることになるため、制御信号Ｓ0 が一旦負論理と
され再び正論理とされたときに初めてＭＯＳ−ＦＥＴ６
１をオン状態に復帰させるようになっている。
【００７２】ＪＫフリップフロップ８７のＱ出力は、上
述したバッファ７９と同様にチャージポンプ５７の出力
（１７〔Ｖ〕）が供給され入力を１２〔Ｖ〕だけレベル
シフトさせるバッファ９１を介してＦＥＴ８８のゲート
に供給される。この結果、Ｑ出力が正論理（５〔Ｖ〕）
の場合にはＦＥＴ８８のゲートには１７〔Ｖ〕の電圧が
印加されるためＦＥＴ８８はオン状態とされる。これに
対してＱ出力が負論理（０〔Ｖ〕）の場合にはＦＥＴ８
８のゲートにはチャージポンプ５７の出力が印加されな
いのでＦＥＴ８８はオフ状態となる。
述したバッファ７９と同様にチャージポンプ５７の出力
（１７〔Ｖ〕）が供給され入力を１２〔Ｖ〕だけレベル
シフトさせるバッファ９１を介してＦＥＴ８８のゲート
に供給される。この結果、Ｑ出力が正論理（５〔Ｖ〕）
の場合にはＦＥＴ８８のゲートには１７〔Ｖ〕の電圧が
印加されるためＦＥＴ８８はオン状態とされる。これに
対してＱ出力が負論理（０〔Ｖ〕）の場合にはＦＥＴ８
８のゲートにはチャージポンプ５７の出力が印加されな
いのでＦＥＴ８８はオフ状態となる。
【００７３】ここでＦＥＴ８８がオン状態とされたとき
にはＭＯＳ−ＦＥＴ６１のゲートは接地電位となる結
果、ＭＯＳ−ＦＥＴ６１は論理積回路６９からの論理出
力に係わらず強制的にオフ状態にされる。これに対して
ＦＥＴ８８がオフ状態とされたときにはＭＯＳ−ＦＥＴ
６１のゲート電位は論理積回路６９からの論理出力に応
じた値となる。
にはＭＯＳ−ＦＥＴ６１のゲートは接地電位となる結
果、ＭＯＳ−ＦＥＴ６１は論理積回路６９からの論理出
力に係わらず強制的にオフ状態にされる。これに対して
ＦＥＴ８８がオフ状態とされたときにはＭＯＳ−ＦＥＴ
６１のゲート電位は論理積回路６９からの論理出力に応
じた値となる。
【００７４】かくして温度検出回路７０及び過熱防止回
路７１においては、少なくともＭＯＳ−ＦＥＴ６１の温
度が所定値以上になっている期間は、ＭＯＳ−ＦＥＴ６
１のスイッチング状態を強制的にオフ状態とすることが
できることにより、ＭＯＳ−ＦＥＴ６１の過熱による損
傷を未然に回避できる。
路７１においては、少なくともＭＯＳ−ＦＥＴ６１の温
度が所定値以上になっている期間は、ＭＯＳ−ＦＥＴ６
１のスイッチング状態を強制的にオフ状態とすることが
できることにより、ＭＯＳ−ＦＥＴ６１の過熱による損
傷を未然に回避できる。
【００７５】このようにＩＰＳ５５Ａにおいては、過電
流検出回路６８による過電流検出結果と制御信号Ｓ0 と
の論理積を求めこの論理積結果に応じた電圧をＭＯＳ−
ＦＥＴ６１のゲートに印加することによりＭＯＳ−ＦＥ
Ｔ６１に短期間でもＭＯＳ−ＦＥＴ６１を破損させてし
まうような大電流が流れた場合又は制御信号Ｓ0 が負論
理の場合にＭＯＳ−ＦＥＴ６１をオフ状態とすると共
に、温度検出回路７０による温度検出結果と制御信号Ｓ
0 とによりＪＫフリップフロップ６７をラッチ動作させ
てＭＯＳ−ＦＥＴ４１の温度が上昇した場合にＭＯＳ−
ＦＥＴ６８を介して強制的にＭＯＳ−ＦＥＴ４１をオフ
状態とするようになされている。
流検出回路６８による過電流検出結果と制御信号Ｓ0 と
の論理積を求めこの論理積結果に応じた電圧をＭＯＳ−
ＦＥＴ６１のゲートに印加することによりＭＯＳ−ＦＥ
Ｔ６１に短期間でもＭＯＳ−ＦＥＴ６１を破損させてし
まうような大電流が流れた場合又は制御信号Ｓ0 が負論
理の場合にＭＯＳ−ＦＥＴ６１をオフ状態とすると共
に、温度検出回路７０による温度検出結果と制御信号Ｓ
0 とによりＪＫフリップフロップ６７をラッチ動作させ
てＭＯＳ−ＦＥＴ４１の温度が上昇した場合にＭＯＳ−
ＦＥＴ６８を介して強制的にＭＯＳ−ＦＥＴ４１をオフ
状態とするようになされている。
【００７６】これによりＩＰＳ５５Ａでは、過電流検出
結果と過熱検出結果とを一緒にしてラッチ動作をさせた
り論理和を求めてＭＯＳ−ＦＥＴ６１のスイッチング制
御をするのではなく、それぞれ別系統で処理してそれぞ
れの検出結果に応じて独立にＭＯＳ−ＦＥＴ６１のスイ
ッチングを制御できるようになる。
結果と過熱検出結果とを一緒にしてラッチ動作をさせた
り論理和を求めてＭＯＳ−ＦＥＴ６１のスイッチング制
御をするのではなく、それぞれ別系統で処理してそれぞ
れの検出結果に応じて独立にＭＯＳ−ＦＥＴ６１のスイ
ッチングを制御できるようになる。
【００７７】かかる構成に加えて、ＩＰＳ５５Ａは負荷
オープン検出回路１００及び過電圧検出回路１０１を有
する。負荷オープン検出回路１００は、コンパレータ１
０２の非反転入力端に電源電圧ＶB を分圧して得た電圧
を入力すると共に反転入力端に出力端子６３の電圧を入
力する。この結果負荷オープン検出回路１００は、出力
端子６３と負荷６４の間に設けられたスイッチ（図示せ
ず）がオフ状態とされるなどの所謂負荷オープン状態と
なると、コンパレータ１０２からこのことを表す正論理
の信号を出力する。
オープン検出回路１００及び過電圧検出回路１０１を有
する。負荷オープン検出回路１００は、コンパレータ１
０２の非反転入力端に電源電圧ＶB を分圧して得た電圧
を入力すると共に反転入力端に出力端子６３の電圧を入
力する。この結果負荷オープン検出回路１００は、出力
端子６３と負荷６４の間に設けられたスイッチ（図示せ
ず）がオフ状態とされるなどの所謂負荷オープン状態と
なると、コンパレータ１０２からこのことを表す正論理
の信号を出力する。
【００７８】過電圧検出回路１０１は、コンパレータ１
０３の反転入力端に電源電圧ＶB をツェナダイオード１
０４及び分圧抵抗Ｒ6 、Ｒ7 を介して得た基準電圧が入
力されていると共に非反転入力端には電源電圧ＶB が分
圧抵抗Ｒ8 、Ｒ9 により分圧されて入力されている。こ
の結果過電圧検出回路１０１は、バッテリ５６から過電
圧の電源電圧ＶB が出力された場合、コンパレータ１０
３からこのことを表す正論理の信号を出力する。
０３の反転入力端に電源電圧ＶB をツェナダイオード１
０４及び分圧抵抗Ｒ6 、Ｒ7 を介して得た基準電圧が入
力されていると共に非反転入力端には電源電圧ＶB が分
圧抵抗Ｒ8 、Ｒ9 により分圧されて入力されている。こ
の結果過電圧検出回路１０１は、バッテリ５６から過電
圧の電源電圧ＶB が出力された場合、コンパレータ１０
３からこのことを表す正論理の信号を出力する。
【００７９】そしてコンパレータ１０２の出力は抵抗Ｒ
10を介してトランジスタＴｒ2 のゲートに与えられると
共に、コンパレータ１０３の出力は抵抗Ｒ11を介してト
ランジスタＴｒ3 のゲートに与えられる。ここでトラン
ジスタＴｒ2 のドレインは電流検出回路６７の出力と電
流監視用出力端子１０７との間に接続されていると共に
ソースが接地されている。またトランジスタＴｒ3 のド
レインは抵抗Ｒ12を介して電流検出回路６７の出力と電
流監視用出力端子１０７との間に接続されていると共に
ソースが接地されている。
10を介してトランジスタＴｒ2 のゲートに与えられると
共に、コンパレータ１０３の出力は抵抗Ｒ11を介してト
ランジスタＴｒ3 のゲートに与えられる。ここでトラン
ジスタＴｒ2 のドレインは電流検出回路６７の出力と電
流監視用出力端子１０７との間に接続されていると共に
ソースが接地されている。またトランジスタＴｒ3 のド
レインは抵抗Ｒ12を介して電流検出回路６７の出力と電
流監視用出力端子１０７との間に接続されていると共に
ソースが接地されている。
【００８０】この結果、負荷がオープン状態となったと
きにはトランジスタＴｒ2 によって電流監視用出力端子
１０７の電位はほぼ零電位まで降下され、これに対して
電源電圧ＶB が過電圧となったときにはトランジスタＴ
ｒ3 によって負荷オープンの場合と比較して抵抗Ｒ12の
電圧降下分だけ若干高い電位まで降下される。
きにはトランジスタＴｒ2 によって電流監視用出力端子
１０７の電位はほぼ零電位まで降下され、これに対して
電源電圧ＶB が過電圧となったときにはトランジスタＴ
ｒ3 によって負荷オープンの場合と比較して抵抗Ｒ12の
電圧降下分だけ若干高い電位まで降下される。
【００８１】ここで電流検出回路６７は差動増幅回路７
２によって構成されているため、電流検出出力としてオ
フセットのある電圧を出力することになる。この結果、
ＭＯＳ−ＦＥＴ６１がオフ制御されている場合でも電流
検出回路６７の出力電位は零電位からオフセット分だけ
離れた値となり、電流監視用出力端子１０７の電位も零
電位とはならずオフセット電位となる。しかし負荷オー
プンとなったときには電流監視用出力端子１０７の電位
は強制的にほぼ零電位まで降下され、また電源電圧ＶB
が過電圧となったときには負荷オープンのときよりも高
くかつオフセット電位よりも低い電位まで降下される。
２によって構成されているため、電流検出出力としてオ
フセットのある電圧を出力することになる。この結果、
ＭＯＳ−ＦＥＴ６１がオフ制御されている場合でも電流
検出回路６７の出力電位は零電位からオフセット分だけ
離れた値となり、電流監視用出力端子１０７の電位も零
電位とはならずオフセット電位となる。しかし負荷オー
プンとなったときには電流監視用出力端子１０７の電位
は強制的にほぼ零電位まで降下され、また電源電圧ＶB
が過電圧となったときには負荷オープンのときよりも高
くかつオフセット電位よりも低い電位まで降下される。
【００８２】この結果ＩＰＳ５５Ａにおいては、電流監
視用出力端子１０７の電位を見れば、ＭＯＳ−ＦＥＴ６
１が過熱したり大電流が流れたために保護機能が働き負
荷６５に電源が供給されていないのか、または負荷オー
プンによって負荷６５に電源が供給されていないのかを
容易に判断できると共に、電源電圧ＶB が過電圧となっ
ていることも検知することができる。
視用出力端子１０７の電位を見れば、ＭＯＳ−ＦＥＴ６
１が過熱したり大電流が流れたために保護機能が働き負
荷６５に電源が供給されていないのか、または負荷オー
プンによって負荷６５に電源が供給されていないのかを
容易に判断できると共に、電源電圧ＶB が過電圧となっ
ていることも検知することができる。
【００８３】すなわち負荷６５に電源が供給されないの
は、過熱保護機能や過電流保護機能が働いた場合か、ま
たは負荷オープンの場合の２通りあるが、電流検出回路
６７の出力値だけではどちらの原因で負荷６５に電源が
供給されていないのか判断できない。そこでＩＰＳ５５
Ａでは、電流検出回路６７のオフセットを積極的に利用
して負荷６５に電源が供給されていない原因を比較的簡
易な構成で判別できるようになされている。
は、過熱保護機能や過電流保護機能が働いた場合か、ま
たは負荷オープンの場合の２通りあるが、電流検出回路
６７の出力値だけではどちらの原因で負荷６５に電源が
供給されていないのか判断できない。そこでＩＰＳ５５
Ａでは、電流検出回路６７のオフセットを積極的に利用
して負荷６５に電源が供給されていない原因を比較的簡
易な構成で判別できるようになされている。
【００８４】（２−２）マイコンの構成 ここでマイコン５４はＩＰＳ５５Ａの電流監視用出力端
子１０７の電圧に基づいてＩＰＳ５５Ａから出力される
電流特性を時間要素も含めて監視することにより、ＭＯ
Ｓ−ＦＥＴ６１が破損するおそれのあるような過電流が
流れているか否かを判断すると共に、電線６４に発煙の
おそれのある電流が流れているか否かを判断する。そし
てそのような電流が流れていると判断した場合には、Ｍ
ＯＳ−ＦＥＴ６１を強制的にオフ制御するための制御信
号Ｓ0 を出力するようになされている。またマイコン５
４は電流監視用出力端子１０７の電圧に基づいて上述し
たように負荷６５に電源が供給されていない場合の原因
を判別する。
子１０７の電圧に基づいてＩＰＳ５５Ａから出力される
電流特性を時間要素も含めて監視することにより、ＭＯ
Ｓ−ＦＥＴ６１が破損するおそれのあるような過電流が
流れているか否かを判断すると共に、電線６４に発煙の
おそれのある電流が流れているか否かを判断する。そし
てそのような電流が流れていると判断した場合には、Ｍ
ＯＳ−ＦＥＴ６１を強制的にオフ制御するための制御信
号Ｓ0 を出力するようになされている。またマイコン５
４は電流監視用出力端子１０７の電圧に基づいて上述し
たように負荷６５に電源が供給されていない場合の原因
を判別する。
【００８５】マイコン５４は電流監視用出力端子１０７
の電圧をアナログディジタル変換回路（Ａ／Ｄ）５４Ａ
によって例えば５〔ms〕のサンプリング周期で８ビツト
のディジタルデータに変換した後ＣＰＵ（中央処理ユニ
ット）５４Ｂに送出する。ＣＰＵ５４ＢはＡ／Ｄ変換回
路５４Ａの出力データに基づいて、ＭＯＳ−ＦＥＴ６１
にどの位の電流値がどの位の時間流れたかを検出し、当
該検出結果とメモリ５４Ｃに格納されている閾値データ
Ｆとを比較し、その比較結果に応じてＭＯＳ−ＦＥＴ６
１のオンオフを制御する。
の電圧をアナログディジタル変換回路（Ａ／Ｄ）５４Ａ
によって例えば５〔ms〕のサンプリング周期で８ビツト
のディジタルデータに変換した後ＣＰＵ（中央処理ユニ
ット）５４Ｂに送出する。ＣＰＵ５４ＢはＡ／Ｄ変換回
路５４Ａの出力データに基づいて、ＭＯＳ−ＦＥＴ６１
にどの位の電流値がどの位の時間流れたかを検出し、当
該検出結果とメモリ５４Ｃに格納されている閾値データ
Ｆとを比較し、その比較結果に応じてＭＯＳ−ＦＥＴ６
１のオンオフを制御する。
【００８６】この際ＣＰＵ５４Ｂは、図５に示すような
処理手順を実行する。ＣＰＵ５４Ｂは先ずステップＳＰ
１において、ＩＰＳ５５Ａに対応した操作スイッチ１０
８がオン操作されたか否か判断し、操作スイッチ１０８
がオン操作されたと判断した場合にはステップＳＰ２に
進み、ここで制御信号Ｓ0 を正論理にしてＭＯＳ−ＦＥ
Ｔ６１をオン動作させる。
処理手順を実行する。ＣＰＵ５４Ｂは先ずステップＳＰ
１において、ＩＰＳ５５Ａに対応した操作スイッチ１０
８がオン操作されたか否か判断し、操作スイッチ１０８
がオン操作されたと判断した場合にはステップＳＰ２に
進み、ここで制御信号Ｓ0 を正論理にしてＭＯＳ−ＦＥ
Ｔ６１をオン動作させる。
【００８７】次にＣＰＵ５４ＢはステップＳＰ３におい
て電流監視用出力端子１０７の電圧Ｖ0 を監視する。続
くステップＳＰ４では電圧Ｖ0 が差動増幅回路７２のオ
フセット電圧以上であったか否か判断し、オフセット電
圧以上であった場合にはステップＳＰ５に移る。一方Ｃ
ＰＵ５４ＢはステップＳＰ４で電圧Ｖ0 がオフセット電
圧未満である判断結果が得られた場合にはステップＳＰ
６に移り電圧Ｖ0 がほぼ零であるか否か判断する。
て電流監視用出力端子１０７の電圧Ｖ0 を監視する。続
くステップＳＰ４では電圧Ｖ0 が差動増幅回路７２のオ
フセット電圧以上であったか否か判断し、オフセット電
圧以上であった場合にはステップＳＰ５に移る。一方Ｃ
ＰＵ５４ＢはステップＳＰ４で電圧Ｖ0 がオフセット電
圧未満である判断結果が得られた場合にはステップＳＰ
６に移り電圧Ｖ0 がほぼ零であるか否か判断する。
【００８８】ステップＳＰ６で肯定結果が得られるとい
うことは、負荷オープン検出回路１００によって負荷オ
ープンであることを示す正論理の信号が得られトランジ
スタＴｒ2 がオン動作し電流監視用出力端子１０７の電
圧がほぼ零になっていることを意味し、このときＣＰＵ
５４ＢはステップＳＰ７に移って表示部１０９に負荷オ
ープであることを表示させる。これに対してステップＳ
Ｐ６で否定結果が得られるということは、過電圧検出回
路１０１によってバッテリ５６から過電圧電源ＶB が出
力されたことを示す正論理の信号が得られトランジスタ
Ｔｒ3 がオン動作し電流監視用出力端子１０７の電圧が
オフセット電圧未満でかつ零よりは大きくなっているこ
とを意味し、このときＣＰＵ５４ＢはステップＳＰ８に
移って表示部１０９に過電圧であることを表示させる。
うことは、負荷オープン検出回路１００によって負荷オ
ープンであることを示す正論理の信号が得られトランジ
スタＴｒ2 がオン動作し電流監視用出力端子１０７の電
圧がほぼ零になっていることを意味し、このときＣＰＵ
５４ＢはステップＳＰ７に移って表示部１０９に負荷オ
ープであることを表示させる。これに対してステップＳ
Ｐ６で否定結果が得られるということは、過電圧検出回
路１０１によってバッテリ５６から過電圧電源ＶB が出
力されたことを示す正論理の信号が得られトランジスタ
Ｔｒ3 がオン動作し電流監視用出力端子１０７の電圧が
オフセット電圧未満でかつ零よりは大きくなっているこ
とを意味し、このときＣＰＵ５４ＢはステップＳＰ８に
移って表示部１０９に過電圧であることを表示させる。
【００８９】ステップＳＰ５では電圧Ｖ0 がオフセット
電圧に等しいか否か判断し、等しい場合にはステップＳ
Ｐ９に移り、表示部１０９に、インテリジェントパワー
スイッチ５５による自己保護機能が働いてＭＯＳ−ＦＥ
Ｔ６１がオフ制御されたことを表示させる。
電圧に等しいか否か判断し、等しい場合にはステップＳ
Ｐ９に移り、表示部１０９に、インテリジェントパワー
スイッチ５５による自己保護機能が働いてＭＯＳ−ＦＥ
Ｔ６１がオフ制御されたことを表示させる。
【００９０】またＣＰＵ５４ＢはステップＳＰ５で否定
結果が得られた場合、すなわち電圧Ｖ0 がオフセット電
圧よりも大きかった場合には、ステップＳＰ１０に移
る。ステップＳＰ１０では、電圧Ｖ0 がメモリ５４Ｃに
格納された閾値Ｔｈ1 以上か否か比較し、肯定結果が得
られた場合にはステップＳＰ１１に移り、否定結果が得
られた場合にはステップＳＰ１２に移る。ステップＳＰ
１１では閾値Ｔｈ1 以上の電流が期間ｔ0 以上継続して
流れたか否か判断し、流れた場合にはステップＳＰ１５
に移り、流れない場合にはステップＳＰ１２に移る。
結果が得られた場合、すなわち電圧Ｖ0 がオフセット電
圧よりも大きかった場合には、ステップＳＰ１０に移
る。ステップＳＰ１０では、電圧Ｖ0 がメモリ５４Ｃに
格納された閾値Ｔｈ1 以上か否か比較し、肯定結果が得
られた場合にはステップＳＰ１１に移り、否定結果が得
られた場合にはステップＳＰ１２に移る。ステップＳＰ
１１では閾値Ｔｈ1 以上の電流が期間ｔ0 以上継続して
流れたか否か判断し、流れた場合にはステップＳＰ１５
に移り、流れない場合にはステップＳＰ１２に移る。
【００９１】ここで閾値Ｔｈ1 は、図６に示すように、
例えば定格電流値が１０〔Ａ〕程度のＭＯＳ−ＦＥＴ６
１であれば、２０〔Ａ〕程度の電流値に対応した値に設
定されており、この閾値Ｔｈ1 以上の電流は短期間のも
のであればＭＯＳ−ＦＥＴ６１が損傷するおそれはない
が、ある一定期間ｔ0 以上継続して流れた場合にはＭＯ
Ｓ−ＦＥＴ６１が損傷するおそれがある電流である。
例えば定格電流値が１０〔Ａ〕程度のＭＯＳ−ＦＥＴ６
１であれば、２０〔Ａ〕程度の電流値に対応した値に設
定されており、この閾値Ｔｈ1 以上の電流は短期間のも
のであればＭＯＳ−ＦＥＴ６１が損傷するおそれはない
が、ある一定期間ｔ0 以上継続して流れた場合にはＭＯ
Ｓ−ＦＥＴ６１が損傷するおそれがある電流である。
【００９２】すなわち負荷の短絡やレアショートのよう
に閾値Ｔｈ1 以上の電流が継続して長時間に亘って流れ
る場合には、ＣＰＵ５４ＢはステップＳＰ１０−ＳＰ１
１−ＳＰ１５を順次実行することにより、ＭＯＳ−ＦＥ
Ｔ６１をオフ制御する。これに対して突入電流のように
閾値Ｔｈ1 以上であるが継続して期間ｔ0 以上継続して
流れない場合にはＭＯＳ−ＦＥＴ６１は損傷するおそれ
がないので、ＣＰＵ５４ＢはステップＳＰ１０−ＳＰ１
１−ＳＰ１２を順次実行することにより、ＭＯＳ−ＦＥ
Ｔ６１をオフ制御しない。
に閾値Ｔｈ1 以上の電流が継続して長時間に亘って流れ
る場合には、ＣＰＵ５４ＢはステップＳＰ１０−ＳＰ１
１−ＳＰ１５を順次実行することにより、ＭＯＳ−ＦＥ
Ｔ６１をオフ制御する。これに対して突入電流のように
閾値Ｔｈ1 以上であるが継続して期間ｔ0 以上継続して
流れない場合にはＭＯＳ−ＦＥＴ６１は損傷するおそれ
がないので、ＣＰＵ５４ＢはステップＳＰ１０−ＳＰ１
１−ＳＰ１２を順次実行することにより、ＭＯＳ−ＦＥ
Ｔ６１をオフ制御しない。
【００９３】因に、上述したインテリジェントパワース
イッチ５５内のコンパレータ７３の閾値Ｔｈ0 は７０
〔Ａ〕程度と非常に高い値に設定されているので、通常
の突入電流によってはインテリジェントパワースイッチ
５５の自己保護機能は働かないのでＭＯＳ−ＦＥＴ６１
はオフ制御されない。この結果、突入電流による不必要
なオフ制御を回避することができる。
イッチ５５内のコンパレータ７３の閾値Ｔｈ0 は７０
〔Ａ〕程度と非常に高い値に設定されているので、通常
の突入電流によってはインテリジェントパワースイッチ
５５の自己保護機能は働かないのでＭＯＳ−ＦＥＴ６１
はオフ制御されない。この結果、突入電流による不必要
なオフ制御を回避することができる。
【００９４】ＣＰＵ５４ＢはステップＳＰ１２電流監視
用出力端子１０７の電圧値から求められる電流Ｉ0 の電
流時間積とメモリ５４Ｃから読み出した警告閾値とを比
較し、電流時間積が警告閾値以上のときにはステップＳ
Ｐ１３に移り、警告閾値未満のときにはステップＳＰ３
に戻る。
用出力端子１０７の電圧値から求められる電流Ｉ0 の電
流時間積とメモリ５４Ｃから読み出した警告閾値とを比
較し、電流時間積が警告閾値以上のときにはステップＳ
Ｐ１３に移り、警告閾値未満のときにはステップＳＰ３
に戻る。
【００９５】ステップＳＰ１３では、表示部１０９に、
電流Ｉ0 の電流値がもう少し大きくなったり電流Ｉ0 の
流れる時間が増えたりしたら電線６４が損傷（発煙）す
るおそれがあるので、ＭＯＳ−ＦＥＴ６１をオフ制御す
ることを示す警告表示をさせる。
電流Ｉ0 の電流値がもう少し大きくなったり電流Ｉ0 の
流れる時間が増えたりしたら電線６４が損傷（発煙）す
るおそれがあるので、ＭＯＳ−ＦＥＴ６１をオフ制御す
ることを示す警告表示をさせる。
【００９６】次にＣＰＵ５４ＢはステップＳＰ１４にお
いて、メモリ５４Ｃから電線６４の発煙特性を考慮して
選定された遮断閾値を読み出して電流時間積と遮断閾値
とを比較し、電流時間積が遮断閾値以上のときにはステ
ップＳＰ１５に移り、遮断値未満のときにはステップＳ
Ｐ３に戻る。ここでステップＳＰ１４で肯定結果が得ら
れるということは電線６４が発煙状態に近い状態になっ
ていることを意味し、このときＣＰＵ５４Ｂはステップ
ＳＰ１５に移って、制御信号Ｓ0 を負論理にすることに
よりＭＯＳ−ＦＥＴ６１をオフ制御する。
いて、メモリ５４Ｃから電線６４の発煙特性を考慮して
選定された遮断閾値を読み出して電流時間積と遮断閾値
とを比較し、電流時間積が遮断閾値以上のときにはステ
ップＳＰ１５に移り、遮断値未満のときにはステップＳ
Ｐ３に戻る。ここでステップＳＰ１４で肯定結果が得ら
れるということは電線６４が発煙状態に近い状態になっ
ていることを意味し、このときＣＰＵ５４Ｂはステップ
ＳＰ１５に移って、制御信号Ｓ0 を負論理にすることに
よりＭＯＳ−ＦＥＴ６１をオフ制御する。
【００９７】このようにＣＰＵ５４Ｂでは、電線６４に
流れる電流Ｉ0 の電流特性から電線６４にかかる負担を
考慮して、ＭＯＳ−ＦＥＴ６１のオンオフ制御を行うこ
とができることにより、ＩＰＳ５５Ａの前段にヒューズ
を設けなくても電線６４の発煙を未然に防止できる。
流れる電流Ｉ0 の電流特性から電線６４にかかる負担を
考慮して、ＭＯＳ−ＦＥＴ６１のオンオフ制御を行うこ
とができることにより、ＩＰＳ５５Ａの前段にヒューズ
を設けなくても電線６４の発煙を未然に防止できる。
【００９８】またＣＰＵ５４Ｂでは、ＩＰＳ５５Ａが上
述したように負荷オープン検出回路１００及び過電圧検
出回路１０１を有するので、バッテリ５６からの電源が
どのような原因で負荷６５に供給されていないのかを容
易に判断することができる。
述したように負荷オープン検出回路１００及び過電圧検
出回路１０１を有するので、バッテリ５６からの電源が
どのような原因で負荷６５に供給されていないのかを容
易に判断することができる。
【００９９】図７に、ワイヤハーネスの発煙特性、従来
ＩＰＳの前段に設けられていたヒューズのヒューズ特性
及びこの実施態様でのＣＰＵ制御による遮断特性の関係
を示す。曲線Ｌ１は比較的細い電線で構成されたワイヤ
ハーネスの発煙特性を表し、曲線Ｌ２は比較的太い電線
で構成されたワイヤハーネスの発煙特性を表す。また曲
線Ｈ１は細い電線に対応した低容量ヒューズの溶断特性
を表し、曲線Ｈ２は太い電線に対応した高容量ヒューズ
の溶断特性を表す。また曲線Ｍ１は負荷の作動波形を表
す。さらにＡＲ１は半導体スイッチの理想的な遮断特性
を示す。
ＩＰＳの前段に設けられていたヒューズのヒューズ特性
及びこの実施態様でのＣＰＵ制御による遮断特性の関係
を示す。曲線Ｌ１は比較的細い電線で構成されたワイヤ
ハーネスの発煙特性を表し、曲線Ｌ２は比較的太い電線
で構成されたワイヤハーネスの発煙特性を表す。また曲
線Ｈ１は細い電線に対応した低容量ヒューズの溶断特性
を表し、曲線Ｈ２は太い電線に対応した高容量ヒューズ
の溶断特性を表す。また曲線Ｍ１は負荷の作動波形を表
す。さらにＡＲ１は半導体スイッチの理想的な遮断特性
を示す。
【０１００】ここで負荷の定常電流に合わせて低容量ヒ
ューズを使うと、そのヒューズ特性Ｈ１は負荷の作動波
形Ｍ１のうち突入電流部分にかかり、このときそのヒュ
ーズは溶断してしまうことになる。そのため突入電流部
分にかからないように高容量ヒューズを用いると、その
ヒューズ特性Ｈ２は発煙特性Ｌ１と交差するため、電線
サイズを上げる（発煙特性Ｌ２の電線を用いる）必要が
ある。
ューズを使うと、そのヒューズ特性Ｈ１は負荷の作動波
形Ｍ１のうち突入電流部分にかかり、このときそのヒュ
ーズは溶断してしまうことになる。そのため突入電流部
分にかからないように高容量ヒューズを用いると、その
ヒューズ特性Ｈ２は発煙特性Ｌ１と交差するため、電線
サイズを上げる（発煙特性Ｌ２の電線を用いる）必要が
ある。
【０１０１】このように従来においては、負荷の動作も
確保したヒューズを選択する（すなわち突入電流でも溶
断しないヒューズを選択する）と、場合によってはそれ
に伴って電線サイズも変えなければならない不都合が生
じる。これに対してこの実施態様では、メモリ５４Ｃ内
に閾値データとして、電線６４の発煙特性Ｌ１と負荷６
５の作動波形Ｍ１とを考慮した理想的な遮断特性ＡＲ１
を格納させるだけで、電線サイズを変えることなく、電
線の発煙を回避しかつ負荷の動作を全ての電流領域に亘
つて確保することができる。なお図の二点鎖線ＡＲ２は
表示部１０９に警告表示をさせるための警告閾値であ
り、上述した遮断閾値ＡＲ１と共にメモリ５４に格納さ
れている。そしてＣＰＵ５４Ｂは電流特性が警告閾値Ａ
Ｒ２を超えた場合に表示部１０９に警告表示を行う指令
を送出する。
確保したヒューズを選択する（すなわち突入電流でも溶
断しないヒューズを選択する）と、場合によってはそれ
に伴って電線サイズも変えなければならない不都合が生
じる。これに対してこの実施態様では、メモリ５４Ｃ内
に閾値データとして、電線６４の発煙特性Ｌ１と負荷６
５の作動波形Ｍ１とを考慮した理想的な遮断特性ＡＲ１
を格納させるだけで、電線サイズを変えることなく、電
線の発煙を回避しかつ負荷の動作を全ての電流領域に亘
つて確保することができる。なお図の二点鎖線ＡＲ２は
表示部１０９に警告表示をさせるための警告閾値であ
り、上述した遮断閾値ＡＲ１と共にメモリ５４に格納さ
れている。そしてＣＰＵ５４Ｂは電流特性が警告閾値Ａ
Ｒ２を超えた場合に表示部１０９に警告表示を行う指令
を送出する。
【０１０２】またＩＰＳ５５Ａ及びマイコン５４を上述
のように構成した結果、電線６４の太さや負荷６５の動
作可能領域が変化した場合でも、これに応じた新たな閾
値データＦをメモリ５４Ｃに格納させるだけで良く、ハ
ード構成を変更する必要がなくなる。
のように構成した結果、電線６４の太さや負荷６５の動
作可能領域が変化した場合でも、これに応じた新たな閾
値データＦをメモリ５４Ｃに格納させるだけで良く、ハ
ード構成を変更する必要がなくなる。
【０１０３】（３）効果 以上の構成によれば、短期間でもその電流が流れた場合
には半導体スイッチが破損するおそれのある大電流に対
応した第１の閾値Ｔｈ0 をコンパレータ７２に持たせ、
当該第１の閾値Ｔｈ0 よりも低い第２の閾値Ｔｈ1 をメ
モリ５４Ｃに格納し、検出電流値が第１の閾値Ｔｈ0 以
上になったとき、またはＣＰＵ５４Ｂによって第２の閾
値Ｔｈ1 以上の電流が一定期間ｔ0 以上継続して流れた
と判断された場合に半導体スイッチをオフ制御するよう
にしたことにより、突入電流によって不必要に半導体ス
イッチをオフ制御させることなく、かつ半導体スイッチ
を十分に保護することができる。
には半導体スイッチが破損するおそれのある大電流に対
応した第１の閾値Ｔｈ0 をコンパレータ７２に持たせ、
当該第１の閾値Ｔｈ0 よりも低い第２の閾値Ｔｈ1 をメ
モリ５４Ｃに格納し、検出電流値が第１の閾値Ｔｈ0 以
上になったとき、またはＣＰＵ５４Ｂによって第２の閾
値Ｔｈ1 以上の電流が一定期間ｔ0 以上継続して流れた
と判断された場合に半導体スイッチをオフ制御するよう
にしたことにより、突入電流によって不必要に半導体ス
イッチをオフ制御させることなく、かつ半導体スイッチ
を十分に保護することができる。
【０１０４】また電流Ｉ0 の電流時間積がメモリ５４Ｃ
に格納された閾値データＡＲ１よりも大きくなる場合に
はＭＯＳ−ＦＥＴ６１をオフ制御するようにしたことに
より、各負荷６５に対応するヒューズを設けなくても電
線６４の発煙を確実に防止することができ、この分構成
の簡易なスイッチング装置５０を実現し得る。
に格納された閾値データＡＲ１よりも大きくなる場合に
はＭＯＳ−ＦＥＴ６１をオフ制御するようにしたことに
より、各負荷６５に対応するヒューズを設けなくても電
線６４の発煙を確実に防止することができ、この分構成
の簡易なスイッチング装置５０を実現し得る。
【０１０５】（４）他の実施態様 なお上述の実施形態では、本発明によるインテリジェン
トパワースイッチ及びスイッチング装置をジャンクショ
ンブロックに用いた場合について述べたが、本発明はこ
れに限らず、要は制御信号入力端子への制御信号の入力
に応じてオンされて電源を出力端子に接続された負荷に
供給する半導体スイッチと、半導体スイッチに過電流が
流れた場合に半導体スイッチの制御信号入力端子に信号
を出力して半導体スイッチをオフ制御することにより半
導体スイッチを過電流から保護する過電流保護手段とを
有するようなインテリジェントパワースイッチ及びスイ
ッチング装置に広く適用することができる。
トパワースイッチ及びスイッチング装置をジャンクショ
ンブロックに用いた場合について述べたが、本発明はこ
れに限らず、要は制御信号入力端子への制御信号の入力
に応じてオンされて電源を出力端子に接続された負荷に
供給する半導体スイッチと、半導体スイッチに過電流が
流れた場合に半導体スイッチの制御信号入力端子に信号
を出力して半導体スイッチをオフ制御することにより半
導体スイッチを過電流から保護する過電流保護手段とを
有するようなインテリジェントパワースイッチ及びスイ
ッチング装置に広く適用することができる。
【０１０６】また上述の実施態様では、半導体スイッチ
としてＭＯＳ−ＦＥＴ６１を用いた場合について述べた
が、本発明の半導体スイッチはこれに限らず、他の半導
体スイッチを用いた場合でも上述の場合と同様の効果を
得ることができる。
としてＭＯＳ−ＦＥＴ６１を用いた場合について述べた
が、本発明の半導体スイッチはこれに限らず、他の半導
体スイッチを用いた場合でも上述の場合と同様の効果を
得ることができる。
【０１０７】
【発明の効果】上述のように請求項１に記載の発明によ
れば、制御信号入力端子への制御信号の入力に応じてオ
ンされて電源を出力端子に接続された負荷に供給する半
導体スイッチと、半導体スイッチに過電流が流れた場合
に半導体スイッチの制御信号入力端子に信号を出力して
半導体スイッチをオフ制御することにより、半導体スイ
ッチを過電流から保護する過電流保護手段と、半導体ス
イッチを流れる電流を検出する電流検出手段と、電流検
出手段により検出された電流値を外部に出力するための
外部出力手段とを設けるようにしたことにより、外部出
力手段から出力される検出電流値を見れば、半導体スイ
ッチに異常電流が流れているか正常電流が流れているか
を容易に判断することができるインテリジェントパワー
スイッチを実現できる。
れば、制御信号入力端子への制御信号の入力に応じてオ
ンされて電源を出力端子に接続された負荷に供給する半
導体スイッチと、半導体スイッチに過電流が流れた場合
に半導体スイッチの制御信号入力端子に信号を出力して
半導体スイッチをオフ制御することにより、半導体スイ
ッチを過電流から保護する過電流保護手段と、半導体ス
イッチを流れる電流を検出する電流検出手段と、電流検
出手段により検出された電流値を外部に出力するための
外部出力手段とを設けるようにしたことにより、外部出
力手段から出力される検出電流値を見れば、半導体スイ
ッチに異常電流が流れているか正常電流が流れているか
を容易に判断することができるインテリジェントパワー
スイッチを実現できる。
【０１０８】また請求項２に記載のスイッチング装置に
よれば、請求項１に記載のインテリジェントパワースイ
ッチと、外部出力手段に接続され、電流検出手段により
検出された電流を監視し、半導体スイッチに異常電流が
流れたことを表す監視結果を得たとき、半導体スイッチ
の制御信号入力端子に信号を出力して半導体スイッチを
オフ制御する制御手段と、制御手段が異常電流が流れた
か否かを判断するための閾値データが格納されたデータ
格納手段とを設けるようにしたことにより、半導体スイ
ッチに流れている電流が異常電流なのかそうでないのか
を容易に判断できるため、半導体スイッチを本当にオフ
制御しなければならないときだけ的確にオフ制御でき
る。
よれば、請求項１に記載のインテリジェントパワースイ
ッチと、外部出力手段に接続され、電流検出手段により
検出された電流を監視し、半導体スイッチに異常電流が
流れたことを表す監視結果を得たとき、半導体スイッチ
の制御信号入力端子に信号を出力して半導体スイッチを
オフ制御する制御手段と、制御手段が異常電流が流れた
か否かを判断するための閾値データが格納されたデータ
格納手段とを設けるようにしたことにより、半導体スイ
ッチに流れている電流が異常電流なのかそうでないのか
を容易に判断できるため、半導体スイッチを本当にオフ
制御しなければならないときだけ的確にオフ制御でき
る。
【０１０９】また請求項３に記載のスイッチング装置に
よれば、過電流保護手段は、一方の入力端子に半導体ス
イッチに流れる電流値に応じた電圧値を入力すると共
に、他方の入力端子に半導体スイッチに短期間でもその
電流が流れた場合には半導体スイッチが破損するおそれ
のある電流値に対応した基準電圧値とを入力し、半導体
スイッチに流れる電流値に応じた電圧値が基準電圧値以
上になったとき、出力端子から半導体スイッチの制御信
号入力端子に信号を出力して半導体スイッチをオフ制御
し、データ格納手段には、短期間でもその電流が流れた
場合には半導体スイッチが破損するおそれのある電流値
に比して低い電流値が閾値データとして格納され、制御
手段は、半導体スイッチに閾値データ以上の電流が継続
してある一定期間以上流れた場合に、半導体スイッチの
制御信号入力端子に信号を出力して半導体スイッチをオ
フ制御するようにしたことにより、突入電流に対しては
半導体スイッチをオフ制御することなく、それ以外の半
導体スイッチを損傷するおそれのある異常電流に対して
は半導体スイッチをオフ制御させることができるスイッ
チング装置を実現できる。
よれば、過電流保護手段は、一方の入力端子に半導体ス
イッチに流れる電流値に応じた電圧値を入力すると共
に、他方の入力端子に半導体スイッチに短期間でもその
電流が流れた場合には半導体スイッチが破損するおそれ
のある電流値に対応した基準電圧値とを入力し、半導体
スイッチに流れる電流値に応じた電圧値が基準電圧値以
上になったとき、出力端子から半導体スイッチの制御信
号入力端子に信号を出力して半導体スイッチをオフ制御
し、データ格納手段には、短期間でもその電流が流れた
場合には半導体スイッチが破損するおそれのある電流値
に比して低い電流値が閾値データとして格納され、制御
手段は、半導体スイッチに閾値データ以上の電流が継続
してある一定期間以上流れた場合に、半導体スイッチの
制御信号入力端子に信号を出力して半導体スイッチをオ
フ制御するようにしたことにより、突入電流に対しては
半導体スイッチをオフ制御することなく、それ以外の半
導体スイッチを損傷するおそれのある異常電流に対して
は半導体スイッチをオフ制御させることができるスイッ
チング装置を実現できる。
【０１１０】また請求項４に記載のスイッチング装置
は、データ格納手段には、半導体スイッチと負荷とを接
続する電線の発煙特性を考慮した閾値データが格納さ
れ、制御手段は、検出電流の電流時間積を監視すると共
に該電流時間積と閾値データを比較し、電流時間積が閾
値データ以上になったとき半導体スイッチをオフ制御す
るようにしたことにより、各負荷に対応したヒューズを
用いなくても電線の発煙を防止でき、その分構成を簡易
化できる。
は、データ格納手段には、半導体スイッチと負荷とを接
続する電線の発煙特性を考慮した閾値データが格納さ
れ、制御手段は、検出電流の電流時間積を監視すると共
に該電流時間積と閾値データを比較し、電流時間積が閾
値データ以上になったとき半導体スイッチをオフ制御す
るようにしたことにより、各負荷に対応したヒューズを
用いなくても電線の発煙を防止でき、その分構成を簡易
化できる。
【０１１１】請求項５に記載のスイッチング装置は、過
電流保護手段は、一方の入力端子に半導体スイッチに流
れる電流値に応じた電圧値を入力すると共に、他方の入
力端子に半導体スイッチに短期間でもその電流が流れた
場合には半導体スイッチが破損するおそれのある電流値
に対応した基準電圧値とを入力し、半導体スイッチに流
れる電流値に応じた電圧値が基準電圧値以上になったと
き、出力端子から半導体スイッチの制御信号入力端子に
信号を出力して半導体スイッチをオフ制御し、データ格
納手段には、短期間でもその電流が流れた場合には半導
体スイッチが破損するおそれのある電流値に比して低い
電流値が第１の閾値データとして格納されていると共
に、半導体スイッチと負荷とを接続する電線の発煙特性
を考慮した第２の閾値データが格納され、制御手段は、
半導体スイッチに第１の閾値データ以上の電流が継続し
てある一定期間以上流れた場合、又は検出電流の所定期
間内の電流時間積が第２の閾値データ以上になったと
き、半導体スイッチをオフ制御するようにしたことによ
り、通常の突入電流に対しては半導体スイッチをオフ制
御させることなく半導体スイッチを過電流から保護する
ことができると共に、電線の発煙を防止することができ
るスイッチング装置を実現できる。
電流保護手段は、一方の入力端子に半導体スイッチに流
れる電流値に応じた電圧値を入力すると共に、他方の入
力端子に半導体スイッチに短期間でもその電流が流れた
場合には半導体スイッチが破損するおそれのある電流値
に対応した基準電圧値とを入力し、半導体スイッチに流
れる電流値に応じた電圧値が基準電圧値以上になったと
き、出力端子から半導体スイッチの制御信号入力端子に
信号を出力して半導体スイッチをオフ制御し、データ格
納手段には、短期間でもその電流が流れた場合には半導
体スイッチが破損するおそれのある電流値に比して低い
電流値が第１の閾値データとして格納されていると共
に、半導体スイッチと負荷とを接続する電線の発煙特性
を考慮した第２の閾値データが格納され、制御手段は、
半導体スイッチに第１の閾値データ以上の電流が継続し
てある一定期間以上流れた場合、又は検出電流の所定期
間内の電流時間積が第２の閾値データ以上になったと
き、半導体スイッチをオフ制御するようにしたことによ
り、通常の突入電流に対しては半導体スイッチをオフ制
御させることなく半導体スイッチを過電流から保護する
ことができると共に、電線の発煙を防止することができ
るスイッチング装置を実現できる。
【０１１２】また請求項６に気体のスイッチング装置
は、データ格納手段には、半導体スイッチと負荷とを接
続する電線の発煙特性未満であり、かつ負荷の動作可能
特性以上の閾値データが格納され、制御手段は、検出電
流の所定時間内の電流時間積が閾値データ以上になった
とき半導体スイッチをオフ制御するようにしたことによ
り、負荷の動作は十分に確保しかつ電線の発煙は確実に
回避するような電流の範囲内で半導体スイッチをオン制
御できるようにスイッチング装置を実現できる。
は、データ格納手段には、半導体スイッチと負荷とを接
続する電線の発煙特性未満であり、かつ負荷の動作可能
特性以上の閾値データが格納され、制御手段は、検出電
流の所定時間内の電流時間積が閾値データ以上になった
とき半導体スイッチをオフ制御するようにしたことによ
り、負荷の動作は十分に確保しかつ電線の発煙は確実に
回避するような電流の範囲内で半導体スイッチをオン制
御できるようにスイッチング装置を実現できる。
【図１】本発明によるインテリジェントパワースイッチ
及びスイッチング装置の基本構成図を示すブロック図で
ある。
及びスイッチング装置の基本構成図を示すブロック図で
ある。
【図２】本発明によるスイッチング装置の全体構成を示
すブロック図である。
すブロック図である。
【図３】本発明によるインテリジェントパワースイッチ
及びスイッチング装置の詳細構成を示す図である。
及びスイッチング装置の詳細構成を示す図である。
【図４】図３中のＪＫフリップフロップの動作の説明に
供するタイミングチャートである。
供するタイミングチャートである。
【図５】図３中のＣＰＵによる電流監視及びスイッチン
グ制御の処理手順を示すフローチャートである。
グ制御の処理手順を示すフローチャートである。
【図６】コンパレータ７３の閾値と、メモリ５４Ｃに格
納されている閾値との関係を示すグラフである。
納されている閾値との関係を示すグラフである。
【図７】ワイヤハーネスの発煙特性、ヒューズ特性及び
実施形態でのＣＰＵ制御による遮断特性の関係を示す略
線図である。
実施形態でのＣＰＵ制御による遮断特性の関係を示す略
線図である。
【図８】自動車における各負荷への電源供給の説明に供
する略線図である。
する略線図である。
【図９】機械接点を有するリレーを用いたジャンクショ
ンブロックの説明に供する略線図である。
ンブロックの説明に供する略線図である。
【図１０】従来の保護機能付きスイッチング回路の構成
を示す回路接続図である。
を示す回路接続図である。
【図１１】従来のインテリジェントパワースイッチの構
成を示すブロック図である。
成を示すブロック図である。
【図１２】従来の自己保護機能付きスイッチング回路の
過電流検出閾値の説明に供するグラフである。
過電流検出閾値の説明に供するグラフである。
５４Ｂ 制御手段（ＣＰＵ） ５４Ｃ データ格納手段（メモリ） ５６ 電源（バッテリ） ６１ 半導体スイッチ（パワーＭＯＳ−ＦＥ
Ｔ） ６４ 電線 ６５ 負荷 ６７ 電流検出手段（電流検出回路） ７０、７１ 過熱保護手段（温度検出回路、過熱保
護回路） ７２ 過電流保護手段（コンパレータ） １０７ 外部出力手段（電流監視用出力端子） Ｆ 閾値データ
Ｔ） ６４ 電線 ６５ 負荷 ６７ 電流検出手段（電流検出回路） ７０、７１ 過熱保護手段（温度検出回路、過熱保
護回路） ７２ 過電流保護手段（コンパレータ） １０７ 外部出力手段（電流監視用出力端子） Ｆ 閾値データ
Claims (8)
- 【請求項１】 制御信号入力端子への制御信号の入力に
応じてオンされて電源を出力端子に接続された負荷に供
給する半導体スイッチと、 前記半導体スイッチに過電流が流れた場合に前記半導体
スイッチの制御信号入力端子に信号を出力して前記半導
体スイッチをオフ制御することにより、前記半導体スイ
ッチを過電流から保護する過電流保護手段と、 前記半導体スイッチを流れる電流を検出する電流検出手
段と、 前記電流検出手段により検出された電流値を外部に出力
するための外部出力手段とを具えることを特徴とするイ
ンテリジェントパワースイッチ。 - 【請求項２】 請求項１に記載のインテリジェントパワ
ースイッチと、 前記外部出力手段に接続され、前記電流検出手段により
検出された電流を監視し、前記半導体スイッチに異常電
流が流れたことを表す監視結果を得たとき、前記半導体
スイッチの制御信号入力端子に信号を出力して前記半導
体スイッチをオフ制御する制御手段と、 前記制御手段が前記異常電流が流れたか否かを判断する
ための閾値データが格納されたデータ格納手段とを具え
ることを特徴とするスイッチング装置。 - 【請求項３】 前記過電流保護手段は、一方の入力端子
に前記半導体スイッチに流れる電流値に応じた電圧値を
入力すると共に、他方の入力端子に前記半導体スイッチ
に短期間でもその電流が流れた場合には前記半導体スイ
ッチが破損するおそれのある電流値に対応した基準電圧
値とを入力し、前記半導体スイッチに流れる電流値に応
じた前記電圧値が前記基準電圧値以上になったとき、出
力端子から前記半導体スイッチの制御信号入力端子に信
号を出力して前記半導体スイッチをオフ制御し、 前記データ格納手段には、短期間でもその電流が流れた
場合には前記半導体スイッチが破損するおそれのある前
記電流値に比して低い電流値が前記閾値データとして格
納され、 前記制御手段は、前記半導体スイッチに前記閾値データ
以上の電流が継続してある一定期間以上流れた場合に、
前記半導体スイッチの制御信号入力端子に信号を出力し
て前記半導体スイッチをオフ制御することを特徴とする
請求項２に記載のスイッチング装置。 - 【請求項４】 前記データ格納手段には、前記半導体ス
イッチと前記負荷とを接続する電線の発煙特性を考慮し
た閾値データが格納され、 前記制御手段は、前記検出電流の電流時間積を監視する
と共に該電流時間積と前記閾値データを比較し、電流時
間積が閾値データ以上になったとき前記半導体スイッチ
をオフ制御することを特徴とする請求項２に記載のスイ
ッチング装置。 - 【請求項５】 前記過電流保護手段は、一方の入力端子
に前記半導体スイッチに流れる電流値に応じた電圧値を
入力すると共に、他方の入力端子に前記半導体スイッチ
に短期間でもその電流が流れた場合には前記半導体スイ
ッチが破損するおそれのある電流値に対応した基準電圧
値とを入力し、前記半導体スイッチに流れる電流値に応
じた前記電圧値が前記基準電圧値以上になったとき、出
力端子から前記半導体スイッチの制御信号入力端子に信
号を出力して前記半導体スイッチをオフ制御し、 前記データ格納手段には、短期間でもその電流が流れた
場合には前記半導体スイッチが破損するおそれのある前
記電流値に比して低い電流値が第１の閾値データとして
格納されていると共に、前記半導体スイッチと前記負荷
とを接続する電線の発煙特性を考慮した第２の閾値デー
タが格納され、 前記制御手段は、前記半導体スイッチに前記第１の閾値
データ以上の電流が継続してある一定期間以上流れた場
合、又は前記検出電流の所定期間内の電流時間積が前記
第２の閾値データ以上になったとき、前記半導体スイッ
チをオフ制御することを特徴とする請求項２に記載のス
イッチング装置。 - 【請求項６】 前記データ格納手段には、前記半導体ス
イッチと前記負荷とを接続する電線の発煙特性未満であ
り、かつ前記負荷の動作可能特性以上の閾値データが格
納され、 前記制御手段は、前記検出電流の所定時間内の電流時間
積が前記閾値データ以上になったとき前記半導体スイッ
チをオフ制御することを特徴とする請求項２に記載のス
イッチング装置。 - 【請求項７】 前記半導体スイッチの温度が所定値以上
になったとき、前記半導体スイッチの制御信号入力端子
に信号を出力して前記半導体スイッチをオフ制御するこ
とにより前記半導体スイッチを過熱から保護する過熱保
護手段を具えることを特徴とする請求項１に記載のイン
テリジェントパワースイッチ。 - 【請求項８】 前記半導体スイッチの温度が所定値以上
になったとき、前記半導体スイッチの制御信号入力端子
に信号を出力して前記半導体スイッチをオフ制御するこ
とにより前記半導体スイッチを過熱から保護する過熱保
護手段を具えることを特徴とする請求項２、請求項３、
請求項４、請求項５又は請求項６に記載のスイッチング
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149623A JPH09331625A (ja) | 1996-06-11 | 1996-06-11 | インテリジェントパワースイッチ及びスイッチング装置 |
| US08/873,915 US5894394A (en) | 1996-06-11 | 1997-06-11 | Intelligent power switch and switching apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149623A JPH09331625A (ja) | 1996-06-11 | 1996-06-11 | インテリジェントパワースイッチ及びスイッチング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09331625A true JPH09331625A (ja) | 1997-12-22 |
Family
ID=15479273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8149623A Pending JPH09331625A (ja) | 1996-06-11 | 1996-06-11 | インテリジェントパワースイッチ及びスイッチング装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5894394A (ja) |
| JP (1) | JPH09331625A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059088A1 (en) * | 1999-03-29 | 2000-10-05 | Tyco Electronics Corporation | Power line protection devices and methods capable of preventing false fault reporting |
| JP2000311790A (ja) * | 1999-02-26 | 2000-11-07 | Yazaki Corp | 発光素子の電源供給制御装置 |
| JP2000315588A (ja) * | 1999-02-26 | 2000-11-14 | Yazaki Corp | 電源供給制御装置 |
| JP2001095138A (ja) * | 1999-09-22 | 2001-04-06 | Yazaki Corp | 半導体リレーシステムの過電流遮断検出装置 |
| US6222716B1 (en) | 1999-03-29 | 2001-04-24 | Justin Chiang | Power line protection devices and methods for providing overload protection to multiple outputs |
| US6459167B1 (en) | 1999-02-26 | 2002-10-01 | Yazaki Corporation | System for controlling electromotive force of motor of electric vehicle |
| JP2006205936A (ja) * | 2005-01-28 | 2006-08-10 | Denso Corp | エンジン始動制御システム |
| JP2008076172A (ja) * | 2006-09-20 | 2008-04-03 | Nippon Eng Kk | 半導体テスト装置 |
| US7843675B2 (en) | 2005-09-06 | 2010-11-30 | Rohm Co., Ltd. | Overcurrent protection circuit, load driving device, motor driving device, electric appliance, power supply device |
| JP2012162189A (ja) * | 2011-02-08 | 2012-08-30 | Asahi Denso Co Ltd | チルト位置停止装置 |
| JP2014113978A (ja) * | 2012-12-12 | 2014-06-26 | Auto Network Gijutsu Kenkyusho:Kk | 報知装置 |
| JP2016060426A (ja) * | 2014-09-19 | 2016-04-25 | 矢崎総業株式会社 | 車両用電力供給システム |
| JP2016060427A (ja) * | 2014-09-19 | 2016-04-25 | 矢崎総業株式会社 | 車両用電力供給システム |
| JP2017005949A (ja) * | 2015-06-15 | 2017-01-05 | オムロン株式会社 | 電源回路及び遊技機 |
| JP2018025167A (ja) * | 2016-08-12 | 2018-02-15 | 富士電機株式会社 | 半導体装置 |
| JP2019037079A (ja) * | 2017-08-18 | 2019-03-07 | ローム株式会社 | 過電流保護回路 |
| CN110676805A (zh) * | 2019-09-20 | 2020-01-10 | 天津津航计算技术研究所 | 一种应用于航空电热系统的ac230v短路保护电路 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7035064B2 (en) * | 1998-05-29 | 2006-04-25 | Semikron Elektronik Gmbh | Method and circuit arrangement with adaptive overload protection for power switching devices |
| BR9804608A (pt) * | 1998-11-12 | 2000-10-24 | Brasil Compressores Sa | Sistema e método parta proteção de um motor elétrico e de seu circuito de contro0le e motor elétrico |
| JP2001291560A (ja) * | 2000-01-17 | 2001-10-19 | Harting Automotive Gmbh & Co Kg | 電路遮断器 |
| DE10036983A1 (de) * | 2000-07-29 | 2002-02-14 | Bosch Gmbh Robert | Vorrichtung zur schnellen Kurzschlussabsicherung bei einem Leistungshalbleiter |
| DK1294069T4 (da) * | 2001-09-18 | 2015-06-15 | Abb Technology Ab | Elektronisk maksimalafbryder |
| JP3767445B2 (ja) * | 2001-09-28 | 2006-04-19 | アンデン株式会社 | 過電流保護機能を有する電源供給装置、負荷駆動装置および車両用電源供給装置 |
| US7262628B2 (en) * | 2004-07-02 | 2007-08-28 | Primarion, Inc. | Digital calibration with lossless current sensing in a multiphase switched power converter |
| DE10152527A1 (de) * | 2001-10-24 | 2003-05-08 | Delphi Tech Inc | Schaltungsanordnung zur Laststromüberwachung |
| ITBS20020002A1 (it) * | 2002-01-15 | 2003-07-15 | Grisoni Massimo | Interuttore elettronico per impianti elettrici a tensione alternata |
| JP3770836B2 (ja) * | 2002-01-23 | 2006-04-26 | 株式会社ルネサステクノロジ | 高速に電源スイッチのオンオフが可能な論理回路及び同論理回路における電流低減方法 |
| US6985343B2 (en) * | 2002-04-19 | 2006-01-10 | Daimlerchrysler Corporation | Programmable power management switch |
| AU2003219535A1 (en) * | 2003-03-14 | 2004-09-30 | Magnetek S.P.A. | Electronic circuit breaker |
| FR2862816B1 (fr) * | 2003-11-25 | 2006-04-28 | Electricfil Automotive | Dispositif intelligent de securite pour un equipement electrique embarque dans un vehicule |
| US20050135034A1 (en) * | 2003-12-19 | 2005-06-23 | Caterpillar, Inc. | Resettable circuit breaker |
| US7312780B2 (en) * | 2004-02-27 | 2007-12-25 | Honeywell International, Inc. | Fluorescent lamp driver system |
| US7436129B2 (en) * | 2004-02-27 | 2008-10-14 | Honeywell International Inc. | Triple-loop fluorescent lamp driver |
| US7928665B2 (en) * | 2004-02-27 | 2011-04-19 | Honeywell International Inc. | System and methods for dimming a high pressure arc lamp |
| US8570699B2 (en) * | 2005-04-22 | 2013-10-29 | Lear Corporation | Relayless and fuseless junction box |
| JP4776368B2 (ja) * | 2005-12-20 | 2011-09-21 | 矢崎総業株式会社 | 電力供給回路のオン故障検出装置 |
| US8488289B2 (en) * | 2006-09-27 | 2013-07-16 | International Rectifier Corporation | Current protection circuit for intelligent power switch |
| JP2008232871A (ja) * | 2007-03-22 | 2008-10-02 | Hitachi Ltd | 回路異常判定装置および回路異常判定方法 |
| US20090033155A1 (en) * | 2007-06-08 | 2009-02-05 | Renesas Technology Corp. | Semiconductor integrated circuits |
| JP5144160B2 (ja) * | 2007-07-26 | 2013-02-13 | パナソニック株式会社 | 車載用負荷制御装置、車載用前照灯装置、および車載用尾灯装置 |
| TWI380548B (en) * | 2008-12-16 | 2012-12-21 | Delta Electronics Inc | Error detecting and motor protecting apparatus and method thereof |
| US8972216B2 (en) | 2010-03-09 | 2015-03-03 | Infineon Technologies Austria Ag | Methods and apparatus for calibration of power converters |
| KR101293957B1 (ko) * | 2011-06-13 | 2013-08-07 | 기아자동차주식회사 | 스톱램프 구동장치 |
| CN102955487A (zh) * | 2011-08-31 | 2013-03-06 | 鸿富锦精密工业（深圳）有限公司 | 电源装置 |
| US9078291B2 (en) | 2012-01-26 | 2015-07-07 | Kongsberg Automotive Ab | Device for heating a vehicle seat |
| ITMI20130001A1 (it) * | 2013-01-03 | 2014-07-04 | St Microelectronics Srl | SISTEMA ELETTRICO COMPRENDENTE UN APPARATO DI PILOTAGGIO DI UN CARICO CON AUTO-RIAVVIO E METODO DI FUNZIONAMENTO DELLÂeuro¿APPARATO |
| JP6251572B2 (ja) * | 2014-01-09 | 2017-12-20 | 矢崎総業株式会社 | 車両用電気配線装置 |
| JP2015154658A (ja) * | 2014-02-18 | 2015-08-24 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
| US9263877B1 (en) * | 2014-12-30 | 2016-02-16 | Api Technologies Corp. | Temperature-compensated current monitoring |
| US11404866B2 (en) * | 2016-04-08 | 2022-08-02 | Infineon Technologies Ag | Electronic switching and protection circuit with several operation modes |
| US10986875B2 (en) | 2018-06-25 | 2021-04-27 | Juul Labs, Inc. | Vaporizer device heater control |
| JP7176914B2 (ja) * | 2018-09-28 | 2022-11-22 | 株式会社小松製作所 | 充電制御装置、作業機械及び充電制御方法 |
| JP7368959B2 (ja) * | 2019-07-04 | 2023-10-25 | キヤノン株式会社 | 電源装置および電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825330A (en) * | 1987-10-06 | 1989-04-25 | The United States Of America As Represented By The Department Of Health And Human Services | Ultra-fast solid state power interrupter |
| US5272392A (en) * | 1992-12-04 | 1993-12-21 | North American Philips Corporation | Current limited power semiconductor device |
-
1996
- 1996-06-11 JP JP8149623A patent/JPH09331625A/ja active Pending
-
1997
- 1997-06-11 US US08/873,915 patent/US5894394A/en not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000311790A (ja) * | 1999-02-26 | 2000-11-07 | Yazaki Corp | 発光素子の電源供給制御装置 |
| JP2000315588A (ja) * | 1999-02-26 | 2000-11-14 | Yazaki Corp | 電源供給制御装置 |
| US6459167B1 (en) | 1999-02-26 | 2002-10-01 | Yazaki Corporation | System for controlling electromotive force of motor of electric vehicle |
| WO2000059088A1 (en) * | 1999-03-29 | 2000-10-05 | Tyco Electronics Corporation | Power line protection devices and methods capable of preventing false fault reporting |
| US6222716B1 (en) | 1999-03-29 | 2001-04-24 | Justin Chiang | Power line protection devices and methods for providing overload protection to multiple outputs |
| JP2001095138A (ja) * | 1999-09-22 | 2001-04-06 | Yazaki Corp | 半導体リレーシステムの過電流遮断検出装置 |
| JP2006205936A (ja) * | 2005-01-28 | 2006-08-10 | Denso Corp | エンジン始動制御システム |
| US7843675B2 (en) | 2005-09-06 | 2010-11-30 | Rohm Co., Ltd. | Overcurrent protection circuit, load driving device, motor driving device, electric appliance, power supply device |
| JP2008076172A (ja) * | 2006-09-20 | 2008-04-03 | Nippon Eng Kk | 半導体テスト装置 |
| JP2012162189A (ja) * | 2011-02-08 | 2012-08-30 | Asahi Denso Co Ltd | チルト位置停止装置 |
| JP2014113978A (ja) * | 2012-12-12 | 2014-06-26 | Auto Network Gijutsu Kenkyusho:Kk | 報知装置 |
| JP2016060426A (ja) * | 2014-09-19 | 2016-04-25 | 矢崎総業株式会社 | 車両用電力供給システム |
| JP2016060427A (ja) * | 2014-09-19 | 2016-04-25 | 矢崎総業株式会社 | 車両用電力供給システム |
| JP2017005949A (ja) * | 2015-06-15 | 2017-01-05 | オムロン株式会社 | 電源回路及び遊技機 |
| JP2018025167A (ja) * | 2016-08-12 | 2018-02-15 | 富士電機株式会社 | 半導体装置 |
| JP2019037079A (ja) * | 2017-08-18 | 2019-03-07 | ローム株式会社 | 過電流保護回路 |
| CN110676805A (zh) * | 2019-09-20 | 2020-01-10 | 天津津航计算技术研究所 | 一种应用于航空电热系统的ac230v短路保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5894394A (en) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09331625A (ja) | インテリジェントパワースイッチ及びスイッチング装置 | |
| JP3384522B2 (ja) | スイッチング装置 | |
| KR100677645B1 (ko) | 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로및 방법 | |
| JPH10285784A (ja) | 車両用電源供給装置 | |
| JP2007082374A (ja) | 電源逆接続保護回路 | |
| WO2008023221A1 (en) | Protection circuit apparatus | |
| JP3384521B2 (ja) | スイッチング装置 | |
| JPH11334465A (ja) | 電子点滅信号発生器 | |
| JP2004040470A (ja) | 電気負荷駆動装置及び電気負荷駆動回路 | |
| JP3285120B2 (ja) | インテリジェントパワースイッチ及びスイッチング装置 | |
| JPH10116552A (ja) | スイッチング装置 | |
| US5757601A (en) | Short circuit protection for high side driver | |
| JP3689280B2 (ja) | 半導体リレーシステムの保護方法 | |
| JP2002118958A (ja) | 電源逆接続保護装置 | |
| JP3679524B2 (ja) | トランジスタの過電流保護回路 | |
| JPH11108969A (ja) | 過電流検知回路 | |
| JP3171383B2 (ja) | 保護回路 | |
| JP3346452B2 (ja) | スイッチング装置及びスイッチング装置の製造方法 | |
| JP2020108142A (ja) | スイッチ装置 | |
| JPS63285022A (ja) | 短絡保護機能付集積回路 | |
| JP3695574B2 (ja) | 車両用電源供給制御装置 | |
| JPH1155847A (ja) | 車両負荷制御装置 | |
| JP2010104138A (ja) | 直流モータの駆動装置 | |
| JP3334678B2 (ja) | 車両用制御装置 | |
| JPS59188336A (ja) | 回路保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020903 |