JP3285120B2 - インテリジェントパワースイッチ及びスイッチング装置 - Google Patents
インテリジェントパワースイッチ及びスイッチング装置Info
- Publication number
- JP3285120B2 JP3285120B2 JP16487096A JP16487096A JP3285120B2 JP 3285120 B2 JP3285120 B2 JP 3285120B2 JP 16487096 A JP16487096 A JP 16487096A JP 16487096 A JP16487096 A JP 16487096A JP 3285120 B2 JP3285120 B2 JP 3285120B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- load
- offset
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Emergency Alarm Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はインテリジェントパ
ワースイッチ及びスイッチング装置に関し、例えば自動
車においてバッテリからの電源を選択的に各負荷に供給
するインテリジェントパワースイッチ及びスイッチング
装置に適用し得る。
ワースイッチ及びスイッチング装置に関し、例えば自動
車においてバッテリからの電源を選択的に各負荷に供給
するインテリジェントパワースイッチ及びスイッチング
装置に適用し得る。
【０００２】
【従来の技術】従来自動車においては、イグニッション
キー、ライトスイッチ、オーディオスイッチ等の操作ス
イッチの操作に応じてバッテリからの電源を選択的に各
電気部品（以下、この電気部品を負荷と呼ぶ）に供給す
るために、多数のスイッチング回路が搭載されている。
キー、ライトスイッチ、オーディオスイッチ等の操作ス
イッチの操作に応じてバッテリからの電源を選択的に各
電気部品（以下、この電気部品を負荷と呼ぶ）に供給す
るために、多数のスイッチング回路が搭載されている。
【０００３】図６はその概略を示すもので、バッテリ１
がジャンクションブロック（Ｊ／Ｂ）２に接続されてい
ると共に、当該ジャンクションブロック２には操作パネ
ル３上に配設された操作スイッチＳＷ１、ＳＷ２、……
が接続されている。ジャンクションブロック２には操作
スイッチＳＷ１、ＳＷ２、……の数に応じたスイッチン
グ回路が設けられており、各スイッチング回路は操作ス
イッチＳＷ１、ＳＷ２、……の操作に応じてバッテリ１
からの電源ラインと各負荷に繋がる電線との間の接続を
オン状態又はオフ状態とする。
がジャンクションブロック（Ｊ／Ｂ）２に接続されてい
ると共に、当該ジャンクションブロック２には操作パネ
ル３上に配設された操作スイッチＳＷ１、ＳＷ２、……
が接続されている。ジャンクションブロック２には操作
スイッチＳＷ１、ＳＷ２、……の数に応じたスイッチン
グ回路が設けられており、各スイッチング回路は操作ス
イッチＳＷ１、ＳＷ２、……の操作に応じてバッテリ１
からの電源ラインと各負荷に繋がる電線との間の接続を
オン状態又はオフ状態とする。
【０００４】これによりバッテリ電源はジャンクション
ブロック２を介して操作スイッチＳＷ１、ＳＷ２、……
の操作に応じて各負荷に選択的に供給される。例えばヘ
ッドライトスイッチがオン操作された場合には、ジャン
クションブロック２でバッテリ１からの電源ラインとヘ
ッドライト４Ａ、４Ｂへの電線とがオン状態とされるこ
とによりヘッドライト４Ａ、４Ｂに電源が供給されヘッ
ドライト４Ａ、４Ｂが点灯する。
ブロック２を介して操作スイッチＳＷ１、ＳＷ２、……
の操作に応じて各負荷に選択的に供給される。例えばヘ
ッドライトスイッチがオン操作された場合には、ジャン
クションブロック２でバッテリ１からの電源ラインとヘ
ッドライト４Ａ、４Ｂへの電線とがオン状態とされるこ
とによりヘッドライト４Ａ、４Ｂに電源が供給されヘッ
ドライト４Ａ、４Ｂが点灯する。
【０００５】なおヘッドライト４Ａ、４Ｂのようにジャ
ンクションブロック２を介して直接負荷に電源が供給さ
れるものとは別に、例えばパワーウィンドを駆動するモ
ータ５Ａ、５Ｂのようにジャンクションブロック２から
出力される電源をスイッチング回路６Ａ、６Ｂを介して
供給されるものもある。このスイッチング回路６Ａ、６
Ｂは操作スイッチ７Ａ、７Ｂによってスイッチング制御
される。
ンクションブロック２を介して直接負荷に電源が供給さ
れるものとは別に、例えばパワーウィンドを駆動するモ
ータ５Ａ、５Ｂのようにジャンクションブロック２から
出力される電源をスイッチング回路６Ａ、６Ｂを介して
供給されるものもある。このスイッチング回路６Ａ、６
Ｂは操作スイッチ７Ａ、７Ｂによってスイッチング制御
される。
【０００６】実際上ジャンクションブロック２は、図７
に示すように構成されている。ジャンクションブロック
２には複数のリレーＬ１、Ｌ２、Ｌ３、……が設けられ
ており、これらのリレーＬ１、Ｌ２、Ｌ３、……は例え
ば上述したヘッドライト４Ａ、４Ｂに対応するリレーＬ
１、Ｌ２のように直接操作スイッチＳＷ１、ＳＷ２によ
ってオンオフが制御されて直接負荷に電流を与えるリレ
ーと、イグニッションスイッチ８の状態に応じてオンオ
フが制御されるリレーＬ３とがある。
に示すように構成されている。ジャンクションブロック
２には複数のリレーＬ１、Ｌ２、Ｌ３、……が設けられ
ており、これらのリレーＬ１、Ｌ２、Ｌ３、……は例え
ば上述したヘッドライト４Ａ、４Ｂに対応するリレーＬ
１、Ｌ２のように直接操作スイッチＳＷ１、ＳＷ２によ
ってオンオフが制御されて直接負荷に電流を与えるリレ
ーと、イグニッションスイッチ８の状態に応じてオンオ
フが制御されるリレーＬ３とがある。
【０００７】このうちリレーＬ１、Ｌ２にはバッテリか
らヒュージブルリンク（ＦＬ）９及びヒューズＦ１、Ｆ
２を介してバッテリ電源が供給される。これによりバッ
テリ１とジャンクションブロック２を接続する電源ライ
ンに許容値以上の大電流が流れた場合にはヒュージブル
リンク９が溶断し、ジャンクションブロック２と各負荷
を接続する電線（ハーネス）に許容値以上の過電流が流
れた場合にはヒューズＦ１、Ｆ２が溶断することによ
り、電源ライン全体の発煙や発火、及び負荷に過電流が
流れるのを防止し得るようになされている。同様にリレ
ーＬ３にはバッテリ１からヒュージブルリンク９を介し
てバッテリ電源が供給されていると共に、当該リレーＬ
３の出力端はヒューズＦ３、Ｆ４及びリレーＬ４、Ｌ５
を介して各負荷５Ａ、５Ｂに接続されている。
らヒュージブルリンク（ＦＬ）９及びヒューズＦ１、Ｆ
２を介してバッテリ電源が供給される。これによりバッ
テリ１とジャンクションブロック２を接続する電源ライ
ンに許容値以上の大電流が流れた場合にはヒュージブル
リンク９が溶断し、ジャンクションブロック２と各負荷
を接続する電線（ハーネス）に許容値以上の過電流が流
れた場合にはヒューズＦ１、Ｆ２が溶断することによ
り、電源ライン全体の発煙や発火、及び負荷に過電流が
流れるのを防止し得るようになされている。同様にリレ
ーＬ３にはバッテリ１からヒュージブルリンク９を介し
てバッテリ電源が供給されていると共に、当該リレーＬ
３の出力端はヒューズＦ３、Ｆ４及びリレーＬ４、Ｌ５
を介して各負荷５Ａ、５Ｂに接続されている。
【０００８】ところで、近年における半導体製造技術の
進歩に伴って、性能が良くかつ安価な半導体スイッチが
容易に手に入るようになったことにより、上述した機械
接点によって動作するリレーＬ１、Ｌ２、……に代えて
半導体スイッチを用いたスイッチング回路が提案されて
いる。
進歩に伴って、性能が良くかつ安価な半導体スイッチが
容易に手に入るようになったことにより、上述した機械
接点によって動作するリレーＬ１、Ｌ２、……に代えて
半導体スイッチを用いたスイッチング回路が提案されて
いる。
【０００９】この種のスイッチング回路は、一般に半導
体スイッチを過電流や過熱から保護する保護機能を持っ
ており、半導体スイッチに定格電流以上の電流が流れる
ような場合または半導体スイッチが規定以上の温度まで
上昇した場合に、半導体スイッチを強制的にオフ制御す
ることにより半導体スイッチを保護するようになされて
いる。
体スイッチを過電流や過熱から保護する保護機能を持っ
ており、半導体スイッチに定格電流以上の電流が流れる
ような場合または半導体スイッチが規定以上の温度まで
上昇した場合に、半導体スイッチを強制的にオフ制御す
ることにより半導体スイッチを保護するようになされて
いる。
【００１０】図８に、この半導体スイッチを用いたスイ
ッチング回路の一例としてインテリジェントパワースイ
ッチと呼ばれるスイッチング回路を示す。スイッチング
回路３０は上述した各リレーＬ１、Ｌ２、……に代えて
当該各リレーＬ１、Ｌ２、……の位置に接続される。例
えばスイッチング回路３０がリレーＬ１に代えて接続さ
れた場合について説明すると、電源入力端子３１にはヒ
ューズＦ１（図７）が接続され、出力端子３２には負荷
４Ａが接続される。また制御信号入力端子３３には操作
スイッチＳＷ１が接続される。
ッチング回路の一例としてインテリジェントパワースイ
ッチと呼ばれるスイッチング回路を示す。スイッチング
回路３０は上述した各リレーＬ１、Ｌ２、……に代えて
当該各リレーＬ１、Ｌ２、……の位置に接続される。例
えばスイッチング回路３０がリレーＬ１に代えて接続さ
れた場合について説明すると、電源入力端子３１にはヒ
ューズＦ１（図７）が接続され、出力端子３２には負荷
４Ａが接続される。また制御信号入力端子３３には操作
スイッチＳＷ１が接続される。
【００１１】なおスイッチング回路３０の場合には、実
際上、操作スイッチＳＷ１がオン操作されると制御信号
入力端子３３には操作スイッチＳＷ１からオン制御信号
として例えば５〔Ｖ〕の制御電圧を供給し、操作スイッ
チＳＷ１がオフ操作されると制御電圧を供給しないよう
な制御電圧発生部（図示せず）が操作スイッチＳＷ１と
制御信号入力端子３３の間に配設される。
際上、操作スイッチＳＷ１がオン操作されると制御信号
入力端子３３には操作スイッチＳＷ１からオン制御信号
として例えば５〔Ｖ〕の制御電圧を供給し、操作スイッ
チＳＷ１がオフ操作されると制御電圧を供給しないよう
な制御電圧発生部（図示せず）が操作スイッチＳＷ１と
制御信号入力端子３３の間に配設される。
【００１２】スイッチング回路３０は、ヒューズＦ１
（図７）に接続された入力端子３１を介して電源電圧Ｖ
BをπＭＯＳ−ＦＥＴ３４のドレインに与えると共に、
このπＭＯＳ−ＦＥＴ３４のオンオフ制御をドライバ３
５によって行う。
（図７）に接続された入力端子３１を介して電源電圧Ｖ
BをπＭＯＳ−ＦＥＴ３４のドレインに与えると共に、
このπＭＯＳ−ＦＥＴ３４のオンオフ制御をドライバ３
５によって行う。
【００１３】またスイッチング回路３０には、電源電圧
ＶBが過電圧である場合にこれを検出する過電圧検出回
路３６と、πＭＯＳ−ＦＥＴ３４のドレイン−ソース間
に流れる電流値に基づく電圧値を基準電圧発生回路４３
からの基準電圧Ｖref と比較することにより過電流を検
出する電流検出回路３７と、πＭＯＳ−ＦＥＴ３４の近
傍に設けられた温度センサ（図示せず）により得れる温
度電圧値ＶTを基準電圧Ｖref と比較することによりπ
ＭＯＳ−ＦＥＴ３４の過熱を検出する温度検出回路３８
とが設けられ、これら各検出回路３６、３７、３８の検
出結果が論理和否定回路３９に入力される。また論理和
否定回路３９には制御電圧ＶINがインバータ４０を介し
て入力される。
ＶBが過電圧である場合にこれを検出する過電圧検出回
路３６と、πＭＯＳ−ＦＥＴ３４のドレイン−ソース間
に流れる電流値に基づく電圧値を基準電圧発生回路４３
からの基準電圧Ｖref と比較することにより過電流を検
出する電流検出回路３７と、πＭＯＳ−ＦＥＴ３４の近
傍に設けられた温度センサ（図示せず）により得れる温
度電圧値ＶTを基準電圧Ｖref と比較することによりπ
ＭＯＳ−ＦＥＴ３４の過熱を検出する温度検出回路３８
とが設けられ、これら各検出回路３６、３７、３８の検
出結果が論理和否定回路３９に入力される。また論理和
否定回路３９には制御電圧ＶINがインバータ４０を介し
て入力される。
【００１４】論理和否定回路３９の出力はドライバ３５
及びチャージポンプ４１に与えられる。チャージポンプ
４１は論理和否定回路３９の出力が正論理のときだけ動
作し、レギュレータ４２によって安定化された電源電圧
ＶDDの電圧を上昇させてドライバ３５に供給する。ドラ
イバ３５は論理和否定回路３９の出力が正論理である場
合にはπＭＯＳ−ＦＥＴ３４をオン動作させるような制
御電圧をπＭＯＳ−ＦＥＴ３４のゲートに与えると共
に、論理和否定回路３９の出力が負論理である場合には
πＭＯＳ−ＦＥＴ３４をオフ動作させるような制御電圧
をπＭＯＳ−ＦＥＴ３４のゲートに与える。
及びチャージポンプ４１に与えられる。チャージポンプ
４１は論理和否定回路３９の出力が正論理のときだけ動
作し、レギュレータ４２によって安定化された電源電圧
ＶDDの電圧を上昇させてドライバ３５に供給する。ドラ
イバ３５は論理和否定回路３９の出力が正論理である場
合にはπＭＯＳ−ＦＥＴ３４をオン動作させるような制
御電圧をπＭＯＳ−ＦＥＴ３４のゲートに与えると共
に、論理和否定回路３９の出力が負論理である場合には
πＭＯＳ−ＦＥＴ３４をオフ動作させるような制御電圧
をπＭＯＳ−ＦＥＴ３４のゲートに与える。
【００１５】かくしてスイッチング回路３０において
は、制御電圧ＶINが正論理の状態において、πＭＯＳ−
ＦＥＴ３４に過電圧が印加された場合、πＭＯＳ−ＦＥ
Ｔ３４に過電流が流れた場合、またはπＭＯＳ−ＦＥＴ
３４が過熱した場合に、πＭＯＳ−ＦＥＴ３４のスイッ
チング動作をオフ制御し得ることにより、πＭＯＳ−Ｆ
ＥＴ３４を過電圧や過電流、過熱から保護することがで
きる。
は、制御電圧ＶINが正論理の状態において、πＭＯＳ−
ＦＥＴ３４に過電圧が印加された場合、πＭＯＳ−ＦＥ
Ｔ３４に過電流が流れた場合、またはπＭＯＳ−ＦＥＴ
３４が過熱した場合に、πＭＯＳ−ＦＥＴ３４のスイッ
チング動作をオフ制御し得ることにより、πＭＯＳ−Ｆ
ＥＴ３４を過電圧や過電流、過熱から保護することがで
きる。
【００１６】またスイッチング回路３０は負荷オープン
検出回路４４を有する。負荷オープン検出回路４４は、
出力端子３２に電線を介して接続される負荷が出力端子
３２との間でオープン状態にあるかいるか否かを検出す
る。負荷オープン検出回路４４はコンパレータ４５を有
し、当該コンパレータ４５の非反転入力端は出力端子３
２に接続されていると共に反転入力端には基準電圧が入
力されている。また電源入力端子と出力端子との間は、
大きな抵抗値（１００［ｋΩ］程度）を有するプルアッ
プ抵抗４６によって接続されている。
検出回路４４を有する。負荷オープン検出回路４４は、
出力端子３２に電線を介して接続される負荷が出力端子
３２との間でオープン状態にあるかいるか否かを検出す
る。負荷オープン検出回路４４はコンパレータ４５を有
し、当該コンパレータ４５の非反転入力端は出力端子３
２に接続されていると共に反転入力端には基準電圧が入
力されている。また電源入力端子と出力端子との間は、
大きな抵抗値（１００［ｋΩ］程度）を有するプルアッ
プ抵抗４６によって接続されている。
【００１７】ここで負荷オープン検出回路４４はπＭＯ
Ｓ−ＦＥＴ３４がオフ制御されているときだけ負荷オー
プン検出動作をするようになされている。すなわちπＭ
ＯＳ−ＦＥＴ３４がオフ制御されている状態において、
負荷オープンでないときは出力端子３２の電圧は電源電
圧ＶBをプルアップ抵抗４６と負荷の抵抗によって分圧
したものとなり、このときコンパレータ４５は負論理の
信号を出力する。これに対して負荷オープンのときは出
力端子３２の電圧は電源電圧ＶBとほぼ同じ値となり、
このときコンパレータ４５は正論理の信号を出力する。
Ｓ−ＦＥＴ３４がオフ制御されているときだけ負荷オー
プン検出動作をするようになされている。すなわちπＭ
ＯＳ−ＦＥＴ３４がオフ制御されている状態において、
負荷オープンでないときは出力端子３２の電圧は電源電
圧ＶBをプルアップ抵抗４６と負荷の抵抗によって分圧
したものとなり、このときコンパレータ４５は負論理の
信号を出力する。これに対して負荷オープンのときは出
力端子３２の電圧は電源電圧ＶBとほぼ同じ値となり、
このときコンパレータ４５は正論理の信号を出力する。
【００１８】そしてコンパレータ４５から出力される論
理信号（ステータス信号）がステータス信号出力端子４
７に供給される。ステータス信号出力端子４７は、図６
のＣＰＵ４８に接続されており、ＣＰＵ４８はステータ
ス信号に基づいて負荷オープンか否かを判断し、負荷オ
ープンであることを示す判断結果が得られた場合には、
インジケータランプ等でなる異常表示部４９に異常表示
をさせる。
理信号（ステータス信号）がステータス信号出力端子４
７に供給される。ステータス信号出力端子４７は、図６
のＣＰＵ４８に接続されており、ＣＰＵ４８はステータ
ス信号に基づいて負荷オープンか否かを判断し、負荷オ
ープンであることを示す判断結果が得られた場合には、
インジケータランプ等でなる異常表示部４９に異常表示
をさせる。
【００１９】
【発明が解決しようとする課題】ところで、図８に示す
構成の従来のインテリジェントパワースイッチ３０にお
いては、半導体スイッチをオフ制御している場合でも、
プルアップ抵抗４６を介して負荷にリーク電流が流れて
しまう欠点がある。
構成の従来のインテリジェントパワースイッチ３０にお
いては、半導体スイッチをオフ制御している場合でも、
プルアップ抵抗４６を介して負荷にリーク電流が流れて
しまう欠点がある。
【００２０】さらにインテリジェントパワースイッチ３
０のように過電流保護、過熱保護、過電圧保護等の保護
回路を有するインテリジェントパワースイッチにおいて
は、負荷に電源が供給されない状態となったとき、その
原因が保護機能が働いて半導体スイッチがオフ制御され
たことによるものなのか、または負荷オープンとなった
ことによるものなのかを判断する事ができない。
０のように過電流保護、過熱保護、過電圧保護等の保護
回路を有するインテリジェントパワースイッチにおいて
は、負荷に電源が供給されない状態となったとき、その
原因が保護機能が働いて半導体スイッチがオフ制御され
たことによるものなのか、または負荷オープンとなった
ことによるものなのかを判断する事ができない。
【００２１】ここでその原因を速やかに判断することが
できれば、部品の交換や修理等も速やかに行うことがで
き非常に便利であると考えられる。
できれば、部品の交換や修理等も速やかに行うことがで
き非常に便利であると考えられる。
【００２２】本発明は以上の点を考慮してなされたもの
で、過電流保護機能や過熱保護機能を有するインテリジ
ェントパワースイッチにおいて、保護機能が働いて半導
体スイッチがオフ制御されたことにより負荷に電源が供
給されていないのか、または負荷オープンとなったこと
により負荷に電源が供給されていないのかを簡易な構成
により速やかに判断することができるインテリジェント
パワースイッチ及びスイッチング装置を提案しようとす
るものである。
で、過電流保護機能や過熱保護機能を有するインテリジ
ェントパワースイッチにおいて、保護機能が働いて半導
体スイッチがオフ制御されたことにより負荷に電源が供
給されていないのか、または負荷オープンとなったこと
により負荷に電源が供給されていないのかを簡易な構成
により速やかに判断することができるインテリジェント
パワースイッチ及びスイッチング装置を提案しようとす
るものである。
【００２３】
【課題を解決するための手段】上記課題を解決するため
本発明により成された請求項１に記載のインテリジェン
トパワースイッチは、図１の基本構成図に示すように、
制御信号入力端子への制御信号の入力に応じてオンされ
て電源Ａ２を出力端子に接続された負荷Ａ３に供給する
半導体スイッチＡ４と、半導体スイッチＡ４に過電流が
流れた場合及び又は半導体スイッチＡ４が過熱した場合
に半導体スイッチＡ４の制御信号入力端子に信号を出力
して半導体スイッチＡ４をオフ制御することにより、半
導体スイッチＡ４を過電流及び又は過熱から保護する保
護手段Ａ５とを有するインテリジェントパワースイッチ
Ａ１において、半導体スイッチＡ４を流れる電流１０に
応じた電圧を出力する電流検出手段Ａ６と、電流検出手
段Ａ６から出力された電圧を所定の値だけオフセットさ
せるオフセット手段Ａ７と、半導体スイッチＡ４の出力
端子の電圧に基づいて負荷Ａ３がオープンしていること
を検出する負荷オープン検出手段Ａ８と、負荷オープン
が検出されたときオフセット手段Ａ７によりオフセット
された電圧を降下させて出力する電圧降下手段Ａ９と、
電圧降下手段Ａ９の出力を外部に出力するための外部出
力手段Ａ１０とを設けるようにする。
本発明により成された請求項１に記載のインテリジェン
トパワースイッチは、図１の基本構成図に示すように、
制御信号入力端子への制御信号の入力に応じてオンされ
て電源Ａ２を出力端子に接続された負荷Ａ３に供給する
半導体スイッチＡ４と、半導体スイッチＡ４に過電流が
流れた場合及び又は半導体スイッチＡ４が過熱した場合
に半導体スイッチＡ４の制御信号入力端子に信号を出力
して半導体スイッチＡ４をオフ制御することにより、半
導体スイッチＡ４を過電流及び又は過熱から保護する保
護手段Ａ５とを有するインテリジェントパワースイッチ
Ａ１において、半導体スイッチＡ４を流れる電流１０に
応じた電圧を出力する電流検出手段Ａ６と、電流検出手
段Ａ６から出力された電圧を所定の値だけオフセットさ
せるオフセット手段Ａ７と、半導体スイッチＡ４の出力
端子の電圧に基づいて負荷Ａ３がオープンしていること
を検出する負荷オープン検出手段Ａ８と、負荷オープン
が検出されたときオフセット手段Ａ７によりオフセット
された電圧を降下させて出力する電圧降下手段Ａ９と、
電圧降下手段Ａ９の出力を外部に出力するための外部出
力手段Ａ１０とを設けるようにする。
【００２４】以上の構成において、外部出力手段Ａ１０
からは、負荷Ａ３に正常に電源が供給されている場合に
はオフセット電圧よりも高い電圧値が得られ、半導体ス
イッチＡ４がオフ制御されている場合にはオフセット電
圧に等しい電圧値が得られ、負荷Ａ３がオープンしてい
る場合にはオフセット電圧よりも低い電圧値が得られる
ため、外部出力手段Ａ１０の電圧値を見れば、負荷Ａ３
に電源が供給されているか否かがわかると共に、電源が
供給されていない場合にはその原因が半導体スイッチＡ
４がオフ制御されたことによるものなのかそれとも負荷
オープンによるものなのかがわかる。
からは、負荷Ａ３に正常に電源が供給されている場合に
はオフセット電圧よりも高い電圧値が得られ、半導体ス
イッチＡ４がオフ制御されている場合にはオフセット電
圧に等しい電圧値が得られ、負荷Ａ３がオープンしてい
る場合にはオフセット電圧よりも低い電圧値が得られる
ため、外部出力手段Ａ１０の電圧値を見れば、負荷Ａ３
に電源が供給されているか否かがわかると共に、電源が
供給されていない場合にはその原因が半導体スイッチＡ
４がオフ制御されたことによるものなのかそれとも負荷
オープンによるものなのかがわかる。
【００２５】また請求項２に記載のインテリジェントパ
ワースイッチは、電源が過電圧であることを検出する過
電圧検出手段Ａ１１と、過電圧が検出されたときオフセ
ット手段Ａ７によりオフセットされた電圧を電圧降下手
段Ａ９と異なる値だけ降下させて出力する第２の電圧降
下手段Ａ１２とを設けるようにする。
ワースイッチは、電源が過電圧であることを検出する過
電圧検出手段Ａ１１と、過電圧が検出されたときオフセ
ット手段Ａ７によりオフセットされた電圧を電圧降下手
段Ａ９と異なる値だけ降下させて出力する第２の電圧降
下手段Ａ１２とを設けるようにする。
【００２６】以上の構成において、外部出力手段Ａ１０
からは、負荷Ａ３に正常に電源が供給されている場合に
はオフセット電圧よりも高い電圧値が得られ、半導体ス
イッチＡ４がオフ制御されている場合にはオフセット電
圧に等しい電圧値が得られ、負荷Ａ３がオープンしてい
る場合にはオフセット電圧よりも低い電圧値が得られ、
過電圧の場合にはオフセット電圧よりも低くかつ負荷オ
ープンのときとは異なる電圧値が得られるため、外部出
力手段Ａ１０の電圧値を見れば、電源が過電圧か否かも
わかるようになる。
からは、負荷Ａ３に正常に電源が供給されている場合に
はオフセット電圧よりも高い電圧値が得られ、半導体ス
イッチＡ４がオフ制御されている場合にはオフセット電
圧に等しい電圧値が得られ、負荷Ａ３がオープンしてい
る場合にはオフセット電圧よりも低い電圧値が得られ、
過電圧の場合にはオフセット電圧よりも低くかつ負荷オ
ープンのときとは異なる電圧値が得られるため、外部出
力手段Ａ１０の電圧値を見れば、電源が過電圧か否かも
わかるようになる。
【００２７】また請求項３に記載のスイッチング装置
は、請求項１に記載のインテリジェントパワースイッチ
Ａ１と、外部出力手段Ａ１０から出力される出力電圧値
と、オフセット電圧に対応する電圧値とを比較監視し、
当該出力電圧値がオフセット電圧に等しい場合には半導
体スイッチＡ４がオフ制御されていると判断するオフ状
態判断手段Ａ１３と、外部出力手段Ａ１０から出力され
る出力電圧値と、オフセット電圧に対応する電圧値とを
比較監視し、当該出力電圧値がオフセット電圧よりも低
い値の場合には負荷Ａ３がオープンであると判断する負
荷オープン判断手段Ａ１４とを設けるようにする。
は、請求項１に記載のインテリジェントパワースイッチ
Ａ１と、外部出力手段Ａ１０から出力される出力電圧値
と、オフセット電圧に対応する電圧値とを比較監視し、
当該出力電圧値がオフセット電圧に等しい場合には半導
体スイッチＡ４がオフ制御されていると判断するオフ状
態判断手段Ａ１３と、外部出力手段Ａ１０から出力され
る出力電圧値と、オフセット電圧に対応する電圧値とを
比較監視し、当該出力電圧値がオフセット電圧よりも低
い値の場合には負荷Ａ３がオープンであると判断する負
荷オープン判断手段Ａ１４とを設けるようにする。
【００２８】また請求項４に記載のスイッチング装置
は、請求項２に記載のインテリジェントパワースイッチ
Ａ１と、外部出力手段Ａ１０から出力される出力電圧値
と、オフセット電圧に対応する電圧値とを比較監視し、
当該出力電圧値がオフセット電圧に等しい場合には半導
体スイッチＡ４がオフ制御されていると判断するオフ状
態判断手段Ａ１３と、外部出力手段Ａ１０から出力され
る出力電圧値と、オフセット電圧から電圧降下手段Ａ９
による電圧降下分を引いた電圧に対応する電圧値とを比
較監視し、当該出力電圧値がオフセット電圧から電圧降
下手段Ａ９による電圧降下分を引いた電圧に対応する電
圧値に等しい場合には負荷Ａ３がオープンであると判断
する負荷オープン判断手段Ａ１４と、外部出力手段Ａ１
０から出力される出力電圧値と、オフセット電圧から第
２の電圧降下手段Ａ１２による電圧降下分を引いた電圧
に対応する電圧値とを比較監視し、当該出力電圧値がオ
フセット電圧から第２の電圧降下手段Ａ１２による電圧
降下分を引いた電圧に対応する電圧値に等しい場合には
電源が過電圧であると判断する過電圧判断手段Ａ１５と
を設けるようにする。
は、請求項２に記載のインテリジェントパワースイッチ
Ａ１と、外部出力手段Ａ１０から出力される出力電圧値
と、オフセット電圧に対応する電圧値とを比較監視し、
当該出力電圧値がオフセット電圧に等しい場合には半導
体スイッチＡ４がオフ制御されていると判断するオフ状
態判断手段Ａ１３と、外部出力手段Ａ１０から出力され
る出力電圧値と、オフセット電圧から電圧降下手段Ａ９
による電圧降下分を引いた電圧に対応する電圧値とを比
較監視し、当該出力電圧値がオフセット電圧から電圧降
下手段Ａ９による電圧降下分を引いた電圧に対応する電
圧値に等しい場合には負荷Ａ３がオープンであると判断
する負荷オープン判断手段Ａ１４と、外部出力手段Ａ１
０から出力される出力電圧値と、オフセット電圧から第
２の電圧降下手段Ａ１２による電圧降下分を引いた電圧
に対応する電圧値とを比較監視し、当該出力電圧値がオ
フセット電圧から第２の電圧降下手段Ａ１２による電圧
降下分を引いた電圧に対応する電圧値に等しい場合には
電源が過電圧であると判断する過電圧判断手段Ａ１５と
を設けるようにする。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態の具体
例を図面を参照して説明する。 （１）スイッチング装置の概略構成 図２は、本発明によるスイッチング装置５０の概略構成
をジャンクションブロック（Ｊ／Ｂ）５１に適用した場
合について示す。ここでインターフェース（Ｉ／Ｆ）５
２には、各負荷５３Ａ、５３Ｂ、５３Ｃ、……、５３Ｘ
に対応した操作スイッチ（図示せず）からのスイッチン
グ制御信号Ｓ１が入力され、これがマイコン５４に供給
される。
例を図面を参照して説明する。 （１）スイッチング装置の概略構成 図２は、本発明によるスイッチング装置５０の概略構成
をジャンクションブロック（Ｊ／Ｂ）５１に適用した場
合について示す。ここでインターフェース（Ｉ／Ｆ）５
２には、各負荷５３Ａ、５３Ｂ、５３Ｃ、……、５３Ｘ
に対応した操作スイッチ（図示せず）からのスイッチン
グ制御信号Ｓ１が入力され、これがマイコン５４に供給
される。
【００３０】ここでスイッチング装置５０には各負荷５
３Ａ、５３Ｂ、５３Ｃ、……、５３Ｘそれぞれに対応し
たＩＰＳ（インテリジェントパワースイッチ）５５Ａ、
５５Ｂ、５５Ｃ、……、５５Ｘが設けられており、マイ
コン５４は各負荷５３Ａ、５３Ｂ、５３Ｃ、……、５３
Ｘに対応した操作スイッチからのスイッチング制御信号
Ｓ１（以下、これを単に制御信号Ｓ１と呼ぶ）を、対応
するＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘの制
御信号入力端子Ｔ３に送出する。かくして各ＩＰＳ５５
Ａ、５５Ｂ、５５Ｃ、……、５５Ｘは操作スイッチのス
イッチング操作に応じてオンオフが制御されることによ
り、バッテリ５６から電源入力端子Ｔ１に供給された電
源が出力端子Ｔ５を介して各負荷５３Ａ、５３Ｂ、５３
Ｃ、……、５３Ｘに選択的に供給される。
３Ａ、５３Ｂ、５３Ｃ、……、５３Ｘそれぞれに対応し
たＩＰＳ（インテリジェントパワースイッチ）５５Ａ、
５５Ｂ、５５Ｃ、……、５５Ｘが設けられており、マイ
コン５４は各負荷５３Ａ、５３Ｂ、５３Ｃ、……、５３
Ｘに対応した操作スイッチからのスイッチング制御信号
Ｓ１（以下、これを単に制御信号Ｓ１と呼ぶ）を、対応
するＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘの制
御信号入力端子Ｔ３に送出する。かくして各ＩＰＳ５５
Ａ、５５Ｂ、５５Ｃ、……、５５Ｘは操作スイッチのス
イッチング操作に応じてオンオフが制御されることによ
り、バッテリ５６から電源入力端子Ｔ１に供給された電
源が出力端子Ｔ５を介して各負荷５３Ａ、５３Ｂ、５３
Ｃ、……、５３Ｘに選択的に供給される。
【００３１】かかる構成に加えて、ＩＰＳ５５Ａ、５５
Ｂ、５５Ｃ、……、５５Ｘは外部出力手段としての外部
出力端子Ｔ４を有し、当該外部出力端子Ｔ４からはＩＰ
Ｓ５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘの半導体スイ
ッチがオフ制御されているか否か、負荷５３Ａ、５３
Ｂ、５３Ｃ、……、５３Ｘがオープンであるか否か、バ
ッテリ５６から過電圧の電源が供給されているか否かを
判断するための状態信号Ｓ２が出力される。マイコン５
４はこの状態信号Ｓ２を監視することにより、半導体ス
イッチがオフ制御されているのか、負荷がオープンなの
か又は電源が過電圧なのかを判断する。
Ｂ、５５Ｃ、……、５５Ｘは外部出力手段としての外部
出力端子Ｔ４を有し、当該外部出力端子Ｔ４からはＩＰ
Ｓ５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘの半導体スイ
ッチがオフ制御されているか否か、負荷５３Ａ、５３
Ｂ、５３Ｃ、……、５３Ｘがオープンであるか否か、バ
ッテリ５６から過電圧の電源が供給されているか否かを
判断するための状態信号Ｓ２が出力される。マイコン５
４はこの状態信号Ｓ２を監視することにより、半導体ス
イッチがオフ制御されているのか、負荷がオープンなの
か又は電源が過電圧なのかを判断する。
【００３２】そしてマイコン５４は、状態信号Ｓ２に基
づいて、半導体スイッチがオン制御状態にあるか、オフ
制御状態にあるか、負荷オープン状態にあるか、又は過
電圧状態にあるかを表す判断結果を得ると、判断結果信
号Ｓ３をインターフェース５２を介して例えばインジケ
ータランプ等でなる表示部（図示せず）に送出する。
づいて、半導体スイッチがオン制御状態にあるか、オフ
制御状態にあるか、負荷オープン状態にあるか、又は過
電圧状態にあるかを表す判断結果を得ると、判断結果信
号Ｓ３をインターフェース５２を介して例えばインジケ
ータランプ等でなる表示部（図示せず）に送出する。
【００３３】このようにＩＰＳ５５Ａ、５５Ｂ、５５
Ｃ、……、５５Ｘにおいては、各外部出力端子Ｔ４か
ら、半導体スイッチがオフ状態にあることを表すと共
に、負荷オープンであることを表す状態信号Ｓ２を出力
するようにしたことにより、保護機能が働いて半導体ス
イッチがオフ制御されたことにより負荷に電源が供給さ
れていないのか、または負荷オープンとなったことによ
り負荷に電源が供給されていないのかを容易に判断する
ことができるようになされている。
Ｃ、……、５５Ｘにおいては、各外部出力端子Ｔ４か
ら、半導体スイッチがオフ状態にあることを表すと共
に、負荷オープンであることを表す状態信号Ｓ２を出力
するようにしたことにより、保護機能が働いて半導体ス
イッチがオフ制御されたことにより負荷に電源が供給さ
れていないのか、または負荷オープンとなったことによ
り負荷に電源が供給されていないのかを容易に判断する
ことができるようになされている。
【００３４】またスイッチング装置５０においては、各
ＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘの半導体
スイッチを動作させるための駆動電圧を発生するチャー
ジポンプ５７を複数のＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、
……、５５Ｘで共有化するようになされている。すなわ
ち１つのチャージポンプ５７で発生させた駆動電圧によ
って複数の半導体スイッチを駆動させるようにしてい
る。またチャージポンプ５７とＩＰＳ５５Ａ、５５Ｂ、
５５Ｃ、……、５５Ｘの間の電源ライン上には例えばＬ
Ｃフィルタでなるノイズ除去回路５８が設けられ、当該
ノイズ除去回路５８によってチャージポンプ５７の発振
動作により電源ライン上に乗ったノイズを除去する。
ＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、……、５５Ｘの半導体
スイッチを動作させるための駆動電圧を発生するチャー
ジポンプ５７を複数のＩＰＳ５５Ａ、５５Ｂ、５５Ｃ、
……、５５Ｘで共有化するようになされている。すなわ
ち１つのチャージポンプ５７で発生させた駆動電圧によ
って複数の半導体スイッチを駆動させるようにしてい
る。またチャージポンプ５７とＩＰＳ５５Ａ、５５Ｂ、
５５Ｃ、……、５５Ｘの間の電源ライン上には例えばＬ
Ｃフィルタでなるノイズ除去回路５８が設けられ、当該
ノイズ除去回路５８によってチャージポンプ５７の発振
動作により電源ライン上に乗ったノイズを除去する。
【００３５】（２）スイッチング装置の詳細構成 （２−１）ＩＰＳの構成 次にスイッチング装置５０の詳細構成を、図３を用いて
説明する。図３では、図２中の複数のＩＰＳ５５Ａ、５
５Ｂ、５５Ｃ、……、５５Ｘのうちの１つを取り出しそ
のＩＰＳ５５Ａの構成、及びそのＩＰＳ５５Ａとマイコ
ン５４との関係について説明する。また一つのＩＰＳ５
５Ａと別のＩＰＳ５５Ｂ、５５Ｃ、……、５５Ｘの構成
は以下の説明と同様であり、別のＩＰＳ５５Ｂ、５５
Ｃ、……、５５Ｘとマイコン５４との関係も以下の説明
と同様であるため、一つのＩＰＳ５５Ａの説明によって
別のＩＰＳ５５Ｂ、５５Ｃ、……、５５Ｘの説明を省略
する。
説明する。図３では、図２中の複数のＩＰＳ５５Ａ、５
５Ｂ、５５Ｃ、……、５５Ｘのうちの１つを取り出しそ
のＩＰＳ５５Ａの構成、及びそのＩＰＳ５５Ａとマイコ
ン５４との関係について説明する。また一つのＩＰＳ５
５Ａと別のＩＰＳ５５Ｂ、５５Ｃ、……、５５Ｘの構成
は以下の説明と同様であり、別のＩＰＳ５５Ｂ、５５
Ｃ、……、５５Ｘとマイコン５４との関係も以下の説明
と同様であるため、一つのＩＰＳ５５Ａの説明によって
別のＩＰＳ５５Ｂ、５５Ｃ、……、５５Ｘの説明を省略
する。
【００３６】ＩＰＳ５５Ａは、パワーＭＯＳ−ＦＥＴ６
１のオンオフがゲートに供給される制御電圧によって制
御されることにより、ノイズ除去回路５８（図２）から
電源入力端子Ｔ１に印加された電源電圧ＶB を必要なと
きだけ出力端子Ｔ５及び電線６４を介して負荷６５に供
給するようになされている。またＩＰＳ５５Ａは、ＭＯ
Ｓ−ＦＥＴ６１を過電流及び過熱から保護するための過
電流保護機能及び過熱保護機能を有する。
１のオンオフがゲートに供給される制御電圧によって制
御されることにより、ノイズ除去回路５８（図２）から
電源入力端子Ｔ１に印加された電源電圧ＶB を必要なと
きだけ出力端子Ｔ５及び電線６４を介して負荷６５に供
給するようになされている。またＩＰＳ５５Ａは、ＭＯ
Ｓ−ＦＥＴ６１を過電流及び過熱から保護するための過
電流保護機能及び過熱保護機能を有する。
【００３７】ＩＰＳ５５Ａは、大きく分けて、メインの
半導体スイッチとしてのパワーＭＯＳ−ＦＥＴ６１（以
下、これを単にＭＯＳ−ＦＥＴ６１と呼ぶ）と、シャン
ト抵抗Ｒ0 を有しＭＯＳ−ＦＥＴ６１を流れる電流値Ｉ
0を検出し当該電流値に応じた電圧値を出力する電流検
出回路６７と、電流検出回路６７から得られた電圧値と
基準電圧値とを比較することによりＭＯＳ−ＦＥＴ６１
に当該ＭＯＳ−ＦＥＴ６１が損傷のおそれのある過電流
が流れたことを検出する過電流検出回路６８と、過電流
検出回路６８の検出結果と制御信号Ｓ１との論理積に応
じてＭＯＳ−ＦＥＴ６１をオンオフ制御するための制御
電圧をＭＯＳ−ＦＥＴ６１のゲートに選択的に供給する
論理積回路６９と、ＭＯＳ−ＦＥＴ６１の温度に応じた
論理値を出力する温度検出回路７０と、温度検出回路７
０の検出論理結果に基づいてＭＯＳ−ＦＥＴ６１のゲー
ト電圧を強制的に降下させてＭＯＳ−ＦＥＴ６１をオフ
動作させる過熱防止回路７１と、負荷オープン検出回路
１００と、電源電圧が過電圧になったことを検出する過
電圧検出回路１０１とにより構成されている。
半導体スイッチとしてのパワーＭＯＳ−ＦＥＴ６１（以
下、これを単にＭＯＳ−ＦＥＴ６１と呼ぶ）と、シャン
ト抵抗Ｒ0 を有しＭＯＳ−ＦＥＴ６１を流れる電流値Ｉ
0を検出し当該電流値に応じた電圧値を出力する電流検
出回路６７と、電流検出回路６７から得られた電圧値と
基準電圧値とを比較することによりＭＯＳ−ＦＥＴ６１
に当該ＭＯＳ−ＦＥＴ６１が損傷のおそれのある過電流
が流れたことを検出する過電流検出回路６８と、過電流
検出回路６８の検出結果と制御信号Ｓ１との論理積に応
じてＭＯＳ−ＦＥＴ６１をオンオフ制御するための制御
電圧をＭＯＳ−ＦＥＴ６１のゲートに選択的に供給する
論理積回路６９と、ＭＯＳ−ＦＥＴ６１の温度に応じた
論理値を出力する温度検出回路７０と、温度検出回路７
０の検出論理結果に基づいてＭＯＳ−ＦＥＴ６１のゲー
ト電圧を強制的に降下させてＭＯＳ−ＦＥＴ６１をオフ
動作させる過熱防止回路７１と、負荷オープン検出回路
１００と、電源電圧が過電圧になったことを検出する過
電圧検出回路１０１とにより構成されている。
【００３８】ここで電流検出回路６７は、図１の電流検
出手段Ａ６として用いられ、過電流検出回路６８、論理
積回路６９、温度検出回路７０及び過熱防止回路７１は
保護手段Ａ５として用いられ、負荷オープン検出回路１
００は負荷オープン検出手段Ａ８及び電圧降下手段Ａ９
として用いられ、過電圧検出回路１０１は過電圧検出手
段Ａ１１及び第２の電圧降下手段Ａ１２として用いられ
ている。
出手段Ａ６として用いられ、過電流検出回路６８、論理
積回路６９、温度検出回路７０及び過熱防止回路７１は
保護手段Ａ５として用いられ、負荷オープン検出回路１
００は負荷オープン検出手段Ａ８及び電圧降下手段Ａ９
として用いられ、過電圧検出回路１０１は過電圧検出手
段Ａ１１及び第２の電圧降下手段Ａ１２として用いられ
ている。
【００３９】電流検出回路６７はシャント抵抗Ｒ0を流
れる電流値Ｉ0をシャント抵抗Ｒ0の両端電圧を基に求め
る。ここでシャント抵抗Ｒ0としては抵抗値が10〔ｍ
Ω〕、抵抗許容値が±５〔％〕程度のものが用いられて
おり、ワンチップ化された拡散抵抗やポリシリコン抵抗
を用いることにより精度の良い電流検出ができるように
なされている。
れる電流値Ｉ0をシャント抵抗Ｒ0の両端電圧を基に求め
る。ここでシャント抵抗Ｒ0としては抵抗値が10〔ｍ
Ω〕、抵抗許容値が±５〔％〕程度のものが用いられて
おり、ワンチップ化された拡散抵抗やポリシリコン抵抗
を用いることにより精度の良い電流検出ができるように
なされている。
【００４０】電流検出回路６７はシャント抵抗Ｒ0の一
端の電圧を分圧抵抗Ｒ1及びＲ2を介して差動増幅回路７
２の反転入力端に入力すると共にシャント抵抗Ｒ0の他
端の電圧を入力抵抗Ｒ3を介して差動増幅回路７２の非
反転入力端に入力し、かつ差動増幅回路７２の非反転入
力端と出力端とを抵抗Ｒ4を介して接続することによ
り、ＭＯＳ−ＦＥＴ６１からの出力電流値Ｉ0に応じた
電圧値を出力し得るようになされている。
端の電圧を分圧抵抗Ｒ1及びＲ2を介して差動増幅回路７
２の反転入力端に入力すると共にシャント抵抗Ｒ0の他
端の電圧を入力抵抗Ｒ3を介して差動増幅回路７２の非
反転入力端に入力し、かつ差動増幅回路７２の非反転入
力端と出力端とを抵抗Ｒ4を介して接続することによ
り、ＭＯＳ−ＦＥＴ６１からの出力電流値Ｉ0に応じた
電圧値を出力し得るようになされている。
【００４１】過電流検出回路６８は、コンパレータ７３
の非反転入力端に電流検出回路６７からの検出電圧値を
入力すると共に反転入力端に基準電圧発生器７４によっ
て生成された基準電圧値を入力し、検出電圧値が基準電
圧値以上になったとき出力を正電位（以下、これを正論
理と呼び、零電位を負論理と呼ぶ）を出力する。そして
コンパレータ７３の出力をインバータ７５を介して論理
積回路６９に出力する。かくして過電流検出回路６８は
ＭＯＳ−ＦＥＴ６１に過電流が流れた場合には正論理を
出力し、これに対して過電流が流れない場合には負論理
を出力する。
の非反転入力端に電流検出回路６７からの検出電圧値を
入力すると共に反転入力端に基準電圧発生器７４によっ
て生成された基準電圧値を入力し、検出電圧値が基準電
圧値以上になったとき出力を正電位（以下、これを正論
理と呼び、零電位を負論理と呼ぶ）を出力する。そして
コンパレータ７３の出力をインバータ７５を介して論理
積回路６９に出力する。かくして過電流検出回路６８は
ＭＯＳ−ＦＥＴ６１に過電流が流れた場合には正論理を
出力し、これに対して過電流が流れない場合には負論理
を出力する。
【００４２】論理積回路６９は、論理積否定回路７６に
制御信号入力端子Ｔ３を介して制御信号Ｓ0を入力する
と共に過電流検出回路６８からの論理値を入力し、それ
らの論理積否定結果を求める。論理積否定回路７６の出
力はインバータ７８を介してバッファ７９に供給され
る。そしてバッファ７９の出力が抵抗Ｒ5を介してＭＯ
Ｓ−ＦＥＴ６１のゲートに供給される。
制御信号入力端子Ｔ３を介して制御信号Ｓ0を入力する
と共に過電流検出回路６８からの論理値を入力し、それ
らの論理積否定結果を求める。論理積否定回路７６の出
力はインバータ７８を介してバッファ７９に供給され
る。そしてバッファ７９の出力が抵抗Ｒ5を介してＭＯ
Ｓ−ＦＥＴ６１のゲートに供給される。
【００４３】ここで論理積回路６９は、例えば制御信号
Ｓ１が正論理（この実施形態では正論理が５〔Ｖ〕程度
に、負論理が０〔Ｖ〕に設定されている）であり、かつ
過電流検出回路６８からの出力が正論理（過電流でない
ことを表す）であった場合には、インバータ７８から正
論理（この実施形態では５〔Ｖ〕の電圧値）の信号を出
力する。これに対して制御信号Ｓ１が正論理であり、か
つ過電流検出回路６８からの出力が負論理であった場合
には、インバータ７８から負論理（０〔Ｖ〕）の信号を
出力する。
Ｓ１が正論理（この実施形態では正論理が５〔Ｖ〕程度
に、負論理が０〔Ｖ〕に設定されている）であり、かつ
過電流検出回路６８からの出力が正論理（過電流でない
ことを表す）であった場合には、インバータ７８から正
論理（この実施形態では５〔Ｖ〕の電圧値）の信号を出
力する。これに対して制御信号Ｓ１が正論理であり、か
つ過電流検出回路６８からの出力が負論理であった場合
には、インバータ７８から負論理（０〔Ｖ〕）の信号を
出力する。
【００４４】このように論理積回路６９は、過電流検出
回路６８によってＭＯＳ−ＦＥＴ６１に過電流が流れた
ことを表す論理値が得られたとき、または制御信号Ｓ１
がＭＯＳ−ＦＥＴ６１をオフ動作させるための信号であ
ったときに負論理の信号を出力する。
回路６８によってＭＯＳ−ＦＥＴ６１に過電流が流れた
ことを表す論理値が得られたとき、または制御信号Ｓ１
がＭＯＳ−ＦＥＴ６１をオフ動作させるための信号であ
ったときに負論理の信号を出力する。
【００４５】またバッファ７９には入力端子Ｔ２を介し
てチャージポンプ５７の出力が供給され、これによりＭ
ＯＳ−ＦＥＴ６１のゲートには当該ＭＯＳ−ＦＥＴ６１
をオン制御させようとする場合に必要な電圧値が確保さ
れる。すなわちこの例の場合、インバータ７８からの正
論理出力は５〔Ｖ〕に設定され、これがバッファ７９に
よって１２〔Ｖ〕だけレベルシフトされる結果バッファ
出力は１７〔Ｖ〕となる。因みにこの実施態様の場合、
電源電圧ＶBは１２〔Ｖ〕に選定されている。
てチャージポンプ５７の出力が供給され、これによりＭ
ＯＳ−ＦＥＴ６１のゲートには当該ＭＯＳ−ＦＥＴ６１
をオン制御させようとする場合に必要な電圧値が確保さ
れる。すなわちこの例の場合、インバータ７８からの正
論理出力は５〔Ｖ〕に設定され、これがバッファ７９に
よって１２〔Ｖ〕だけレベルシフトされる結果バッファ
出力は１７〔Ｖ〕となる。因みにこの実施態様の場合、
電源電圧ＶBは１２〔Ｖ〕に選定されている。
【００４６】従って、インバータ出力が正論理の場合に
はＭＯＳ−ＦＥＴ６１のゲートには１７〔Ｖ〕の電圧が
印加されるためＭＯＳ−ＦＥＴ６１は正常にオン動作す
る。これに対してインバータ出力が負論理の場合にはバ
ッファ７９は接地電位となり、この結果ゲート−ソース
間に電位差が得られないのでＭＯＳ−ＦＥＴ６１はオフ
動作する。なおＭＯＳ−ＦＥＴ６１のゲート及びソース
間にはダイオード８１及びツェナダイオード８２が接続
されており、これによりゲートに必要以上の過電圧が印
加されようとした場合にこれをバイパスさせることがで
きＭＯＳ−ＦＥＴ６１の損傷を防止することができる。
はＭＯＳ−ＦＥＴ６１のゲートには１７〔Ｖ〕の電圧が
印加されるためＭＯＳ−ＦＥＴ６１は正常にオン動作す
る。これに対してインバータ出力が負論理の場合にはバ
ッファ７９は接地電位となり、この結果ゲート−ソース
間に電位差が得られないのでＭＯＳ−ＦＥＴ６１はオフ
動作する。なおＭＯＳ−ＦＥＴ６１のゲート及びソース
間にはダイオード８１及びツェナダイオード８２が接続
されており、これによりゲートに必要以上の過電圧が印
加されようとした場合にこれをバイパスさせることがで
きＭＯＳ−ＦＥＴ６１の損傷を防止することができる。
【００４７】温度検出回路７０は複数のダイオードが縦
続接続されてなる温度検出素子８３を有する。実際上、
温度検出素子８３はＭＯＳ−ＦＥＴ６１の近傍に設けら
れている。温度検出回路７０は、この温度検出素子８３
がコンパレータ８４の反転入力端に接続されていると共
にコンパレータ８４の非反転入力端に基準電圧発生器８
５によって生成された基準電圧を入力するようになって
いる。
続接続されてなる温度検出素子８３を有する。実際上、
温度検出素子８３はＭＯＳ−ＦＥＴ６１の近傍に設けら
れている。温度検出回路７０は、この温度検出素子８３
がコンパレータ８４の反転入力端に接続されていると共
にコンパレータ８４の非反転入力端に基準電圧発生器８
５によって生成された基準電圧を入力するようになって
いる。
【００４８】従って温度検出回路７０では、ＭＯＳ−Ｆ
ＥＴ６１の温度が高くなるに伴って温度検出素子８３を
構成する各ダイオードの抵抗値が低くなることによりコ
ンパレータ８４の反転入力端の電位が下がっていき、や
がて反転入力端の電位が基準電位よりも低くなったとき
に、コンパレータ８３から正論理を出力する。例えばＭ
ＯＳ−ＦＥＴ６１の温度が１５０〔°〕以上のときに正
論理を出力するように設定されている。そしてこのコン
パレータ８４の論理出力がインバータ８６を介して過熱
防止回路７１に送出される。
ＥＴ６１の温度が高くなるに伴って温度検出素子８３を
構成する各ダイオードの抵抗値が低くなることによりコ
ンパレータ８４の反転入力端の電位が下がっていき、や
がて反転入力端の電位が基準電位よりも低くなったとき
に、コンパレータ８３から正論理を出力する。例えばＭ
ＯＳ−ＦＥＴ６１の温度が１５０〔°〕以上のときに正
論理を出力するように設定されている。そしてこのコン
パレータ８４の論理出力がインバータ８６を介して過熱
防止回路７１に送出される。
【００４９】過熱防止回路７１は、大きく分けて、温度
検出回路７０から与えられる論理値及び制御信号Ｓ１に
基づいて動作するＪＫフリップフロップ８７と、当該Ｊ
Ｋフリップフロップ８７の出力に基づいてオンオフ動作
することによりメインのＭＯＳ−ＦＥＴ６１のゲート電
圧を変化させてＭＯＳ−ＦＥＴ６１をオンオフ制御する
ＦＥＴ８８とにより構成されている。
検出回路７０から与えられる論理値及び制御信号Ｓ１に
基づいて動作するＪＫフリップフロップ８７と、当該Ｊ
Ｋフリップフロップ８７の出力に基づいてオンオフ動作
することによりメインのＭＯＳ−ＦＥＴ６１のゲート電
圧を変化させてＭＯＳ−ＦＥＴ６１をオンオフ制御する
ＦＥＴ８８とにより構成されている。
【００５０】具体的に説明すると、ＪＫフリップフロッ
プ８７のクロック入力ＣＬには温度検出回路７０の論理
出力が入力されていると共に、リセット入力Ｒにはトラ
ンジスタＴｒ1のコレクタが接続されている。ここでト
ランジスタＴｒ1のベースには制御信号Ｓ１がワンショ
ットマルチバイブレータ８９を介して入力されるように
なされており、制御信号Ｓ0が負論理から正論理に変化
すると、ワンショットマルチバイブレータ８９の出力パ
ルスが立ち上がることによりトランジスタＴｒ1のコレ
クタからエミッタに電流が流れ、この結果リセット入力
Ｒの電位が立ち下がることによりＪＫフリップフロップ
８７がリセットされる。またＪＫフリップフロップ８７
のＪ入力にはレギュレータ９０によって安定化された電
源電圧ＶDDが入力されていると共に、Ｋ入力及びセット
入力Ｓは接地されている。
プ８７のクロック入力ＣＬには温度検出回路７０の論理
出力が入力されていると共に、リセット入力Ｒにはトラ
ンジスタＴｒ1のコレクタが接続されている。ここでト
ランジスタＴｒ1のベースには制御信号Ｓ１がワンショ
ットマルチバイブレータ８９を介して入力されるように
なされており、制御信号Ｓ0が負論理から正論理に変化
すると、ワンショットマルチバイブレータ８９の出力パ
ルスが立ち上がることによりトランジスタＴｒ1のコレ
クタからエミッタに電流が流れ、この結果リセット入力
Ｒの電位が立ち下がることによりＪＫフリップフロップ
８７がリセットされる。またＪＫフリップフロップ８７
のＪ入力にはレギュレータ９０によって安定化された電
源電圧ＶDDが入力されていると共に、Ｋ入力及びセット
入力Ｓは接地されている。
【００５１】ここでＪＫフリップフロップ８７の動作
を、図４を用いて説明する。すなわち時点ｔ1において
制御信号Ｓ１が正論理になると（図４（Ａ））、ワンシ
ョットマルチバイブレータ８９の出力パルスが立ち上が
ってトランジスタＴｒ1のベース電位が上がることによ
り出力パネルに応じたパルス幅のリセットパルス（図４
（Ｃ））がリセット入力Ｒに入力され、ＪＫフリップフ
ロップ８７がリセット状態とされる。
を、図４を用いて説明する。すなわち時点ｔ1において
制御信号Ｓ１が正論理になると（図４（Ａ））、ワンシ
ョットマルチバイブレータ８９の出力パルスが立ち上が
ってトランジスタＴｒ1のベース電位が上がることによ
り出力パネルに応じたパルス幅のリセットパルス（図４
（Ｃ））がリセット入力Ｒに入力され、ＪＫフリップフ
ロップ８７がリセット状態とされる。
【００５２】この状態において、時点ｔ2でＭＯＳ−Ｆ
ＥＴ６１の温度が所定値以上となると、温度検出回路７
０からクロック入力ＣＬに入力される論理出力が正論理
（図４（Ｂ））になり、この結果Ｑ出力が正論理とな
る。次に時点ｔ3において入力制御信号Ｓ１が負論理に
なったり、時点ｔ4で温度検出回路７０からクロック入
力ＣＬに入力される論理出力が負論理になってもＪＫフ
リップフロップ８７はこの状態を保持しＱ出力として正
論理を出力し続ける。やがて時点ｔ5において、再び制
御信号Ｓ１が負論理から正論理になり、リセット入力Ｒ
にリセットパルスが入力されると、Ｑ出力は正論理から
負論理に反転する（図４（Ｄ））。
ＥＴ６１の温度が所定値以上となると、温度検出回路７
０からクロック入力ＣＬに入力される論理出力が正論理
（図４（Ｂ））になり、この結果Ｑ出力が正論理とな
る。次に時点ｔ3において入力制御信号Ｓ１が負論理に
なったり、時点ｔ4で温度検出回路７０からクロック入
力ＣＬに入力される論理出力が負論理になってもＪＫフ
リップフロップ８７はこの状態を保持しＱ出力として正
論理を出力し続ける。やがて時点ｔ5において、再び制
御信号Ｓ１が負論理から正論理になり、リセット入力Ｒ
にリセットパルスが入力されると、Ｑ出力は正論理から
負論理に反転する（図４（Ｄ））。
【００５３】このようにＪＫフリップフロップ８７は、
制御信号Ｓ１が正論理の状態で温度検出回路７０の出力
が正論理となったとき初めて正論理のＱ出力を出力し、
この後温度検出回路７０の出力が負論理になってもこの
状態を維持する。ここで過熱防止回路７１をラッチ構成
とし、一旦ＭＯＳ−ＦＥＴ６１が所定温度以上になると
次にＭＯＳ−ＦＥＴ６１をオン制御させるための制御信
号Ｓ１が到来するまでＭＯＳ−ＦＥＴ６１をオフさせ続
けるのは次の理由による。
制御信号Ｓ１が正論理の状態で温度検出回路７０の出力
が正論理となったとき初めて正論理のＱ出力を出力し、
この後温度検出回路７０の出力が負論理になってもこの
状態を維持する。ここで過熱防止回路７１をラッチ構成
とし、一旦ＭＯＳ−ＦＥＴ６１が所定温度以上になると
次にＭＯＳ−ＦＥＴ６１をオン制御させるための制御信
号Ｓ１が到来するまでＭＯＳ−ＦＥＴ６１をオフさせ続
けるのは次の理由による。
【００５４】すなわち過熱防止回路をラッチ構成とせず
に温度検出に基づき実時間でＭＯＳ−ＦＥＴ６１のオン
オフを制御しようとすると、ＭＯＳ−ＦＥＴ６１が所定
温度以上になりＭＯＳ−ＦＥＴ６１をオフ制御すると間
もなくＭＯＳ−ＦＥＴ６１の温度が下がるのでＭＯＳ−
ＦＥＴ６１がオン制御される。そして再びＭＯＳ−ＦＥ
Ｔ６１の温度が上昇するＭＯＳ−ＦＥＴ６１がオフ制御
される。そしてこのようなオンオフが短時間の何度も繰
り返されるようになると負荷に対して不安定な電源が供
給されることになるため、制御信号Ｓ１が一旦負論理と
され再び正論理とされたときに初めてＭＯＳ−ＦＥＴ６
１をオン状態に復帰させるようになっている。
に温度検出に基づき実時間でＭＯＳ−ＦＥＴ６１のオン
オフを制御しようとすると、ＭＯＳ−ＦＥＴ６１が所定
温度以上になりＭＯＳ−ＦＥＴ６１をオフ制御すると間
もなくＭＯＳ−ＦＥＴ６１の温度が下がるのでＭＯＳ−
ＦＥＴ６１がオン制御される。そして再びＭＯＳ−ＦＥ
Ｔ６１の温度が上昇するＭＯＳ−ＦＥＴ６１がオフ制御
される。そしてこのようなオンオフが短時間の何度も繰
り返されるようになると負荷に対して不安定な電源が供
給されることになるため、制御信号Ｓ１が一旦負論理と
され再び正論理とされたときに初めてＭＯＳ−ＦＥＴ６
１をオン状態に復帰させるようになっている。
【００５５】ＪＫフリップフロップ８７のＱ出力は、上
述したバッファ７９と同様にチャージポンプ５７の出力
（１７〔Ｖ〕）が供給され入力を１２〔Ｖ〕だけレベル
シフトさせるバッファ９１を介してＦＥＴ８８のゲート
に供給される。この結果、Ｑ出力が正論理（５〔Ｖ〕）
の場合にはＦＥＴ８８のゲートには１７〔Ｖ〕の電圧が
印加されるためＦＥＴ８８はオン状態とされる。これに
対してＱ出力が負論理（０〔Ｖ〕）の場合にはＦＥＴ８
８のゲートにはチャージポンプ５７の出力が印加されな
いのでＦＥＴ８８はオフ状態となる。
述したバッファ７９と同様にチャージポンプ５７の出力
（１７〔Ｖ〕）が供給され入力を１２〔Ｖ〕だけレベル
シフトさせるバッファ９１を介してＦＥＴ８８のゲート
に供給される。この結果、Ｑ出力が正論理（５〔Ｖ〕）
の場合にはＦＥＴ８８のゲートには１７〔Ｖ〕の電圧が
印加されるためＦＥＴ８８はオン状態とされる。これに
対してＱ出力が負論理（０〔Ｖ〕）の場合にはＦＥＴ８
８のゲートにはチャージポンプ５７の出力が印加されな
いのでＦＥＴ８８はオフ状態となる。
【００５６】ここでＦＥＴ８８がオン状態とされたとき
にはＭＯＳ−ＦＥＴ６１のゲートは接地電位となる結
果、ＭＯＳ−ＦＥＴ６１は論理積回路６９からの論理出
力に係わらず強制的にオフ状態にされる。これに対して
ＦＥＴ８８がオフ状態とされたときにはＭＯＳ−ＦＥＴ
６１のゲート電位は論理積回路６９からの論理出力に応
じた値となる。
にはＭＯＳ−ＦＥＴ６１のゲートは接地電位となる結
果、ＭＯＳ−ＦＥＴ６１は論理積回路６９からの論理出
力に係わらず強制的にオフ状態にされる。これに対して
ＦＥＴ８８がオフ状態とされたときにはＭＯＳ−ＦＥＴ
６１のゲート電位は論理積回路６９からの論理出力に応
じた値となる。
【００５７】かくして温度検出回路７０及び過熱防止回
路７１においては、少なくともＭＯＳ−ＦＥＴ６１の温
度が所定値以上になっている期間は、ＭＯＳ−ＦＥＴ６
１のスイッチング状態を強制的にオフ状態とすることが
できることにより、ＭＯＳ−ＦＥＴ６１の過熱による損
傷を未然に回避できる。
路７１においては、少なくともＭＯＳ−ＦＥＴ６１の温
度が所定値以上になっている期間は、ＭＯＳ−ＦＥＴ６
１のスイッチング状態を強制的にオフ状態とすることが
できることにより、ＭＯＳ−ＦＥＴ６１の過熱による損
傷を未然に回避できる。
【００５８】このようにＩＰＳ５５Ａにおいては、過電
流検出回路６８による過電流検出結果と制御信号Ｓ１と
の論理積を求めこの論理積結果に応じた電圧をＭＯＳ−
ＦＥＴ６１のゲートに印加することによりＭＯＳ−ＦＥ
Ｔ６１を破損させてしまうような過電流が流れた場合又
は制御信号Ｓ１が負論理の場合にＭＯＳ−ＦＥＴ６１を
オフ状態とすると共に、温度検出回路７０による温度検
出結果と制御信号Ｓ１とによりＪＫフリップフロップ８
７をラッチ動作させてＭＯＳ−ＦＥＴ６１の温度が上昇
した場合にＭＯＳ−ＦＥＴ８８を介して強制的にＭＯＳ
−ＦＥＴ６１をオフ状態とするようになされている。
流検出回路６８による過電流検出結果と制御信号Ｓ１と
の論理積を求めこの論理積結果に応じた電圧をＭＯＳ−
ＦＥＴ６１のゲートに印加することによりＭＯＳ−ＦＥ
Ｔ６１を破損させてしまうような過電流が流れた場合又
は制御信号Ｓ１が負論理の場合にＭＯＳ−ＦＥＴ６１を
オフ状態とすると共に、温度検出回路７０による温度検
出結果と制御信号Ｓ１とによりＪＫフリップフロップ８
７をラッチ動作させてＭＯＳ−ＦＥＴ６１の温度が上昇
した場合にＭＯＳ−ＦＥＴ８８を介して強制的にＭＯＳ
−ＦＥＴ６１をオフ状態とするようになされている。
【００５９】負荷オープン検出回路１００は、コンパレ
ータ１０２の反転入力端に電源電圧ＶＢを分圧して得た
基準電圧を入力すると共に非反転入力端に出力端子Ｔ５
の電圧を分圧抵抗により分圧して入力する。この結果負
荷オープン検出回路１００は、出力端子Ｔ５と負荷６５
の間に設けられたスイッチ（図示せず）がオフ状態とさ
れるなどの負荷オープン状態となると、非反転入力端の
電圧が電源電圧ＶＢまで上昇するのでコンパレータ１０
２からこのことを表す正論理の信号を出力する。
ータ１０２の反転入力端に電源電圧ＶＢを分圧して得た
基準電圧を入力すると共に非反転入力端に出力端子Ｔ５
の電圧を分圧抵抗により分圧して入力する。この結果負
荷オープン検出回路１００は、出力端子Ｔ５と負荷６５
の間に設けられたスイッチ（図示せず）がオフ状態とさ
れるなどの負荷オープン状態となると、非反転入力端の
電圧が電源電圧ＶＢまで上昇するのでコンパレータ１０
２からこのことを表す正論理の信号を出力する。
【００６０】すなわちＭＯＳ−ＦＥＴ６１がオン制御さ
れている状態において、負荷オープンでないときにはコ
ンパレータ１０２の非反転入力端には電源電圧ＶBに対
してＭＯＳ−ＦＥＴ６１、シャント抵抗及び分圧抵抗に
よる電圧降下ぶんだけ低い電圧が入力されるので、この
ときコンパレータ１０２からは負論理の信号が出力され
る。これに対して負荷オープンのときにはコンパレータ
１０２の非反転入力端には電源電圧ＶBに等しい電圧が
入力されるので、このときコンパレータ１０２からは正
論理の信号が出力される。
れている状態において、負荷オープンでないときにはコ
ンパレータ１０２の非反転入力端には電源電圧ＶBに対
してＭＯＳ−ＦＥＴ６１、シャント抵抗及び分圧抵抗に
よる電圧降下ぶんだけ低い電圧が入力されるので、この
ときコンパレータ１０２からは負論理の信号が出力され
る。これに対して負荷オープンのときにはコンパレータ
１０２の非反転入力端には電源電圧ＶBに等しい電圧が
入力されるので、このときコンパレータ１０２からは正
論理の信号が出力される。
【００６１】過電圧検出回路１０１は、コンパレータ１
０３の反転入力端に電源電圧ＶBをツェナダイオード１
０４及び分圧抵抗Ｒ６、Ｒ７を介して得た基準電圧が入
力されていると共に非反転入力端には電源電圧ＶBが分
圧抵抗Ｒ８、Ｒ９により分圧されて入力されている。こ
の結果過電圧検出回路１０１は、バッテリ５６から過電
圧の電源電圧ＶBが出力された場合、コンパレータ１０
３からこのことを表す正論理の信号を出力する。
０３の反転入力端に電源電圧ＶBをツェナダイオード１
０４及び分圧抵抗Ｒ６、Ｒ７を介して得た基準電圧が入
力されていると共に非反転入力端には電源電圧ＶBが分
圧抵抗Ｒ８、Ｒ９により分圧されて入力されている。こ
の結果過電圧検出回路１０１は、バッテリ５６から過電
圧の電源電圧ＶBが出力された場合、コンパレータ１０
３からこのことを表す正論理の信号を出力する。
【００６２】そしてコンパレータ１０２の出力は抵抗Ｒ
１０を介してトランジスタＴｒ2のゲートに与えられる
と共に、コンパレータ１０３の出力は抵抗Ｒ１１を介し
てトランジスタＴｒ3のゲートに与えられる。ここでト
ランジスタＴｒ2のドレインは電流検出回路６７の出力
と外部出力端子Ｔ４との間に接続されていると共にソー
スが接地されている。またトランジスタＴｒ3のドレイ
ンは抵抗Ｒ12を介して電流検出回路６７の出力と外部出
力端子Ｔ４との間に接続されていると共にソースが接地
されている。
１０を介してトランジスタＴｒ2のゲートに与えられる
と共に、コンパレータ１０３の出力は抵抗Ｒ１１を介し
てトランジスタＴｒ3のゲートに与えられる。ここでト
ランジスタＴｒ2のドレインは電流検出回路６７の出力
と外部出力端子Ｔ４との間に接続されていると共にソー
スが接地されている。またトランジスタＴｒ3のドレイ
ンは抵抗Ｒ12を介して電流検出回路６７の出力と外部出
力端子Ｔ４との間に接続されていると共にソースが接地
されている。
【００６３】この結果、負荷オープンとなったときには
トランジスタＴｒ2によって外部出力端子Ｔ４の電圧は
ほぼ零電位まで降下され、これに対して電源電圧ＶBが
過電圧となったときにはトランジスタＴｒ3によって負
荷オープンの場合と比較して抵抗Ｒ12の電圧降下分だけ
若干高い電位まで降下される。
トランジスタＴｒ2によって外部出力端子Ｔ４の電圧は
ほぼ零電位まで降下され、これに対して電源電圧ＶBが
過電圧となったときにはトランジスタＴｒ3によって負
荷オープンの場合と比較して抵抗Ｒ12の電圧降下分だけ
若干高い電位まで降下される。
【００６４】ここで電流検出回路６７は差動増幅回路７
２によって構成されているため、電流検出出力としてオ
フセットのある電圧を出力することになり、またオフセ
ット調整用端子（図示せず）を操作すれば出力電圧に所
望のオフセットを持たせることができる。
２によって構成されているため、電流検出出力としてオ
フセットのある電圧を出力することになり、またオフセ
ット調整用端子（図示せず）を操作すれば出力電圧に所
望のオフセットを持たせることができる。
【００６５】この結果、ＭＯＳ−ＦＥＴ６１がオフ制御
されている場合でも電流検出回路６７の出力電位は零電
位からオフセット分だけ離れた値となり、外部出力端子
Ｔ４の電圧も零とはならずオフセット電圧となる。しか
し負荷オープンとなったときには外部出力端子Ｔ４の電
圧は負荷オープン検出回路１００によって強制的に零ま
で降下され、また電源電圧ＶBが過電圧となったときに
は過電圧検出回路１０１によって負荷オープンのときよ
りも高くかつオフセット電圧よりも低い電圧まで降下さ
れる。
されている場合でも電流検出回路６７の出力電位は零電
位からオフセット分だけ離れた値となり、外部出力端子
Ｔ４の電圧も零とはならずオフセット電圧となる。しか
し負荷オープンとなったときには外部出力端子Ｔ４の電
圧は負荷オープン検出回路１００によって強制的に零ま
で降下され、また電源電圧ＶBが過電圧となったときに
は過電圧検出回路１０１によって負荷オープンのときよ
りも高くかつオフセット電圧よりも低い電圧まで降下さ
れる。
【００６６】この結果ＩＰＳ５５Ａにおいては、外部出
力端子Ｔ４の電圧を見れば、ＭＯＳ−ＦＥＴ６１が過熱
したり過電流が流れたために保護機能が働き負荷６５に
電源が供給されていないのか、または負荷オープンによ
って負荷６５に電源が供給されていないのかを容易に判
断できると共に、電源電圧ＶBが過電圧となっているこ
とも検知することができる。
力端子Ｔ４の電圧を見れば、ＭＯＳ−ＦＥＴ６１が過熱
したり過電流が流れたために保護機能が働き負荷６５に
電源が供給されていないのか、または負荷オープンによ
って負荷６５に電源が供給されていないのかを容易に判
断できると共に、電源電圧ＶBが過電圧となっているこ
とも検知することができる。
【００６７】すなわち負荷６５に電源が供給されないの
は、過熱保護機能や過電流保護機能が働いた場合か、ま
たは負荷オープンの場合の２通りあるが、電流検出回路
６７の出力値だけではどちらの原因で負荷６５に電源が
供給されていないのか判断できない。そこでＩＰＳ５５
Ａでは、電流検出回路６７のオフセットを積極的に利用
して負荷６５に電源が供給されていない原因を比較的簡
易な構成で判別できるようになされている。
は、過熱保護機能や過電流保護機能が働いた場合か、ま
たは負荷オープンの場合の２通りあるが、電流検出回路
６７の出力値だけではどちらの原因で負荷６５に電源が
供給されていないのか判断できない。そこでＩＰＳ５５
Ａでは、電流検出回路６７のオフセットを積極的に利用
して負荷６５に電源が供給されていない原因を比較的簡
易な構成で判別できるようになされている。
【００６８】（２−２）マイコンの構成 ここでマイコン５４はＩＰＳ５５Ａの外部出力端子Ｔ４
の電圧に基づいて、負荷に電源が供給されているか否か
を判断すると共に、負荷に電源が供給されていない場合
にはその原因を判別する。
の電圧に基づいて、負荷に電源が供給されているか否か
を判断すると共に、負荷に電源が供給されていない場合
にはその原因を判別する。
【００６９】マイコン５４は外部出力端子Ｔ４の電圧
（すなわち状態信号Ｓ２）をアナログディジタル変換回
路（Ａ／Ｄ）５４Ａによって例えば５〔ms〕のサンプリ
ング周期で８ビツトのディジタルデータに変換した後Ｃ
ＰＵ（中央処理ユニット）５４Ｂに送出する。ＣＰＵ５
４ＢはＡ／Ｄ変換回路５４Ａの出力データに基づいて、
図５に示す処理手順を実行することにより、負荷に正常
に電源が供給されているか、負荷に電源が供給されてい
ない場合にはその原因は何かを判断する。
（すなわち状態信号Ｓ２）をアナログディジタル変換回
路（Ａ／Ｄ）５４Ａによって例えば５〔ms〕のサンプリ
ング周期で８ビツトのディジタルデータに変換した後Ｃ
ＰＵ（中央処理ユニット）５４Ｂに送出する。ＣＰＵ５
４ＢはＡ／Ｄ変換回路５４Ａの出力データに基づいて、
図５に示す処理手順を実行することにより、負荷に正常
に電源が供給されているか、負荷に電源が供給されてい
ない場合にはその原因は何かを判断する。
【００７０】ＣＰＵ５４Ｂは先ずステップＳＰ１におい
て、ＩＰＳ５５Ａに対応した操作スイッチ１０８がオン
操作されたか否か判断し、操作スイッチ１０８がオン操
作されたと判断した場合にはステップＳＰ２に進み、こ
こで制御信号Ｓ１を正論理にしてＭＯＳ−ＦＥＴ６１を
オン動作させる。
て、ＩＰＳ５５Ａに対応した操作スイッチ１０８がオン
操作されたか否か判断し、操作スイッチ１０８がオン操
作されたと判断した場合にはステップＳＰ２に進み、こ
こで制御信号Ｓ１を正論理にしてＭＯＳ−ＦＥＴ６１を
オン動作させる。
【００７１】次にＣＰＵ５４ＢはステップＳＰ３におい
て外部出力端子Ｔ４の電圧Ｖ0を監視する。続くステッ
プＳＰ４では、メモリ５４Ｃに格納されている差動増幅
回路７２のオフセット電圧に対応したオフセットデータ
Ｆを読み出し、当該オフセットデータと電圧Ｖ0とを比
較し、電圧Ｖ0がオフセット電圧以上であった場合には
ステップＳＰ５に移る。一方ＣＰＵ５４ＢはステップＳ
Ｐ４で電圧Ｖ0がオフセット電圧未満である判断結果が
得られた場合にはステップＳＰ６に移り電圧Ｖ0がほぼ
零であるか否か判断する。
て外部出力端子Ｔ４の電圧Ｖ0を監視する。続くステッ
プＳＰ４では、メモリ５４Ｃに格納されている差動増幅
回路７２のオフセット電圧に対応したオフセットデータ
Ｆを読み出し、当該オフセットデータと電圧Ｖ0とを比
較し、電圧Ｖ0がオフセット電圧以上であった場合には
ステップＳＰ５に移る。一方ＣＰＵ５４ＢはステップＳ
Ｐ４で電圧Ｖ0がオフセット電圧未満である判断結果が
得られた場合にはステップＳＰ６に移り電圧Ｖ0がほぼ
零であるか否か判断する。
【００７２】ステップＳＰ６で肯定結果が得られるとい
うことは、負荷オープン検出回路１００によって負荷オ
ープンであることを示す正論理の信号が得られトランジ
スタＴｒ２がオン動作し外部出力端子Ｔ４の電圧がほぼ
零になっていることを意味し、このときＣＰＵ５４Ｂは
ステップＳＰ７に移って表示部１０９に負荷オープンで
あることを表示させる。
うことは、負荷オープン検出回路１００によって負荷オ
ープンであることを示す正論理の信号が得られトランジ
スタＴｒ２がオン動作し外部出力端子Ｔ４の電圧がほぼ
零になっていることを意味し、このときＣＰＵ５４Ｂは
ステップＳＰ７に移って表示部１０９に負荷オープンで
あることを表示させる。
【００７３】これに対してステップＳＰ６で否定結果が
得られるということは、過電圧検出回路１０１によって
バッテリ５６から過電圧電源ＶBが出力されたことを示
す正論理の信号が得られトランジスタＴｒ3がオン動作
し外部出力端子Ｔ４の電圧がオフセット電圧未満でかつ
零よりは大きくなっていることを意味し、このときＣＰ
Ｕ５４ＢはステップＳＰ８に移って表示部１０９に過電
圧であることを表示させる。
得られるということは、過電圧検出回路１０１によって
バッテリ５６から過電圧電源ＶBが出力されたことを示
す正論理の信号が得られトランジスタＴｒ3がオン動作
し外部出力端子Ｔ４の電圧がオフセット電圧未満でかつ
零よりは大きくなっていることを意味し、このときＣＰ
Ｕ５４ＢはステップＳＰ８に移って表示部１０９に過電
圧であることを表示させる。
【００７４】ステップＳＰ５では電圧Ｖ0がオフセット
電圧に等しいか否か判断し、等しい場合にはステップＳ
Ｐ９に移り、表示部１０９に、インテリジェントパワー
スイッチ５５による自己保護機能が働いてＭＯＳ−ＦＥ
Ｔ６１がオフ制御されたことを表示させる。
電圧に等しいか否か判断し、等しい場合にはステップＳ
Ｐ９に移り、表示部１０９に、インテリジェントパワー
スイッチ５５による自己保護機能が働いてＭＯＳ−ＦＥ
Ｔ６１がオフ制御されたことを表示させる。
【００７５】またＣＰＵ５４ＢはステップＳＰ５で否定
結果が得られた場合、すなわち電圧Ｖ0がオフセット電
圧よりも大きかった場合、このことは負荷オープンでも
なくかつ保護機能によるＭＯＳ−ＦＥＴのオフ制御もさ
れていおらず負荷に電源が供給されていることを意味す
るので、表示部１０９に、負荷に正常に電源が供給され
ていることを表示させる。
結果が得られた場合、すなわち電圧Ｖ0がオフセット電
圧よりも大きかった場合、このことは負荷オープンでも
なくかつ保護機能によるＭＯＳ−ＦＥＴのオフ制御もさ
れていおらず負荷に電源が供給されていることを意味す
るので、表示部１０９に、負荷に正常に電源が供給され
ていることを表示させる。
【００７６】ここでＣＰＵ５４ＢによるステップＳＰ４
及びステップＳＰ５の処理は、図１のオフ状態判断手段
Ａ１３としての機能を果たし、ステップＳＰ４及びステ
ップＳＰ６は負荷オープン判断手段Ａ１４及び過電圧判
断手段Ａ１５としての機能を果たす。
及びステップＳＰ５の処理は、図１のオフ状態判断手段
Ａ１３としての機能を果たし、ステップＳＰ４及びステ
ップＳＰ６は負荷オープン判断手段Ａ１４及び過電圧判
断手段Ａ１５としての機能を果たす。
【００７７】（３）効果 以上の構成によれば、外部出力端子Ｔ４から、半導体ス
イッチ６１がオフ制御されているか否かを表すと共に負
荷オープンか否かを表す状態信号Ｓ２を出力するように
したことにより、当該外部出力端子Ｔ４の信号を監視す
れば、保護機能が働いて半導体スイッチがオフ制御され
たことにより負荷に電源が供給されていないのか、また
は負荷オープンとなったことにより負荷に電源が供給さ
れていないのかを速やかに判断することができるインテ
リジェントパワースイッチ５５を実現できる。
イッチ６１がオフ制御されているか否かを表すと共に負
荷オープンか否かを表す状態信号Ｓ２を出力するように
したことにより、当該外部出力端子Ｔ４の信号を監視す
れば、保護機能が働いて半導体スイッチがオフ制御され
たことにより負荷に電源が供給されていないのか、また
は負荷オープンとなったことにより負荷に電源が供給さ
れていないのかを速やかに判断することができるインテ
リジェントパワースイッチ５５を実現できる。
【００７８】また電流検出回路６７によって形成された
ＭＯＳ−ＦＥＴ６１を流れる電流値Ｉ0に応じた電圧に
所定のオフセットをもたせ、そのオフセットのある電圧
を負荷オープン検出回路１００によって強制的に降下さ
せるようにしたことにより、半導体スイッチに正常に電
流が流れている状態、半導体スイッチがオフ制御されて
いる状態及び負荷オープンの状態を容易に識別できるよ
うな状態信号Ｓ２を作ることができる。
ＭＯＳ−ＦＥＴ６１を流れる電流値Ｉ0に応じた電圧に
所定のオフセットをもたせ、そのオフセットのある電圧
を負荷オープン検出回路１００によって強制的に降下さ
せるようにしたことにより、半導体スイッチに正常に電
流が流れている状態、半導体スイッチがオフ制御されて
いる状態及び負荷オープンの状態を容易に識別できるよ
うな状態信号Ｓ２を作ることができる。
【００７９】（４）他の実施態様 なお上述の実施形態では、本発明によるインテリジェン
トパワースイッチ及びスイッチング装置をジャンクショ
ンブロックに用いた場合について述べたが、本発明はこ
れに限らず、要は制御信号入力端子への制御信号の入力
に応じてオンされて電源を出力端子に接続された負荷に
供給する半導体スイッチと、前記半導体スイッチに過電
流が流れた場合及び又は前記半導体スイッチが過熱した
場合に前記半導体スイッチの制御信号入力端子に信号を
出力して前記半導体スイッチをオフ制御することによ
り、前記半導体スイッチを過電流及び又は過熱から保護
する保護手段とを有するようなインテリジェントパワー
スイッチに広く適用することができる。
トパワースイッチ及びスイッチング装置をジャンクショ
ンブロックに用いた場合について述べたが、本発明はこ
れに限らず、要は制御信号入力端子への制御信号の入力
に応じてオンされて電源を出力端子に接続された負荷に
供給する半導体スイッチと、前記半導体スイッチに過電
流が流れた場合及び又は前記半導体スイッチが過熱した
場合に前記半導体スイッチの制御信号入力端子に信号を
出力して前記半導体スイッチをオフ制御することによ
り、前記半導体スイッチを過電流及び又は過熱から保護
する保護手段とを有するようなインテリジェントパワー
スイッチに広く適用することができる。
【００８０】また上述の実施態様では、半導体スイッチ
としてパワーＭＯＳ−ＦＥＴ６１を用いた場合について
述べたが、本発明の半導体スイッチはこれに限らず、他
の半導体スイッチを用いた場合でも上述の場合と同様の
効果を得ることができる。
としてパワーＭＯＳ−ＦＥＴ６１を用いた場合について
述べたが、本発明の半導体スイッチはこれに限らず、他
の半導体スイッチを用いた場合でも上述の場合と同様の
効果を得ることができる。
【００８１】また上述の実施態様では、オフセット手段
として差動増幅回路７２を用いた場合について述べた
が、オフセット手段はこれに限らず、例えば抵抗等を用
いるようにしてもよい。
として差動増幅回路７２を用いた場合について述べた
が、オフセット手段はこれに限らず、例えば抵抗等を用
いるようにしてもよい。
【００８２】上述の実施態様では、電圧降下手段及び第
２の電圧降下手段としてトランジスタＴｒ２及びトラン
ジスタＴｒ３、抵抗Ｒ１２を用いた場合について述べた
が、本発明はこれに限らず、要は、電圧降下手段として
は負荷オープンが検出されたときオフセット手段により
オフセットされた電圧を降下させ得るものであればどの
ようなものでもよく、第２の電圧降下手段としては過電
圧が検出されたときオフセット手段によりオフセットさ
れた電圧を電圧降下手段と異なる値だけ降下させ得るも
のであればどのようなものでもよい。
２の電圧降下手段としてトランジスタＴｒ２及びトラン
ジスタＴｒ３、抵抗Ｒ１２を用いた場合について述べた
が、本発明はこれに限らず、要は、電圧降下手段として
は負荷オープンが検出されたときオフセット手段により
オフセットされた電圧を降下させ得るものであればどの
ようなものでもよく、第２の電圧降下手段としては過電
圧が検出されたときオフセット手段によりオフセットさ
れた電圧を電圧降下手段と異なる値だけ降下させ得るも
のであればどのようなものでもよい。
【００８３】さらに上述の実施態様では、オフ状態判断
手段、負荷オープン判断手段及び過電圧判断手段の機能
をＣＰＵ５４Ｂ及びメモリ５４Ｃで行うようにした場合
について述べたが、本発明はこれに限らず、オフ状態判
断手段、負荷オープン判断手段及び過電圧判断手段を例
えばコンパレータ等のハード構成により実現するように
してもよい。
手段、負荷オープン判断手段及び過電圧判断手段の機能
をＣＰＵ５４Ｂ及びメモリ５４Ｃで行うようにした場合
について述べたが、本発明はこれに限らず、オフ状態判
断手段、負荷オープン判断手段及び過電圧判断手段を例
えばコンパレータ等のハード構成により実現するように
してもよい。
【００８４】
【発明の効果】上述のように請求項１及び請求項３に記
載の発明によれば、外部出力手段の電圧値から、保護機
能が働いて半導体スイッチがオフ制御されたため負荷に
電源が供給されていないのか、または負荷オープンとな
ったため負荷に電源が供給されていないのかを、容易か
つ速やかに判断できるインテリジェントパワースイッチ
及びスイッチング装置を実現し得る。
載の発明によれば、外部出力手段の電圧値から、保護機
能が働いて半導体スイッチがオフ制御されたため負荷に
電源が供給されていないのか、または負荷オープンとな
ったため負荷に電源が供給されていないのかを、容易か
つ速やかに判断できるインテリジェントパワースイッチ
及びスイッチング装置を実現し得る。
【００８５】また請求項２及び請求項４に記載の発明に
よれば、請求項１及び請求項３に記載の発明の効果に加
えて、外部出力手段の電圧値から、過電圧状態も容易か
つ速やかに判断できるインテリジェントパワースイッチ
を実現し得る。
よれば、請求項１及び請求項３に記載の発明の効果に加
えて、外部出力手段の電圧値から、過電圧状態も容易か
つ速やかに判断できるインテリジェントパワースイッチ
を実現し得る。
【図１】本発明によるインテリジェントパワースイッチ
及びスイッチング装置の基本構成図を示すブロック図で
ある。
及びスイッチング装置の基本構成図を示すブロック図で
ある。
【図２】本発明によるスイッチング装置の全体構成を示
すブロック図である。
すブロック図である。
【図３】本発明によるインテリジェントパワースイッチ
及びスイッチング装置の詳細構成を示す図である。
及びスイッチング装置の詳細構成を示す図である。
【図４】図３中のＪＫフリップフロップの動作の説明に
供するタイミングチャートである。
供するタイミングチャートである。
【図５】図３中のＣＰＵによる処理手順を示すフローチ
ャートである。
ャートである。
【図６】自動車における各負荷への電源供給の説明に供
する略線図である。
する略線図である。
【図７】機械接点を有するリレーを用いたジャンクショ
ンブロックの説明に供する略線図である。
ンブロックの説明に供する略線図である。
【図８】従来のインテリジェントパワースイッチの構成
を示すブロック図である。値の説明に供するグラフであ
る。
を示すブロック図である。値の説明に供するグラフであ
る。
【符号の説明】 Ａ１ インテリジェントパワースイッチ Ａ２ 電源 Ａ３ 負荷 Ａ４ 半導体スイッチ Ａ５ 保護手段 Ａ６ 電流検出手段 Ａ７ オフセット手段 Ａ８ 負荷オープン検出手段 Ａ９ 電圧降下手段 Ａ１０ 外部出力手段 Ａ１１ 過電圧検出手段 Ａ１２ 第２の電圧降下手段 Ａ１３ オフ状態判断手段 Ａ１４ 負荷オープン判断手段 Ａ１５ 過電圧判断手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０８Ｂ 21/00 Ｇ０８Ｂ 21/00 Ｈ０２Ｈ 3/20 Ｈ０２Ｈ 3/20 Ｄ 7/20 7/20 Ｄ (56)参考文献 特開 平６−225439（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02H 3/08 - 3/253 B60R 16/00 - 17/02
Claims (4)
- 【請求項１】 制御信号入力端子への制御信号の入力に
応じてオンされて電源を出力端子に接続された負荷に供
給する半導体スイッチと、前記半導体スイッチに過電流
が流れた場合及び又は前記半導体スイッチが過熱した場
合に前記半導体スイッチの制御信号入力端子に信号を出
力して前記半導体スイッチをオフ制御することにより、
前記半導体スイッチを過電流及び又は過熱から保護する
保護手段とを有するインテリジェントパワースイッチに
おいて、 前記半導体スイッチを流れる電流に応じた電圧を出力す
る電流検出手段と、 前記電流検出手段から出力された前記電圧を所定の値だ
けオフセットさせるオフセット手段と、 前記半導体スイッチの出力端子の電圧に基づいて前記負
荷がオープンしていることを検出する負荷オープン検出
手段と、 負荷オープンが検出されたとき前記オフセット手段によ
りオフセットされた電圧を降下させて出力する電圧降下
手段と、 前記電圧降下手段の出力を外部に出力するための外部出
力手段とを具えることを特徴とするインテリジェントパ
ワースイッチ。 - 【請求項２】 さらに、前記電源が過電圧であることを
検出する過電圧検出手段と、 過電圧が検出されたとき前記オフセット手段によりオフ
セットされた電圧を前記電圧降下手段と異なる値だけ降
下させて出力する第２の電圧降下手段とを具えることを
特徴とする請求項１に記載のインテリジェントパワース
イッチ。 - 【請求項３】 請求項１に記載のインテリジェントパワ
ースイッチと、 前記外部出力手段から出力される出力電圧値と、前記オ
フセット電圧に対応する電圧値とを比較監視し、当該出
力電圧値が前記オフセット電圧に等しい場合には前記半
導体スイッチがオフ制御されていると判断するオフ状態
判断手段と、 前記外部出力手段から出力される出力電圧値と、前記オ
フセット電圧に対応する電圧値とを比較監視し、当該出
力電圧値が前記オフセット電圧よりも低い値の場合には
前記負荷がオープンであると判断する負荷オープン判断
手段とを具えることを特徴とするスイッチング装置。 - 【請求項４】 請求項２に記載のインテリジェントパワ
ースイッチと、 前記外部出力手段から出力される出力電圧値と、前記オ
フセット電圧に対応する電圧値とを比較監視し、当該出
力電圧値が前記オフセット電圧に等しい場合には前記半
導体スイッチがオフ制御されていると判断するオフ状態
判断手段と、 前記外部出力手段から出力される出力電圧値と、前記オ
フセット電圧から前記電圧降下手段による電圧降下分を
引いた電圧に対応する電圧値とを比較監視し、当該出力
電圧値が前記オフセット電圧から前記電圧降下手段によ
る電圧降下分を引いた電圧に対応する電圧値に等しい場
合には前記負荷がオープンであると判断する負荷オープ
ン判断手段と、 前記外部出力手段から出力される出力電圧値と、前記オ
フセット電圧から前記第２の電圧降下手段による電圧降
下分を引いた電圧に対応する電圧値とを比較監視し、当
該出力電圧値が前記オフセット電圧から前記第２の電圧
降下手段による電圧降下分を引いた電圧に対応する電圧
値に等しい場合には前記電源が過電圧であると判断する
過電圧判断手段とを具えることを特徴とするスイッチン
グ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16487096A JP3285120B2 (ja) | 1996-06-25 | 1996-06-25 | インテリジェントパワースイッチ及びスイッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16487096A JP3285120B2 (ja) | 1996-06-25 | 1996-06-25 | インテリジェントパワースイッチ及びスイッチング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1014089A JPH1014089A (ja) | 1998-01-16 |
| JP3285120B2 true JP3285120B2 (ja) | 2002-05-27 |
Family
ID=15801499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16487096A Expired - Fee Related JP3285120B2 (ja) | 1996-06-25 | 1996-06-25 | インテリジェントパワースイッチ及びスイッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3285120B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005006867B4 (de) * | 2004-02-24 | 2009-07-09 | Denso Corporation, Kariya | Halbleiterschalter mit Spannungsüberwachung |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3678953B2 (ja) * | 1999-09-22 | 2005-08-03 | 矢崎総業株式会社 | 半導体リレーシステムの過電流遮断検出装置 |
| JP4958924B2 (ja) * | 2009-02-06 | 2012-06-20 | 日本特殊陶業株式会社 | グロープラグ故障診断装置 |
| JP5509943B2 (ja) * | 2010-03-11 | 2014-06-04 | 富士電機株式会社 | 電流出力装置 |
| CN104615050A (zh) * | 2015-01-13 | 2015-05-13 | 烟台智慧云谷云计算有限公司 | 一种具有电流及故障检测功能的智能开关电路 |
| CN110531144B (zh) * | 2019-08-12 | 2024-08-20 | 珠海瓦特电力设备有限公司 | 一种倒闸操作引导装置和方法 |
-
1996
- 1996-06-25 JP JP16487096A patent/JP3285120B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005006867B4 (de) * | 2004-02-24 | 2009-07-09 | Denso Corporation, Kariya | Halbleiterschalter mit Spannungsüberwachung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1014089A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3384522B2 (ja) | スイッチング装置 | |
| JPH09331625A (ja) | インテリジェントパワースイッチ及びスイッチング装置 | |
| JP6719015B2 (ja) | 過電流保護回路 | |
| JP3206724B2 (ja) | 電源供給装置及びコネクタの接続不良検出方法 | |
| JP3423571B2 (ja) | 車両用電源供給装置 | |
| US8035943B2 (en) | Protection circuit apparatus | |
| CN110463039B (zh) | 负载驱动装置 | |
| JP2011061948A (ja) | 半導体装置および回路保護方法 | |
| JP2018055545A (ja) | レギュレータ用半導体集積回路 | |
| JPH05500427A (ja) | マイクロプロセッサの目覚し回路装置 | |
| JP3285120B2 (ja) | インテリジェントパワースイッチ及びスイッチング装置 | |
| CN113009953A (zh) | 调节器用半导体集成电路以及风扇电动机系统 | |
| JP4253810B2 (ja) | 電子点滅信号発生器 | |
| JP3384521B2 (ja) | スイッチング装置 | |
| JPH11155237A (ja) | 電池の保護装置及びそれを用いたバッテリ装置 | |
| JP3161123B2 (ja) | 負荷制御装置の保護装置 | |
| JP2000308250A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JPH09191556A (ja) | 電源保護装置 | |
| JPS60131026A (ja) | 車載電子回路装置 | |
| JP3166385B2 (ja) | 検出スイッチ | |
| JP6490454B2 (ja) | リセットパルス列及びそれを用いるリセット回路 | |
| JP7354637B2 (ja) | 半導体装置 | |
| JPH0726747Y2 (ja) | マイクロコンピユータのリセツト回路 | |
| JP3346452B2 (ja) | スイッチング装置及びスイッチング装置の製造方法 | |
| KR200153222Y1 (ko) | 카오디오 마이컴의 오동작검출 자동리세트회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020129 |
|
| LAPS | Cancellation because of no payment of annual fees |