JP3166385B2 - 検出スイッチ - Google Patents
検出スイッチInfo
- Publication number
- JP3166385B2 JP3166385B2 JP05494093A JP5494093A JP3166385B2 JP 3166385 B2 JP3166385 B2 JP 3166385B2 JP 05494093 A JP05494093 A JP 05494093A JP 5494093 A JP5494093 A JP 5494093A JP 3166385 B2 JP3166385 B2 JP 3166385B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- circuit
- collector
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【0001】
【産業上の利用分野】本発明は光電スイッチや近接スイ
ッチ等のスイッチに関し、特にその出力回路の故障診断
機能に特徴を有する検出スイッチに関するものである。
ッチ等のスイッチに関し、特にその出力回路の故障診断
機能に特徴を有する検出スイッチに関するものである。
【0002】
【従来の技術】図5は従来の近接スイッチの一例を示す
ブロック図である。本図において電源端子1aにはダイ
オードD3を介して電源回路2が接続され、近接スイッ
チ内の各ブロックの電源を供給している。近接スイッチ
内には一定の周波数で発振する発振回路3及びその発振
出力を検波する検波回路4と、検波出力の低下に基づい
て物体の近接を判別する信号処理回路5が設けられる。
信号処理回路5の出力は出力回路6を介して端子1cよ
り外部に出力される。出力回路6は図示のように、信号
処理回路5の出力がベースに与えられ、エミッタが端子
1bに接続された出力トランジスタQ1を有している。
トランジスタQ1のコレクタはダイオードD1,抵抗R
1を介して電源端子1aに接続される。そしてトランジ
スタQ1のコレクタ・エミッタ間はサージ吸収用のツェ
ナダイオードD2が接続され、又コレクタは抵抗R2を
介して出力端子1cに接続されている。電源端子1aは
ダイオードD3を介して電源回路2に接続されている。
ブロック図である。本図において電源端子1aにはダイ
オードD3を介して電源回路2が接続され、近接スイッ
チ内の各ブロックの電源を供給している。近接スイッチ
内には一定の周波数で発振する発振回路3及びその発振
出力を検波する検波回路4と、検波出力の低下に基づい
て物体の近接を判別する信号処理回路5が設けられる。
信号処理回路5の出力は出力回路6を介して端子1cよ
り外部に出力される。出力回路6は図示のように、信号
処理回路5の出力がベースに与えられ、エミッタが端子
1bに接続された出力トランジスタQ1を有している。
トランジスタQ1のコレクタはダイオードD1,抵抗R
1を介して電源端子1aに接続される。そしてトランジ
スタQ1のコレクタ・エミッタ間はサージ吸収用のツェ
ナダイオードD2が接続され、又コレクタは抵抗R2を
介して出力端子1cに接続されている。電源端子1aは
ダイオードD3を介して電源回路2に接続されている。
【0003】
【発明が解決しようとする課題】このような出力回路6
を有する従来の検出スイッチにおいて、電源端子1aに
はコンデンサを挿入することによってサージ吸収が可能
であるが、出力端子1cはスイッチングされるためツェ
ナダイオードD2によってサージ吸収を行う必要があ
る。そのため多大なサージ電圧が出力回路に印加される
とツェナダイオードZDで吸収できなくなり、出力トラ
ンジスタQ1が破壊してしまうという欠点があった。そ
して出力トランジスタQ1が破壊した場合は、物体検出
がなくても物体検出があった場合と同様に出力端子が閉
成されてしまうという欠点があった。
を有する従来の検出スイッチにおいて、電源端子1aに
はコンデンサを挿入することによってサージ吸収が可能
であるが、出力端子1cはスイッチングされるためツェ
ナダイオードD2によってサージ吸収を行う必要があ
る。そのため多大なサージ電圧が出力回路に印加される
とツェナダイオードZDで吸収できなくなり、出力トラ
ンジスタQ1が破壊してしまうという欠点があった。そ
して出力トランジスタQ1が破壊した場合は、物体検出
がなくても物体検出があった場合と同様に出力端子が閉
成されてしまうという欠点があった。
【0004】本発明はこのような従来の問題点に鑑みて
なされたものであって、出力トランジスタの劣化があっ
ても正常な出力を発生できるようにすると共に、故障の
予知を行えるようにすることを目的とする。
なされたものであって、出力トランジスタの劣化があっ
ても正常な出力を発生できるようにすると共に、故障の
予知を行えるようにすることを目的とする。
【0005】
【課題を解決するための手段】本願の請求項1の発明
は、一対の電源端に接続されスイッチ信号を出力するス
イッチ主回路と、スイッチ主回路から出力されるスイッ
チ信号に基づいて電源端子と出力端子間に接続される負
荷への通電を制御する出力回路と、を有する検出スイッ
チであって、出力回路は、スイッチ主回路からの出力が
ベースに入力され、コレクタが抵抗を介して出力端子に
接続される第1のトランジスタと、スイッチ主回路から
の出力がベースに入力され、コレクタがダイオードを介
して第1のトランジスタのコレクタに接続された第2の
トランジスタと、を含むことを特徴とするものである。
は、一対の電源端に接続されスイッチ信号を出力するス
イッチ主回路と、スイッチ主回路から出力されるスイッ
チ信号に基づいて電源端子と出力端子間に接続される負
荷への通電を制御する出力回路と、を有する検出スイッ
チであって、出力回路は、スイッチ主回路からの出力が
ベースに入力され、コレクタが抵抗を介して出力端子に
接続される第1のトランジスタと、スイッチ主回路から
の出力がベースに入力され、コレクタがダイオードを介
して第1のトランジスタのコレクタに接続された第2の
トランジスタと、を含むことを特徴とするものである。
【0006】本願の請求項2の発明では、第1,第2の
トランジスタは夫々エミッタ抵抗が接続されたものであ
り、第1,第2のトランジスタのベースに加わる入力電
圧、第1のトランジスタのエミッタ電圧、第2のトラン
ジスタのエミッタ電圧が夫々入力され、これらがいずれ
も同一の論理レベルでないときに故障診断信号を出力す
る故障診断回路を有することを特徴とするものである。
トランジスタは夫々エミッタ抵抗が接続されたものであ
り、第1,第2のトランジスタのベースに加わる入力電
圧、第1のトランジスタのエミッタ電圧、第2のトラン
ジスタのエミッタ電圧が夫々入力され、これらがいずれ
も同一の論理レベルでないときに故障診断信号を出力す
る故障診断回路を有することを特徴とするものである。
【0007】
【作用】このような特徴を有する本発明によれば、スイ
ッチ主回路からの出力に基づいて第1,第2のトランジ
スタがほぼ同時に開閉し、負荷に電流が供給される。そ
して第1のトランジスタが電流ドライブ不能となり、又
はそのコレクタ・エミッタ間の飽和電圧が高くなって
も、第2のトランジスタによって負荷に電流が供給され
る。又第2のトランジスタの短絡時や出力ケーブルの短
絡時には、第1のトランジスタのエミッタ電圧は高いレ
ベルとなる。これらの異常時には第1,第2のトランジ
スタのベース電圧,エミッタ電圧が正常時と異なるた
め、故障診断回路によって故障診断を行うようにしてい
る。
ッチ主回路からの出力に基づいて第1,第2のトランジ
スタがほぼ同時に開閉し、負荷に電流が供給される。そ
して第1のトランジスタが電流ドライブ不能となり、又
はそのコレクタ・エミッタ間の飽和電圧が高くなって
も、第2のトランジスタによって負荷に電流が供給され
る。又第2のトランジスタの短絡時や出力ケーブルの短
絡時には、第1のトランジスタのエミッタ電圧は高いレ
ベルとなる。これらの異常時には第1,第2のトランジ
スタのベース電圧,エミッタ電圧が正常時と異なるた
め、故障診断回路によって故障診断を行うようにしてい
る。
【0008】
【実施例】図1は本発明の一実施例による検出スイッチ
の出力回路部分の構成を示す回路図である。本図におい
て電源回路2から信号処理回路5までの各ブロックは従
来例と同様とし、スイッチ主回路11として示してい
る。スイッチ主回路11の出力は出力回路12のトラン
ジスタQ2に与えられる。トランジスタQ2のエミッタ
は接地され、コレクタは抵抗R3を介して電源回路2の
入力端子に接続されている。端子1aにはダイオードD
4のアノードが接続され、そのカソード端が抵抗R3及
びスイッチ主回路11内の電源回路2に接続される。さ
てトランジスタQ2のコレクタには抵抗R4を介して第
1のトランジスタQ3のベースが接続される。トランジ
スタQ3のエミッタは抵抗R5を介して端子1bに接続
され、又コレクタは抵抗R6を介して端子1aに接続さ
れる。そしてトランジスタQ3のコレクタと端子1b間
にはサージ吸収用のツェナダイオードD5が接続され
る。又トランジスタQ2のコレクタは、抵抗R7とコン
デンサC1の積分回路を介して第2のトランジスタQ4
のベースに接続される。トランジスタQ4のエミッタと
端子1b間には抵抗R8が接続され、コレクタにはツェ
ナダイオードD6を介してトランジスタQ3のコレクタ
に接続される。又トランジスタQ3のコレクタは抵抗R
9を介して出力端子1cに接続されている。トランジス
タQ3は出力開閉用のスイッチングトランジスタであ
り、トランジスタQ4もこれとほぼ同時に動作し、トラ
ンジスタQ4と共に出力を開閉するものである。
の出力回路部分の構成を示す回路図である。本図におい
て電源回路2から信号処理回路5までの各ブロックは従
来例と同様とし、スイッチ主回路11として示してい
る。スイッチ主回路11の出力は出力回路12のトラン
ジスタQ2に与えられる。トランジスタQ2のエミッタ
は接地され、コレクタは抵抗R3を介して電源回路2の
入力端子に接続されている。端子1aにはダイオードD
4のアノードが接続され、そのカソード端が抵抗R3及
びスイッチ主回路11内の電源回路2に接続される。さ
てトランジスタQ2のコレクタには抵抗R4を介して第
1のトランジスタQ3のベースが接続される。トランジ
スタQ3のエミッタは抵抗R5を介して端子1bに接続
され、又コレクタは抵抗R6を介して端子1aに接続さ
れる。そしてトランジスタQ3のコレクタと端子1b間
にはサージ吸収用のツェナダイオードD5が接続され
る。又トランジスタQ2のコレクタは、抵抗R7とコン
デンサC1の積分回路を介して第2のトランジスタQ4
のベースに接続される。トランジスタQ4のエミッタと
端子1b間には抵抗R8が接続され、コレクタにはツェ
ナダイオードD6を介してトランジスタQ3のコレクタ
に接続される。又トランジスタQ3のコレクタは抵抗R
9を介して出力端子1cに接続されている。トランジス
タQ3は出力開閉用のスイッチングトランジスタであ
り、トランジスタQ4もこれとほぼ同時に動作し、トラ
ンジスタQ4と共に出力を開閉するものである。
【0009】次に本実施例の動作について図2を参照し
つつ説明する。まず正常時の動作を説明する。 (1)スイッチ主回路11からの出力によってトランジ
スタQ2のコレクタ電位VaがLレベルとなった場合に
は、トランジスタQ3は動作しない。このときトランジ
スタQ3,Q4のエミッタ電位を夫々Vb,Vcとする
と、トランジスタQ3,Q4はオフ状態であり、Vb,
VcもLレベルとなる。 (2)出力回路12が正常状態で電圧VaがHレベルの
ときには、トランジスタQ3はオンとなって電圧Vbは
Hレベルとなる。トランジスタQ4もこれより少し遅れ
てオンとなりVcはHレベルとなる。
つつ説明する。まず正常時の動作を説明する。 (1)スイッチ主回路11からの出力によってトランジ
スタQ2のコレクタ電位VaがLレベルとなった場合に
は、トランジスタQ3は動作しない。このときトランジ
スタQ3,Q4のエミッタ電位を夫々Vb,Vcとする
と、トランジスタQ3,Q4はオフ状態であり、Vb,
VcもLレベルとなる。 (2)出力回路12が正常状態で電圧VaがHレベルの
ときには、トランジスタQ3はオンとなって電圧Vbは
Hレベルとなる。トランジスタQ4もこれより少し遅れ
てオンとなりVcはHレベルとなる。
【0010】さて出力回路のトランジスタQ2のコレク
タ電圧VaがHレベルで異常時のときの動作について説
明する。 (3)出力トランジスタQ3が電流ドライブができない
異常状態では、電圧VbはLレベルとなる。このときツ
ェナダイオードD6,トランジスタQ4,抵抗R8を介
して負荷電流が流れるため、電圧VcはHレベルとな
る。従って出力トランジスタQ3の故障にもかかわらず
出力を開閉することができる。
タ電圧VaがHレベルで異常時のときの動作について説
明する。 (3)出力トランジスタQ3が電流ドライブができない
異常状態では、電圧VbはLレベルとなる。このときツ
ェナダイオードD6,トランジスタQ4,抵抗R8を介
して負荷電流が流れるため、電圧VcはHレベルとな
る。従って出力トランジスタQ3の故障にもかかわらず
出力を開閉することができる。
【0011】(4)出力トランジスタQ3が電流ドライ
ブ可能であるが、VCE3 が高くなる異常時には、VCE3
>VCE4 +VD6+VR8と設定しておけば、ツェナダイオ
ードD6,トランジスタQ4,抵抗R8を介して負荷電
流が流れる。この場合にもVbはL、VcはHレベルと
なる。
ブ可能であるが、VCE3 が高くなる異常時には、VCE3
>VCE4 +VD6+VR8と設定しておけば、ツェナダイオ
ードD6,トランジスタQ4,抵抗R8を介して負荷電
流が流れる。この場合にもVbはL、VcはHレベルと
なる。
【0012】(5)出力トランジスタQ3が短絡破壊し
たときには、電圧VaがHレベルのときには電圧Vbも
Hレベルとなる。このときトランジスタQ4には負荷電
流は流れずVcはLレベルとなる。
たときには、電圧VaがHレベルのときには電圧Vbも
Hレベルとなる。このときトランジスタQ4には負荷電
流は流れずVcはLレベルとなる。
【0013】(6)又端子1cに接続される出力ケーブ
ルが断線したときには、電圧VaがHレベルとなっても
Vb,Vcは共にLレベルとなる。これをまとめると図
2に示すように表される。従ってVa,Vb,Vcの論
理状態に基づいて異常状態を診断することができる。
ルが断線したときには、電圧VaがHレベルとなっても
Vb,Vcは共にLレベルとなる。これをまとめると図
2に示すように表される。従ってVa,Vb,Vcの論
理状態に基づいて異常状態を診断することができる。
【0014】図3はこのような故障診断回路13を含む
検出スイッチの全体構成を示すブロック図である。本図
において電源回路2から信号処理回路5までの各ブロッ
クは従来例と同様であり、出力回路12の構成は図1で
示した第1実施例と同様である。本実施例では出力回路
12内の電圧Va,Vb,Vcが入力される故障診断回
路13を設けている。故障診断回路13は図2において
(3)〜(6)の場合に故障診断信号を出力する回路で
あって、例えばVa,Vb,Vcの反転信号を入力とす
るオア回路、及びオア回路の出力とVaとの論理積をと
るアンド回路によって、3つの入力のいずれもが同一の
論理レベルでないことを判別し、故障診断信号を得てい
る。そして故障診断回路13の故障診断出力に応じて故
障表示灯14を点灯させるようにしている。こうすれば
出力回路内のトランジスタQ2がオフとなり、電圧Va
がHレベルのときには、図2(3)〜(6)のいずれの
故障の場合にも故障診断信号を出力することができる。
又出力トランジスタQ3が故障し電流ドライブができな
い状態下でも、第2のトランジスタQ4によって補助的
に出力トランジスタの役割を果たすことが可能となる。
検出スイッチの全体構成を示すブロック図である。本図
において電源回路2から信号処理回路5までの各ブロッ
クは従来例と同様であり、出力回路12の構成は図1で
示した第1実施例と同様である。本実施例では出力回路
12内の電圧Va,Vb,Vcが入力される故障診断回
路13を設けている。故障診断回路13は図2において
(3)〜(6)の場合に故障診断信号を出力する回路で
あって、例えばVa,Vb,Vcの反転信号を入力とす
るオア回路、及びオア回路の出力とVaとの論理積をと
るアンド回路によって、3つの入力のいずれもが同一の
論理レベルでないことを判別し、故障診断信号を得てい
る。そして故障診断回路13の故障診断出力に応じて故
障表示灯14を点灯させるようにしている。こうすれば
出力回路内のトランジスタQ2がオフとなり、電圧Va
がHレベルのときには、図2(3)〜(6)のいずれの
故障の場合にも故障診断信号を出力することができる。
又出力トランジスタQ3が故障し電流ドライブができな
い状態下でも、第2のトランジスタQ4によって補助的
に出力トランジスタの役割を果たすことが可能となる。
【0015】尚本実施例ではトランジスタQ4のコレク
タとトランジスタQ3のコレクタ間にツェナダイオード
D6を接続しているが、図4に示すようにツェナダイオ
ードに代えてダイオードD7を用いてもよい。
タとトランジスタQ3のコレクタ間にツェナダイオード
D6を接続しているが、図4に示すようにツェナダイオ
ードに代えてダイオードD7を用いてもよい。
【0016】
【発明の効果】以上詳細に説明したように本発明によれ
ば、出力用トランジスタが短絡した場合にも第2のトラ
ンジスタによって負荷電流を供給することができ、誤動
作の発生の可能性を少なくすることができる。又本願の
請求項2の発明では、出力トランジスタが破壊された状
態や破壊に至る前に残留電圧が増加した状態を故障状態
として診断することができるため、故障予知を行うこと
ができるという効果が得られる。
ば、出力用トランジスタが短絡した場合にも第2のトラ
ンジスタによって負荷電流を供給することができ、誤動
作の発生の可能性を少なくすることができる。又本願の
請求項2の発明では、出力トランジスタが破壊された状
態や破壊に至る前に残留電圧が増加した状態を故障状態
として診断することができるため、故障予知を行うこと
ができるという効果が得られる。
【図1】本発明の一実施例による検出スイッチの出力回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図2】本実施例のトランジスタの正常及び異常時と各
部の出力変化を示す図である。
部の出力変化を示す図である。
【図3】本発明の第2実施例による検出スイッチの全体
構成を示すブロック図である。
構成を示すブロック図である。
【図4】本発明の第3実施例による出力回路の構成を示
す回路図である。
す回路図である。
【図5】従来の検出スイッチの構成を示すブロック図で
ある。
ある。
11 スイッチ主回路 12 出力回路 13 故障診断回路 14 故障表示灯 Q1〜Q4 トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 元氏 知史 京都府京都市右京区花園土堂町10番地 オムロン株式会社内 (72)発明者 民野 真也 京都府京都市右京区花園土堂町10番地 オムロン株式会社内 (56)参考文献 特開 平2−55523(JP,A) 特開 平2−202715(JP,A) 特開 昭62−230114(JP,A) 特開 平5−14160(JP,A) 特開 平5−75418(JP,A) 特開 平3−229512(JP,A) 実開 昭52−43032(JP,U) (58)調査した分野(Int.Cl.7,DB名) H03K 17/00 - 17/70
Claims (2)
- 【請求項1】 一対の電源端に接続されスイッチ信号を
出力するスイッチ主回路と、 前記スイッチ主回路から出力される前記スイッチ信号に
基づいて電源端子と出力端子間に接続される負荷への通
電を制御する出力回路と、を有する検出スイッチにおい
て、 前記出力回路は、 前記スイッチ主回路からの出力がベースに入力され、コ
レクタが抵抗を介して前記出力端子に接続される第1の
トランジスタと、 前記スイッチ主回路からの出力がベースに入力され、コ
レクタがダイオードを介して第1のトランジスタのコレ
クタに接続された第2のトランジスタと、を含むもので
あることを特徴とする検出スイッチ。 - 【請求項2】 前記第1,第2のトランジスタは夫々エ
ミッタ抵抗が接続されたものであり、 前記第1,第2のトランジスタのベースに加わる入力電
圧、前記第1のトランジスタのエミッタ電圧、前記第2
のトランジスタのエミッタ電圧が夫々入力され、これら
がいずれも同一の論理レベルでないときに故障診断信号
を出力する故障診断回路を有することを特徴とする請求
項1記載の検出スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05494093A JP3166385B2 (ja) | 1993-02-19 | 1993-02-19 | 検出スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05494093A JP3166385B2 (ja) | 1993-02-19 | 1993-02-19 | 検出スイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06244690A JPH06244690A (ja) | 1994-09-02 |
JP3166385B2 true JP3166385B2 (ja) | 2001-05-14 |
Family
ID=12984644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05494093A Expired - Fee Related JP3166385B2 (ja) | 1993-02-19 | 1993-02-19 | 検出スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3166385B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009033389A (ja) * | 2007-07-26 | 2009-02-12 | Koyo Electronics Ind Co Ltd | 故障診断機能付き近接センサ |
JP2009033388A (ja) * | 2007-07-26 | 2009-02-12 | Koyo Electronics Ind Co Ltd | 出力トランジスタ故障診断機能付き近接センサ |
JP2009033391A (ja) * | 2007-07-26 | 2009-02-12 | Koyo Electronics Ind Co Ltd | 故障診断表示機能付き近接センサ |
-
1993
- 1993-02-19 JP JP05494093A patent/JP3166385B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06244690A (ja) | 1994-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6376007A (ja) | 適合電圧供給装置 | |
JPH05196677A (ja) | 駆動回路の故障検出装置 | |
JPH0145806B2 (ja) | ||
JPH06214666A (ja) | パワートランジスタの制御電極ディセーブル回路 | |
US5532562A (en) | Apparatus for controlling DC motor with H-bridge switching circuit | |
JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
JP3166385B2 (ja) | 検出スイッチ | |
JPH05315931A (ja) | レベルシフト回路 | |
JP3524294B2 (ja) | スイッチ開閉状態検出回路 | |
JPH06327142A (ja) | 出力制御及び保護装置 | |
KR960043515A (ko) | 전원 말단 스테이지 모니터링 방법 및 그 회로 | |
US7327589B2 (en) | Full-bridge circuit | |
JPS6225509A (ja) | 負荷制御装置 | |
JPH0729705Y2 (ja) | 異常電圧保護装置 | |
JP3116706B2 (ja) | トリガ入力回路 | |
JP3106993B2 (ja) | スイッチ回路 | |
JPH05244722A (ja) | Dc電源保護回路 | |
JPH01194796A (ja) | コントローラの入力回路 | |
JPH05175814A (ja) | 電圧駆動形素子の駆動用集積回路 | |
JPH036122A (ja) | 3ステートバッファ | |
JPH0438597Y2 (ja) | ||
RU2054787C1 (ru) | Драйвер двигателя | |
JPS589303Y2 (ja) | ディジタル入力回路 | |
JPS63156298A (ja) | 侵入検知装置 | |
KR940004424Y1 (ko) | 알람단말과 중앙제어반 간의 인터페이스회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090309 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |