JPH01194796A - コントローラの入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、各種センサと組合わせて検査・制御を実現
するコントローラの入力回路に関する。

（ロ）従来の技術 一般に、光電スイッチ、近接スイッチ等の各種センサの
出力形態は、第３図（Ａ）〜第３図（Ｄ）に示すように
、出力トランジスタが、ＰＮＰ形でオープンコレクタ出
力、出力トランジスタがＰＮＰ形で、プルダウン抵抗付
出力、出力トランジス夕がＮＰＮ形でオーブンコレクタ
出力、出力トランジスタＮＰＮ形でプルアップ抵抗付出
力等、種々のものがあり、従来のコントローラは、それ
ぞれ使用するセンサの出力形態に対応した専用のものを
使用していた。

（ハ）発明が解決しようとする問題点 上記のように、従来のコントローラは、接続するセンサ
の出力形態に応じた専用のものを使用しているため、−
旦設置したシステムにおいて、それまで使用していたセ
ンサを異なる出力形態のセンサと交換したい場合は、コ
ントローラも、同時にそのセンサの出力形態に合ったも
のと交換しなければならなかった。また、もし気付かず
に、予定する出力形態と相違するセンサとコントローラ
でシステムを構成するとシステムが作動しないという問
題があった。

この発明は、上記問題点に着目してなされたものであっ
て、コントローラの入力回路をセンサの種々の出力形態
に接続可能とすることにより、出力形態の相違するセン
サに交換する場合でも、いちいち専用のものに交換不要
なコントローラを提供することを目的としている。

（ニ）問題点を解決するための手段及び作用この発明の
コントローラの入力回路は、センサの出力を接続するた
めの入力端子（Ｐ３）と、第１及び第２の電源端子（Ｐ
、、ｐｇ）と、前記入力端子が開放時に、所定の中間電
圧を発生し、前記入力端子と前記第１の電源端子あるい
は第２の電源端子に接続されるセンサ出力の０８時に、
前記第１の電源端子に対応する電圧あるいは前記第２の
電源端子に対応する電圧を発生する入力電圧発生回路（
３）と、前記第１の電源端子に対応する電圧よりも低く
、前記中間電圧よりも高い第１の基準電圧を発生する第
１の基準電圧発生回路（４）と、前記第２の電源端子に
対応する電圧よりも高く、前記中間電圧よりも低い第２
の基準電圧を発生する第２の基準電圧発生回路（５）と
、前記入力電圧発生回路出力と第１の基準電圧発生回路
出力とを入力に受けて比較し、第１の基準電圧に対し、
入力電圧発生回路の出力が高い場合に、第１の論理状態
信号を出力する第１のコンパレータ（１）と、前記入力
電圧発生回路出力と第２の基準電圧発生回路出力とを入
力に受けて比較し、第２の基準電圧に対し、入力電圧発
生回路の出力が低い場合に、第１の論理状態信号を出力
する第２のコンパレータ（２）と、前記第１と第２のコ
ンパレータの出力が入力されるオア回路（６）とから構
成されている。

このコントローラの入力回路では、いずれの出力形態の
センサが接続されるにせよ、センサの出力トランジスタ
がＯＦＦの場合は、入力電圧発生回路で発生される電圧
は、第２図のｖｏ、あるいはＶＩより小さく、■２より
大きい電圧であり、従って、第１のコンパレータ及び第
２のコンパレータの出力は、第１の論理状態の信号（例
えば論理値ＩＩ　Ｉ　Ｉ＋　）を出力せず、したがって
、オア回路にも、第１の論理状態信号が出力されない。

　−方、例えば、センサの出力トランジスタがＰＮＰ形
である場合には、出力トランジスタＯＮで、第１の電源
端子と、入力端子間が短絡され、入力電圧はＶＤＤとな
るので、第１のコンパレークが、第１の論理状態信号を
出力し、オア回路からセンサのＯＮ出力を示す第１の論
理状態信号が出力される（第２図の上部ＯＮ領域ａ参照
）。また、例えばセンサの出力トランジスタがＮＰＮ形
である場合には、出力トランジスタＯＮで、第２の電源
供給端子と入力端子間が短絡され、入力電圧はＶＳ２と
なるので、第２のコンパレータが第１の論理状態信号を
出力し、オア回路からセンサのＯＮ出力を示す第１の論
理状態信号が出力される（第２図下部ＯＮ領域す参照）
。

（ホ）実施例 以下実施例により、この発明をさらに詳細に説明する。

第１図は、この発明の一実施例を示すコントローラユニ
ットの入力回路の回路図である。同図において、端子Ｐ
、（第１の電源端子）と端子Ｐ２（第２の電源端子）間
に電源電圧が与えられる。端子Ｐ、の電位はＶｎｎ　（
＝　１２　Ｖ）　、端子Ｐ２の電位はＶｓｓ（＝ＯＶ）
である。端子Ｐ１と２２間に、抵抗ＲＩとＲ２の直列回
路が接続され、その接続中点が端子Ｐ３　　（入力端子
）に接続され、また、この接続中点は抵抗Ｒ１を介して
、コンパレータ１（第１）の＋入力端と、コンパレータ
２（第２）の−入力端に接続されている。抵抗ＲＩと抵
抗Ｒ２の抵抗値は同一に設定されており、抵抗Ｒ，，Ｒ
。

及びＲ８で入力電圧発生回路３を構成している。

この入力電圧発生回路３では、Ｒ，＝Ｒ，であるから、
端子Ｐ３の開放時に、Ｖｏ　＝　１／２Ｖｎｎ＝６Ｖを
、コンパレータ１の＋入力端とコンパレーク２の一入力
端に加える。

電源端子Ｐ、と２２間には、さらに抵抗Ｒ４とＲ１の直
列回路、抵抗Ｒ５とＲ１の直列回路がそれぞれ接続され
、抵抗Ｒ４とＲ６の接続中点が、コンパレータ１の一入
力端に、また、抵抗Ｒ６とＲ７の接続中点がコンパレー
タ２の＋入力端に接続されている。この抵抗Ｒ４とＲ６
で、第１の基準電圧発生回路４を構成しており、 を基準電圧として、コンパレータ１の一入力端に加えて
いる。また、抵抗Ｒ６とＲ７で第２の基準電圧発生回路
５を構成しており、 を基準電圧として、コンパレータ２の＋入力端に加えて
いる。

なお、上記入力電圧発生回路３の抵抗Ｒ，、Ｒ。

は、センサの出力段のプルアップ（プルダウン）抵抗Ｒ
Ｌ〔第３図（Ｂ）、第３図（Ｄ）参照〕を考慮して、出
力段のトランジスタがＰＮＰ形の時は、３　　　２ＲＬ
＋ＲＩ　　　３ となるように、また、出力段のトランジスタがＮＰＮ形
の時は、 ３　　　　２ＲＬ＋１　　　３ となるように設定される。

コンパレータ１の出力端は、オア回路６の入力端に接続
されるとともに、抵抗Ｒ８を介して、電源ＶＤＤに接続
されている。また、コンパレータ２の出力端は、オア回
路６の他方の入力端に接続されるとともに、抵抗Ｒ１を
介して電源ｖｆｌＤに接続されている。オア回路６の出
力は、出力端子Ｐ４に接続されている。出力端子Ｐ４は
、入力側に接続されるセンサの出力段の０Ｎ１０ＦＦに
応じた信号を導出する。

次に、上記のように構成されるコントローラユニットの
入力回路に、各種出力形態のセンサが接続された場合の
動作を説明する。なお、以下で説明する第３図（Ａ）〜
第３図（Ｄ）の各出力形態のセンサ１１の出力端子ＰＣ
はコントローラの入力端子Ｐ３に、電源端子Ｐ、とＰｂ
はコントローラの電源端子Ｐ、、Ｐ２に接続される。

■ＰＮＰＰＮＰ形ンコレクタ出力の場合第３図（Ａ）に
示すセンサが接続された場合である。トランジスタＱが
ＯＦＦの場合は、端子Ｐ３が開放状態なので、Ｖｏ　＝
１／２Ｖａｏ＝６Ｖが、コンパレータ１の＋入力端と、
コンパレータ２の＋入力端に加えられる。コンパレータ
１の一入力端には、２／３■・。＝８Ｖの基準電圧が加
えられているので、コンパレータ１の出力はロー、つま
り論理値“０”となる。また、コンパレータ２の＋入力
端には、１／３Ｖａｏ＝４　Ｖの基準電圧が加えられて
いるので、コンパレータ２の出力は、やはりロー、つま
り論理値“０′°となる。従って、オア回路６から“０
”が出力される。

トランジスタＱがＯＮすると、このトランジスタＱによ
り、端子Ｐ、は端子Ｐ＋に短絡されるため、端子Ｐ３の
電位はｖＤｏとなり、入力電圧発生回路３から、Ｖ０＋
＝Ｖｏｎ＝１２Ｖ（７）電圧がコンパレーク１の一入力
端とコンパレータ２の＋入力端に入力される。コンパレ
ータ１では、−入力端に基準電圧８■が加えられている
に対し、＋入力端には１２Ｖが入力されるので、その出
力がハイ、つまり論理値“１°“となる。コンパレータ
２では、＋入力端に４■が入力されているに対し、−入
力端に１２Ｖが入力されるので、その出力はローである
。

コンパレータ１の出力“１゛が、オア回路６を経て、導
出される。

■ＰＮＰＰＮＰ形ウン抵抗付出力の場合第３図（Ｂ）に
示すセンサが接続された場合である。

トランジスタＱがＯＦＦの場合、Ｐ３の電圧は、は、ｖ
、＞Ｖ、、＞Ｖ２であるから、コンパレータ１及び２の
出力がいずれもローとなる。それゆえ、オア回路６の出
力は論理値“０”である。

トランジスタＱがＯＮすると、このトランジスタＱによ
り、端子Ｐ３は、端子Ｐ、に短絡される。

したがって、ＰＮＰ形オーブンコレクタ出力の場合と、
全く同様にコンパレータ１の出力がハイとなり、オア回
路６から、論理値゛１″が出力される。

■ＮＰＮ形オープンコレクク出力の場合第３図（Ｃ）に
示すセンサが接続された場合である。トランジスタＱが
ＯＦＦの場合は、端子Ｐ３が開放状態となるので、Ｖｏ
　＝１／２ＶＤＤが、コンパレータ１の十入力端と、コ
ンパレータ２の一入力端に加えられ、上述したＰＮＰ形
オープンコレクタ出力の場合と全く同様の動作で、オア
回路６の出力は論理値“０”となる。

トランジスタＱがＯＮすると、このトランジスタＱによ
り、端子Ｐ３は端子Ｐ２に短絡されるため、端子Ｐ３は
ＶＳＳとなり、入力電圧発生回路３からｖｏｉ＝ｖ、、
＝ｏｖの電圧がコンパレータ１の一入力端と十入力端に
入力される。コンパレータ１の一入力端に８ｖの基準電
圧が加えられているので、その出力がロー、つまり論理
値“０°゛となる。コンパレータ２では、十入力端に４
Ｖの基ｆＪｘｉ圧が加えられているに対し、−入力端に
ＯＶが入力されるので、その出力がハイ、つまり論理値
°“１パとなる。そして、コンパレータ２の出力“１゛
がオア回路６を経て導出される。

■ＮＰＮＮＰＮ形ップ抵抗付出力の場合第３図（Ｄ）に
示すセンサが接続された場合である。

トランジスタＱがＯＦＦの場合、端子Ｐ、の電圧圧Ｖ。

、はＶ、＞Ｖ。工〉■２であるがら、コンパレータ１及
び２の出力がいずれもローとなる。それゆえ、オア回路
６の出力は論理値“０”である。

トランジスタＱがＯＮすると、このトランジスタＱによ
り、端子Ｐ３が端子Ｐ２に短絡される。

したがって、ＮＰＮ形オーブンコレクタの場合と全く同
様にコンパレータ２の出力がハイとなり、オア回路６か
ら論理値“１”が出力される。

なお、上記実施例において、抵抗ＲＩ、Ｒ２の抵抗値を
小さくすることにより、センサ出力段のプルアップ抵抗
の影響を受けにくく、電流動作となるので、よりノイズ
に強くなる。

（へ）発明の効果 この発明によれば、入力側に接続されるセンサの出力形
態がＮＰＮ形、ＰＮＰ形のいずれのトランジスタであっ
ても、またオープンコレクタ、プルアップ（ダウン）抵
抗付きのいずれにかかわらず動作するので、いかなる出
力形態のセンサであっても、専用のものに取替えること
なく使用できる。また、センサ誤接続によるトラブルの
心配も無用となり、取扱いが容易である。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すコントローラニッ
トの入力回路の回路図、第２図は、同実施例入力回路に
、出力形態の異なるセンサを接続した場合のＯＮ１０　
Ｆ　Ｆ動作を説明するための説明図、第３図（Ａ）、第
３図（Ｂ）、第３図（Ｃ）及び第３図（Ｄ）は、センサ
の各種出力形態を示す回路図である。 Ｐ、−Ｐ２　：電源端子、Ｐ、：入力端子、１・２：コ
ンパレータ、 ３：入力電圧発生回路、 ４・５：基準電圧発生回路、６：オア回路。 特許出願人　　　　　立石電機株式会社代理人　　弁理
士　　中　村　茂　信 第３図（Ａ） 第３図（Ｂ） 第３図（Ｃ） 第３図（Ｄ）

Claims (1)

【特許請求の範囲】
1. （１）センサの出力が入力されるコントローラの入力回
   路であって、 前記センサの出力を接続するための入力端子と、第１及
   び第２の電源端子と、前記入力端子が開放時に、所定の
   中間電圧を発生し、前記入力端子と前記第１の電源端子
   あるいは第２の電源端子に接続されるセンサ出力のＯＮ
   時に、前記第１の電源端子に対応する電圧あるいは前記
   第２の電源端子に対応する電圧を発生する入力電圧発生
   回路と、前記第１の電源端子に対応する電圧よりも低く
   、前記中間電圧よりも高い第１の基準電圧を発生する第
   １の基準電圧発生回路と、前記第２の電源端子に対応す
   る電圧よりも高く、前記中間電圧よりも低い第２の基準
   電圧を発生する第２の基準電圧発生回路と、 前記入力電圧発生回路出力と第１の基準電圧発生回路出
   力とを入力に受けて比較し、第１の基準電圧に対し、入
   力電圧発生回路の出力が高い場合に、第１の論理状態信
   号を出力する第１のコンパレータと、前記入力電圧発生
   回路出力と第２の基準電圧発生回路出力とを入力に受け
   て比較し、第２の基準電圧に対し、入力電圧発生回路の
   出力が低い場合に、第１の論理状態信号を出力する第２
   のコンパレータと、前記第１と第２のコンパレータの出
   力が入力されるオア回路とを備えたことを特徴とするコ
   ントローラの入力回路。