JP2508172B2 - コントロ―ラの入力回路 - Google Patents
コントロ―ラの入力回路Info
- Publication number
- JP2508172B2 JP2508172B2 JP63019831A JP1983188A JP2508172B2 JP 2508172 B2 JP2508172 B2 JP 2508172B2 JP 63019831 A JP63019831 A JP 63019831A JP 1983188 A JP1983188 A JP 1983188A JP 2508172 B2 JP2508172 B2 JP 2508172B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- voltage
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、各種センサと組合わせて検査・制御を実
現するコントローラの入力回路に関する。
現するコントローラの入力回路に関する。
（ロ）従来の技術 一般に、光電スイッチ、近接スイッチ等の各種センサ
の出力形態は、第３図（Ａ）〜第３図（Ｄ）に示すよう
に、出力トランジスタが、PNP形でオープンコレクタ出
力、出力トランジスタがPNP形で、プルダウン抵抗付出
力、出力トランジスタがNPN形でオープンコレクタ出
力、出力トランジスタNPN形でプルアップ抵抗付出力
等、種々のものがあり、従来のコントローラは、それぞ
れ使用するセンサの出力形態に対応した専用のものを使
用していた。
の出力形態は、第３図（Ａ）〜第３図（Ｄ）に示すよう
に、出力トランジスタが、PNP形でオープンコレクタ出
力、出力トランジスタがPNP形で、プルダウン抵抗付出
力、出力トランジスタがNPN形でオープンコレクタ出
力、出力トランジスタNPN形でプルアップ抵抗付出力
等、種々のものがあり、従来のコントローラは、それぞ
れ使用するセンサの出力形態に対応した専用のものを使
用していた。
（ハ）発明が解決しようとする問題点 上記のように、従来のコントローラは、接続するセン
サの出力形態に応じた専用のものを使用しているため、
一旦設置したシステムにおいて、それまで使用していた
センサを異なる出力形態のセンサと交換したい場合は、
コントローラも、同時にそのセンサの出力形態に合った
ものと交換しなければならなかった。また、もし気付か
ずに、予定する出力形態と相違するセンサとコントロー
ラでシステムを構成するとシステムが作動しないという
問題があった。
サの出力形態に応じた専用のものを使用しているため、
一旦設置したシステムにおいて、それまで使用していた
センサを異なる出力形態のセンサと交換したい場合は、
コントローラも、同時にそのセンサの出力形態に合った
ものと交換しなければならなかった。また、もし気付か
ずに、予定する出力形態と相違するセンサとコントロー
ラでシステムを構成するとシステムが作動しないという
問題があった。
この発明は、上記問題点に着目してなされたものであ
って、コントローラの入力回路をセンサの種々の出力形
態に接続可能とすることにより、出力形態の相違するセ
ンサに交換する場合でも、いちいち専用のものに交換不
要なコントローラを提供することを目的としている。
って、コントローラの入力回路をセンサの種々の出力形
態に接続可能とすることにより、出力形態の相違するセ
ンサに交換する場合でも、いちいち専用のものに交換不
要なコントローラを提供することを目的としている。
（ニ）問題点を解決するための手段及び作用 この発明のコントローラの入力回路は、センサの出力
を接続するための入力端子（P3）と、第１及び第２の電
源端子（P1、P2）と、前記入力端子が開放時に、所定の
中間電圧を発生し、前記入力端子と前記第１の電源端子
あるいは第２の電源端子に接続されるセンサ出力のON時
に、前記第１の電源端子に対応する電圧あるいは前記第
２の電源端子に対応する電圧を発生する入力電圧発生回
路（３）と、前記第１の電源端子に対応する電圧よりも
低く、前記中間電圧よりも高い第１の基準電圧を発生す
る第１の基準電圧発生回路（４）と、前記第２の電源端
子に対応する電圧よりも高く、前記中間電圧よりも低い
第２の基準電圧を発生する第２の基準電圧発生回路
（５）と、前記入力電圧発生回路出力と第１の基準電圧
発生回路出力とを入力に受けて比較し、第１の基準電圧
に対し、入力電圧発生回路の出力が高い場合に、第１の
論理状態信号を出力する第１のコンパレータ（１）と、
前記入力電圧発生回路出力と第２の基準電圧発生回路出
力とを入力に受けて比較し、第２の基準電圧に対し、入
力電圧発生回路の出力が低い場合に、第１の論理状態信
号を出力する第２のコンパレータ（２）と、前記第１と
第２のコンパレータの出力が入力されるオア回路（６）
とから構成されている。
を接続するための入力端子（P3）と、第１及び第２の電
源端子（P1、P2）と、前記入力端子が開放時に、所定の
中間電圧を発生し、前記入力端子と前記第１の電源端子
あるいは第２の電源端子に接続されるセンサ出力のON時
に、前記第１の電源端子に対応する電圧あるいは前記第
２の電源端子に対応する電圧を発生する入力電圧発生回
路（３）と、前記第１の電源端子に対応する電圧よりも
低く、前記中間電圧よりも高い第１の基準電圧を発生す
る第１の基準電圧発生回路（４）と、前記第２の電源端
子に対応する電圧よりも高く、前記中間電圧よりも低い
第２の基準電圧を発生する第２の基準電圧発生回路
（５）と、前記入力電圧発生回路出力と第１の基準電圧
発生回路出力とを入力に受けて比較し、第１の基準電圧
に対し、入力電圧発生回路の出力が高い場合に、第１の
論理状態信号を出力する第１のコンパレータ（１）と、
前記入力電圧発生回路出力と第２の基準電圧発生回路出
力とを入力に受けて比較し、第２の基準電圧に対し、入
力電圧発生回路の出力が低い場合に、第１の論理状態信
号を出力する第２のコンパレータ（２）と、前記第１と
第２のコンパレータの出力が入力されるオア回路（６）
とから構成されている。
このコントローラの入力回路では、いずれの出力形態
のセンサが接続されるようにせよ、センサの出力トラン
ジスタがOFFの場合は、入力電圧発生回路で発生される
電圧は、第２図のV0、あるいはV1より小さく、V2より大
きい電圧であり、従って、第１のコンパレータ及び第２
のコンパレータの出力は、第１の論理状態の信号（例え
ば論理値“1"）を出力せず、したがって、オア回路に
も、第１の論理状態信号が出力されない。一方、例え
ば、センサの出力トランジスタがPNP形である場合に
は、出力トランジスタONで、第１の電源端子と、入力端
子間が短絡され、入力電圧はVDDとなるので、第１のコ
ンパレータが、第１の論理状態信号を出力し、オア回路
からセンサのON出力を示す第１の論理状態信号が出力さ
れる（第２図の上部ON領域ａ参照）。また、例えばセン
サの出力トランジスタがNPN形である場合には、出力ト
ランジスタONで、第２の電源供給端子と入力端子間が短
絡され、入力電圧はVSSとなるので、第２のコンパレー
タが第１の論理状態信号を出力し、オア回路からセンサ
のON出力を示す第１の論理状態信号が出力される（第２
図下部ON領域ｂ参照）。
のセンサが接続されるようにせよ、センサの出力トラン
ジスタがOFFの場合は、入力電圧発生回路で発生される
電圧は、第２図のV0、あるいはV1より小さく、V2より大
きい電圧であり、従って、第１のコンパレータ及び第２
のコンパレータの出力は、第１の論理状態の信号（例え
ば論理値“1"）を出力せず、したがって、オア回路に
も、第１の論理状態信号が出力されない。一方、例え
ば、センサの出力トランジスタがPNP形である場合に
は、出力トランジスタONで、第１の電源端子と、入力端
子間が短絡され、入力電圧はVDDとなるので、第１のコ
ンパレータが、第１の論理状態信号を出力し、オア回路
からセンサのON出力を示す第１の論理状態信号が出力さ
れる（第２図の上部ON領域ａ参照）。また、例えばセン
サの出力トランジスタがNPN形である場合には、出力ト
ランジスタONで、第２の電源供給端子と入力端子間が短
絡され、入力電圧はVSSとなるので、第２のコンパレー
タが第１の論理状態信号を出力し、オア回路からセンサ
のON出力を示す第１の論理状態信号が出力される（第２
図下部ON領域ｂ参照）。
（ホ）実施例 以下実施例により、この発明をさらに詳細に説明す
る。
る。
第１図は、この発明の一実施例を示すコントローラユ
ニットの入力回路の回路図である。同図において、端子
P1（第１の電源端子）と端子P2（第２の電源端子）間に
電源電圧が与えられる。端子P1の電位はVDD（＝12V）、
端子P2の電位はVSS（＝0V）である。端子P1とP2間に、
抵抗R1とR2の直列回路が接続され、その接続中点が端子
P3（入力端子）に接続され、また、この接続中点は抵抗
R3を介して、コンパレータ１（第１）の＋入力端と、コ
ンパレータ２（第２）の−入力端に接続されている。抵
抗R1と抵抗R2の抵抗値は同一に設定されており、抵抗
R1、R2及びR3で入力電圧発生回路３を構成している。こ
の入力電圧発生回路３では、R1＝R2であるから、端子P3
の開放時に、V0＝1/2VDD＝6Vを、コンパレータ１の＋入
力端とコンパレータ２の−入力端に加える。
ニットの入力回路の回路図である。同図において、端子
P1（第１の電源端子）と端子P2（第２の電源端子）間に
電源電圧が与えられる。端子P1の電位はVDD（＝12V）、
端子P2の電位はVSS（＝0V）である。端子P1とP2間に、
抵抗R1とR2の直列回路が接続され、その接続中点が端子
P3（入力端子）に接続され、また、この接続中点は抵抗
R3を介して、コンパレータ１（第１）の＋入力端と、コ
ンパレータ２（第２）の−入力端に接続されている。抵
抗R1と抵抗R2の抵抗値は同一に設定されており、抵抗
R1、R2及びR3で入力電圧発生回路３を構成している。こ
の入力電圧発生回路３では、R1＝R2であるから、端子P3
の開放時に、V0＝1/2VDD＝6Vを、コンパレータ１の＋入
力端とコンパレータ２の−入力端に加える。
電源端子P1とP2間には、さらに抵抗R4とR5の直列回
路、抵抗R6とR7の直列回路がそれぞれ接続され、抵抗R4
とR5の接続中点が、コンパレータ１の−入力端に、ま
た、抵抗R6とR7の接続中点がコンパレータ２の＋入力端
に接続されている。この抵抗R4とR5で、第１の基準電圧
発生回路４を構成しており、 を基準電圧として、コンパレータ１の−入力端に加えて
いる。また、抵抗R6とR7で第２の基準電圧発生回路５を
構成しており、 を基準電圧として、コンパレータ２の＋入力端に加えて
いる。
路、抵抗R6とR7の直列回路がそれぞれ接続され、抵抗R4
とR5の接続中点が、コンパレータ１の−入力端に、ま
た、抵抗R6とR7の接続中点がコンパレータ２の＋入力端
に接続されている。この抵抗R4とR5で、第１の基準電圧
発生回路４を構成しており、 を基準電圧として、コンパレータ１の−入力端に加えて
いる。また、抵抗R6とR7で第２の基準電圧発生回路５を
構成しており、 を基準電圧として、コンパレータ２の＋入力端に加えて
いる。
なお、上記入力電圧発生回路３の抵抗R1、R2は、セン
サの出力段のプルアップ（プルダウン）抵抗RL〔第３図
（Ｂ）、第３図（Ｄ）参照〕を考慮して、出力段のトラ
ンジスタがPNP形の時は、 となるように、また、出力段のトランジスタがNPN形の
時は、 となるように設定される。
サの出力段のプルアップ（プルダウン）抵抗RL〔第３図
（Ｂ）、第３図（Ｄ）参照〕を考慮して、出力段のトラ
ンジスタがPNP形の時は、 となるように、また、出力段のトランジスタがNPN形の
時は、 となるように設定される。
コンパレータ１の出力端は、オア回路６の入力端に接
続されるとともに、抵抗R8を介して、電源VDDに接続さ
れている。また、コンパレータ２の出力端は、オア回路
６の他方の入力端に接続されるとともに、抵抗R9を介し
て電源VDDに接続されている。オア回路６の出力は、出
力端子P4に接続されている。出力端子P4は、入力側に接
続されるセンサの出力段のON/OFFに応じた信号を導出す
る。
続されるとともに、抵抗R8を介して、電源VDDに接続さ
れている。また、コンパレータ２の出力端は、オア回路
６の他方の入力端に接続されるとともに、抵抗R9を介し
て電源VDDに接続されている。オア回路６の出力は、出
力端子P4に接続されている。出力端子P4は、入力側に接
続されるセンサの出力段のON/OFFに応じた信号を導出す
る。
次に、上記のように構成されるコントローラユニット
の入力回路に、各種出力形態のセンサが接続された場合
の動作を説明する。なお、以下で説明する第３図（Ａ）
〜第３図（Ｄ）の各出力形態のセンサ11の出力端子PCは
コントローラの入力端子P3に、電源端子PaとPbはコント
ローラの電源端子P1、P2に接続される。
の入力回路に、各種出力形態のセンサが接続された場合
の動作を説明する。なお、以下で説明する第３図（Ａ）
〜第３図（Ｄ）の各出力形態のセンサ11の出力端子PCは
コントローラの入力端子P3に、電源端子PaとPbはコント
ローラの電源端子P1、P2に接続される。
PNP形オープンコレクタ出力の場合 第３図（Ａ）に示すセンサが接続された場合である。
トランジスタＱがOFFの場合は、端子P3が開放状態なの
で、V0＝1/2VDD＝6Vが、コンパレータ１の＋入力端と、
コンパレータ２の＋入力端に加えられる。コンパレータ
１の−入力端には、2/3VDD＝8Vの基準電圧が加えられて
いるので、コンパレータ１の出力はロー、つまり論理値
“0"となる。また、コンパレータ２の＋入力端には、1/
3VDD＝4Vの基準電圧が加えられているので、コンパレー
タ２の出力は、やはりロー、つまり論理値“0"となる。
従って、オア回路６から“0"が出力される。
トランジスタＱがOFFの場合は、端子P3が開放状態なの
で、V0＝1/2VDD＝6Vが、コンパレータ１の＋入力端と、
コンパレータ２の＋入力端に加えられる。コンパレータ
１の−入力端には、2/3VDD＝8Vの基準電圧が加えられて
いるので、コンパレータ１の出力はロー、つまり論理値
“0"となる。また、コンパレータ２の＋入力端には、1/
3VDD＝4Vの基準電圧が加えられているので、コンパレー
タ２の出力は、やはりロー、つまり論理値“0"となる。
従って、オア回路６から“0"が出力される。
トランジスタＱがONすると、このトランジスタＱによ
り、端子P3は端子P1に短絡されるため、端子P3の電位は
VDDとなり、入力電圧発生回路３から、Voi＝VDD＝12Vの
電圧がコンパレータ１の−入力端とコンパレータ２の＋
入力端に入力される。コンパレータ１では、−入力端に
基準電圧8Vが加えられているに対し、＋入力端には12V
が入力されるので、その出力がハイ、つまり論理値“1"
となる。コンパレータ２では、＋入力端に4Vが入力され
ているに対し、−入力端に12Vが入力されるので、その
出力はローである。コンパレータ１の出力“1"が、オア
回路６を経て、導出される。
り、端子P3は端子P1に短絡されるため、端子P3の電位は
VDDとなり、入力電圧発生回路３から、Voi＝VDD＝12Vの
電圧がコンパレータ１の−入力端とコンパレータ２の＋
入力端に入力される。コンパレータ１では、−入力端に
基準電圧8Vが加えられているに対し、＋入力端には12V
が入力されるので、その出力がハイ、つまり論理値“1"
となる。コンパレータ２では、＋入力端に4Vが入力され
ているに対し、−入力端に12Vが入力されるので、その
出力はローである。コンパレータ１の出力“1"が、オア
回路６を経て、導出される。
PNP形プルダウン抵抗付出力の場合 第３図に示すセンサが接続された場合である。
トランジスタＱがOFFの場合、P3の電圧は、 となる。この電圧Voiは、V1＞Voi＞V2であるから、コン
パレータ１及び２の出力がいずれもローとなる。それゆ
え、オア回路６の出力は論理値“0"である。
パレータ１及び２の出力がいずれもローとなる。それゆ
え、オア回路６の出力は論理値“0"である。
トランジスタＱがONすると、このトランジスタＱによ
り、端子P3は、端子P1に短絡される。したがって、PNP
形オープンコレクタ出力の場合と、全く同様にコンパレ
ータ１の出力がハイとなり、オア回路６から、論理値
“1"が出力される。
り、端子P3は、端子P1に短絡される。したがって、PNP
形オープンコレクタ出力の場合と、全く同様にコンパレ
ータ１の出力がハイとなり、オア回路６から、論理値
“1"が出力される。
NPN形オープンコレクタ出力の場合 第３図（Ｃ）に示すセンサが接続された場合である。
トランジスタＱがOFFの場合は、端子P3が開放状態とな
るので、V0＝1/2VDDが、コンパレータ１の＋入力端と、
コンパレータ２の−入力端に加えられ、上述したPNP形
オープンコレクタ出力の場合と全く同様の動作で、オア
回路６の出力は論理値“0"となる。
トランジスタＱがOFFの場合は、端子P3が開放状態とな
るので、V0＝1/2VDDが、コンパレータ１の＋入力端と、
コンパレータ２の−入力端に加えられ、上述したPNP形
オープンコレクタ出力の場合と全く同様の動作で、オア
回路６の出力は論理値“0"となる。
トランジスタＱがONすると、このトランジスタＱによ
り、端子P3は端子P2に短絡されるため、端子P3はVSSと
なり、入力電圧発生回路３からVoi＝VSS＝0Vの電圧がコ
ンパレータ１の−入力端と＋入力端に入力される。コン
パレータ１の−入力端に8Vの基準電圧が加えられるてい
るので、その出力がロー、つまり論理値“0"となる。コ
ンパレータ２では、＋入力端に4Vの基準電圧が加えられ
ているに対し、−入力端に0Vが入力されるので、その出
力がハイ、つまり論理値“1"となる。そして、コンパレ
ータ２の出力“1"がオア回路６を経て導出される。
り、端子P3は端子P2に短絡されるため、端子P3はVSSと
なり、入力電圧発生回路３からVoi＝VSS＝0Vの電圧がコ
ンパレータ１の−入力端と＋入力端に入力される。コン
パレータ１の−入力端に8Vの基準電圧が加えられるてい
るので、その出力がロー、つまり論理値“0"となる。コ
ンパレータ２では、＋入力端に4Vの基準電圧が加えられ
ているに対し、−入力端に0Vが入力されるので、その出
力がハイ、つまり論理値“1"となる。そして、コンパレ
ータ２の出力“1"がオア回路６を経て導出される。
NPN形プルアップ抵抗付出力の場合 第３図（Ｄ）に示すセンサが接続された場合である。
トランジスタＱがOFFの場合、端子P3の電圧は、 となる。この電圧VoiはV1＞Voi＞V2であるから、コンパ
レータ１及び２の出力がいずれもローとなる。それゆ
え、オア回路６の出力は論理値“0"である。
レータ１及び２の出力がいずれもローとなる。それゆ
え、オア回路６の出力は論理値“0"である。
トランジスタＱがONすると、このトランジスタＱによ
り、端子P3が端子P2に短絡される。したがって、NPN形
オープンコレクタの場合と全く同様にコンパレータ２の
出力がハイとなり、オア回路６から論理値“1"が出力さ
れる。
り、端子P3が端子P2に短絡される。したがって、NPN形
オープンコレクタの場合と全く同様にコンパレータ２の
出力がハイとなり、オア回路６から論理値“1"が出力さ
れる。
なお、上記実施例において、抵抗R1、R2の抵抗値を小
さくすることにより、センサ出力段のプルアップ抵抗の
影響を受けにくく、電流動作となるので、よりノイズに
強くなる。
さくすることにより、センサ出力段のプルアップ抵抗の
影響を受けにくく、電流動作となるので、よりノイズに
強くなる。
（ヘ）発明の効果 この発明によれば、入力側に接続されるセンサの出力
形態がNPN形、PNP形のいずれのトランジスタであって
も、またオープンコレクタ、プルアップ（ダウン）抵抗
付きのいずれにかかわらず動作するので、いかなる出力
形態のセンサであっても、専用のものに取替えることな
く使用できる。また、センサ誤接続によるトラブルの心
配も無用となり、取扱いが容易である。
形態がNPN形、PNP形のいずれのトランジスタであって
も、またオープンコレクタ、プルアップ（ダウン）抵抗
付きのいずれにかかわらず動作するので、いかなる出力
形態のセンサであっても、専用のものに取替えることな
く使用できる。また、センサ誤接続によるトラブルの心
配も無用となり、取扱いが容易である。
第１図は、この発明の一実施例を示すコントローラニッ
トの入力回路の回路図、第２図は、同実施例入力回路
に、出力形態の異なるセンサを接続した場合のON/OFF動
作を説明するための説明図、第３図（Ａ）、第３図
（Ｂ）、第３図（Ｃ）及び第３図（Ｄ）は、センサの各
種出力形態を示す回路図である。 P1・P2：電源端子、P3：入力端子、１・2:コンパレー
タ、3:入力電圧発生回路、４・5:基準電圧発生回路、6:
オア回路。
トの入力回路の回路図、第２図は、同実施例入力回路
に、出力形態の異なるセンサを接続した場合のON/OFF動
作を説明するための説明図、第３図（Ａ）、第３図
（Ｂ）、第３図（Ｃ）及び第３図（Ｄ）は、センサの各
種出力形態を示す回路図である。 P1・P2：電源端子、P3：入力端子、１・2:コンパレー
タ、3:入力電圧発生回路、４・5:基準電圧発生回路、6:
オア回路。
Claims (1)
- 【請求項１】センサの出力が入力されるコントローラの
入力回路であって、 前記センサの出力を接続するための入力端子と、第１及
び第２の電源端子と、前記入力端子が開放時に、所定の
中間電圧を発生し、前記入力端子と前記第１の電源端子
あるいは第２の電源端子に接続されるセンサ出力のON時
に、前記第１の電源端子に対応する電圧あるいは前記第
２の電源端子に対応する電圧を発生する入力電圧発生回
路と、前記第１の電源端子に対応する電圧よりも低く、
前記中間電圧よりも高い第１の基準電圧を発生する第１
の基準電圧発生回路と、前記第２の電源端子に対応する
電圧よりも高く、前記中間電圧よりも低い第２の基準電
圧を発生する第２の基準電圧発生回路と、 前記入力電圧発生回路出力と第１の基準電圧発生回路出
力とを入力に受けて比較し、第１の基準電圧に対し、入
力電圧発生回路の出力が高い場合に、第１の論理状態信
号を出力する第１のコンパレータと、前記入力電圧発生
回路出力と第２の基準電圧発生回路出力とを入力に受け
て比較し、第２の基準電圧に対し、入力電圧発生回路の
出力が低い場合に、第１の論理状態信号を出力する第２
のコンパレータと、前記第１と第２のコンパレータの出
力が入力されるオア回路とを備えたことを特徴とするコ
ントローラの入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63019831A JP2508172B2 (ja) | 1988-01-29 | 1988-01-29 | コントロ―ラの入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63019831A JP2508172B2 (ja) | 1988-01-29 | 1988-01-29 | コントロ―ラの入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194796A JPH01194796A (ja) | 1989-08-04 |
| JP2508172B2 true JP2508172B2 (ja) | 1996-06-19 |
Family
ID=12010229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63019831A Expired - Lifetime JP2508172B2 (ja) | 1988-01-29 | 1988-01-29 | コントロ―ラの入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508172B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012117472A1 (ja) * | 2011-03-03 | 2012-09-07 | 株式会社パトライト | 入力回路および当該入力回路の集積回路 |
| JP2020010295A (ja) * | 2018-07-12 | 2020-01-16 | パナソニックＩｐマネジメント株式会社 | 入出力装置 |
-
1988
- 1988-01-29 JP JP63019831A patent/JP2508172B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01194796A (ja) | 1989-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0623997A1 (en) | Hysteresis comparator working with a low voltage supply | |
| JPH0368349B2 (ja) | ||
| JP2621311B2 (ja) | ラッチ回路付きコンパレータ | |
| US4435654A (en) | Output level adjustment means for low fanout ECL lacking emitter follower output | |
| JP3636232B2 (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
| JP2508172B2 (ja) | コントロ―ラの入力回路 | |
| JP2990785B2 (ja) | 論理回路 | |
| JP2760017B2 (ja) | 論理回路 | |
| JPH04334120A (ja) | Ｅｃｌ出力回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| KR940000251Y1 (ko) | 3진 인버터 회로 | |
| JP2000013203A (ja) | パルス整形装置及びパルス整形方法 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JP2591320B2 (ja) | 半導体集積回路 | |
| JPH042009B2 (ja) | ||
| JPH0735453Y2 (ja) | 同期信号の極性一定化回路 | |
| JPS5937877Y2 (ja) | バスドライバの誤動作防止回路 | |
| JP2547791B2 (ja) | 電圧比較回路 | |
| JPH071865B2 (ja) | エミッタ結合論理回路 | |
| JP2751387B2 (ja) | Ｅｃｌ回路の入力回路 | |
| JPH0583040A (ja) | 位相比較器 | |
| JPH0410767B2 (ja) | ||
| JPS61274421A (ja) | アナログスイツチ | |
| JPS6354253B2 (ja) | ||
| JPH0453325B2 (ja) |